-
GEBIET DER VORLIEGENDEN ERFINDUNG
-
Im
Allgemeinen betrifft die vorliegende Erfindung Grabenisolationsstrukturen,
wie sie typischer Weise in technisch fortschrittlichen Halbleiterbauteilen
zur elektrischen Isolierung benachbarter Schaltungselemente verwendet
werden, und insbesondere betrifft die Erfindung Techniken, die das
Einstellen der Eigenschaften der Grabenisolationsstrukturen, etwa
eine Ecken- bzw. Kantenrundung und Restspannungen, die darin erzeugt
sind, ermöglichen.
-
BESCHREIBUNG DES STANDS DER
TECHNIK
-
Die
ständige
Verbesserung der Leistungsfähigkeit
von Mikrostrukturen, etwa von integrierten Schaltungen, erfordert
nicht nur das ständige
Verringern der Strukturgrößen der
Schaltungselemente, sondern erfordert ferner eine Struktur, die
zuverlässig benachbarte
Schaltungselemente voneinander isoliert, wobei die verfügbare Chipfläche zum
Herstellen von Isolationsstrukturen jedoch kleiner wird, wenn die
Strukturgrößen der
Schaltungselemente reduziert werden und deren Anzahl erhöht wird.
Für integrierte Schaltungen
mit Schaltungselementen mit einer Größe von ungefähr 1 Mikrometer
oder weniger werden vorzugsweise die gut etablierten Isolationsstrukturen, etwa
die Locos-Struktur (lokale Oxidation von Silizium) ersetzt durch
weniger Platz beanspruchende und zuverlässigere Isolationsstrukturen,
die die Herstellung eines vertikalen Grabens erfordern, der ein entsprechendes
Schaltungselement umschließt.
Zusätzlich
zur Reduzierung der durch die Grabenisolationsstruktur im Vergleich
zur Locos-Struktur eingenommenen Chipfläche bietet die zuerst genannte Struktur
ferner eine ebene Oberfläche
für nachfolgende
Photolithographieprozesse, wodurch die Auflösung des Photolithographieprozesses
im Vergleich zur stark variierenden Topographie der Locos-Struktur
deutlich verbessert wird. Obwohl die Einführung von Grabenisolationsstrukturen
in den Herstellungsprozess integrierter Schaltungen die Bauteilzuverlässigkeit
bei gleichzeitig erhöhter
Bauteil packungsdichte verbessert, ergeben sich gewisse Probleme bei
der Herstellung von Grabenisolationsstrukturen, insbesondere wenn
die Abmessungen der Isolationsstruktur und der entsprechenden Schaltungselemente
sich dem Bereich deutlich unter einem Mikrometer annähern. Für Abmessungen
in dieser Größenordnung
können
relativ starke elektrische Felder an spitzen Ecken bzw. Kanten der
Grabenisolationsstrukturen hervorgerufen werden und können daher
die Funktion der Schaltungselemente, etwa von Feldeffekttransistoren
und Kondensatoren und dergleichen beeinflussen, was schließlich zu
einem erhöhten Leckstrom
zwischen benachbarten Schaltungselementen führen kann. Die Herstellung
einer Grabenisolationsstruktur erfordert im Allgemeinen das Anwenden
von Photolithographie- und anisotropen Ätztechniken, wobei insbesondere
obere Kanten der Gräben
auf Grund des anisotropen Ätzprozesses
relativ scharfe Kanten aufweisen, die nicht in ausreichender Weise
durch Steuerung der Prozessparameter des Ätzvorganges abgerundet werden
können. Es
hat sich daher als standardmäßiges Verfahren durchgesetzt,
ein thermisch gewachsenen Oxid auf inneren Oberflächen des
Grabens zu bilden, um einen größeren Krümmungsradius
insbesondere an den oberen Ecken bzw. Kanten der Isolationsgräben zu erzeugen,
wobei jedoch eine größere Dicke
des thermisch gewachsenes Oxids zusätzliche mechanische Druckspannungen
hervorruft, die wiederum die Bauteileigenschaften des angrenzenden
Schaltungselements nachteilig beeinflussen können.
-
Mit
Bezug zu den 1a bis 1e wird nunmehr
die Herstellung einer konventionellen Isolationsstruktur detaillierter
beschrieben.
-
In 1a umfasst
eine Halbleiterstruktur 100 ein Substrat 101,
beispielsweise ein Halbleitersubstrat, etwa eine Siliziumscheibe,
oder ein dielektrisches Substrat mit einer Halbleiterschicht, etwa
ein SOI-(Silizium auf Isolator)Substrat. Eine Oxidschicht 102 ist über dem
Substrat 101 beispielsweise in Form von Siliziumdioxid
gebildet, wobei sich eine weitere dielektrische Schicht 103 anschließt, deren
Materialzusammensetzung vorzugsweise so gewählt sein kann, um als eine
Stoppchicht während
eines CMP-Prozesses zu dienen, der in einem weiteren fortgeschrittenen
Herstellungsstadium erforderlich ist. Beispielsweise kann die Schicht 103 als
eine Siliziumnitridschicht vorgesehen sein. Eine Lackmaskenschicht 104 ist über der
Siliziumnitridschicht 103 gebildet und weist eine darin
ausgebildete Öffnung 105 auf,
deren Abmessungen im Wesentlichen die Abmessungen eines in dem Substrat 101 zu
bildenden Graben repräsentieren.
Es sollte beachtet werden, dass abhängig von der Art der angewendeten Lithographietechnik
die Lackmaske 104 eine antireflektierende Beschichtung
aufweisen kann, um die Auflösung
des Photolithographieschritts zu verbessern.
-
Ein
typischer Prozessablauf zur Herstellung der Halbleiterstruktur 100 kann
die folgenden Prozesse beinhalten. Die Oxidschicht 102 kann
durch einen konventionellen Oxidationsprozess gebildet werden oder
kann durch chemische Dampfabscheidungs-(CVD)techniken aus geeigneten
Vorstufengasen abgeschieden werden. Anschließend wird die Siliziumnitridschicht 103 abgeschieden
und danach wird eine Lackschicht aufgetragen, die nachfolgend durch
Photolithographie strukturiert wird, um die Öffnung 105 zu bilden.
Die seitlichen Abmessungen der Öffnung 105 können von
der spezifischen Gestaltungsart der herzustellenden Schaltung abhängen und
können
fortschrittliche Lithographietechniken erfordern, wenn beispielsweise
Strukturgrößen im Bereich
von ungefähr
0.2 Mikrometer und weniger herzustellen sind.
-
1b zeigt
schematisch die Halbleiterstruktur 100 mit einem Graben 106,
der in Siliziumnitridschicht 103, der Oxidschicht 102 und
teilweise in dem Substrat 101 gebildet ist. Der Graben 106 besitzt
untere Ecken bzw. Kanten 107, die eine Rundung oder einen
Krümmungsradius
aufweisen, der von den Gegebenheiten des anisotropen Ätzprozesses
abhängt.
An einem oberen Bereich des Grabens bildet jedoch die Grenzfläche zwischen
der Oxidschicht 102, dem Substrat 101 und dem
Graben 106, wie dies durch das Bezugszeichen 108 bezeichnet ist,
eine relativ spitze Ecke oder Kante, die nicht in einfacher Weise
während
des Ätzprozesses
auf Grund der Eigenschaften des anisotropen Ätzprozesses abgerundet werden
kann. Da spitze Ecken, etwa beispielsweise die Bereiche 108,
bei Anlegen einer Spannung relativ hohe elektrische Felder in benachbarten
Bereichen des Grabens 106 hervorrufen können, sind entsprechende Gegenmaßnahmen
für gewöhnlich zu
treffen, um die Ecken 107 und insbesondere die Bereiche 108 abzurunden,
um einen negativen Einfluss auf ein Schaltungselement, das in der Nähe des Isolationsgrabens 106 hergestellt
wird, etwa ein Feldeffekttransistor, minimiert wird.
-
Dazu
wird für
gewöhnlich
eine thermische Oxidbeschichtung auf inneren Oberflächen des
Grabens 106 gewachsen, um insbesondere einen größeren Krümmungsradius
an den Bereichen 108 an der Grenzefläche zwischen dem dielektrischen
Siliziumdioxid 102 und dem Material des Substrats 101 zu
erzeugen. Es stellt sich jedoch heraus, dass das Wachsen eines thermischen
Oxids innerhalb des Grabens 106 und das anschließende Abscheiden
des Oxidvolumenmaterials zum Auffüllen des Grabens 106 mit einem
dielektrischen Material zu einer schlechteren Qualität des abgeschiedenen
Oxids führen
kann, das dann eine höhere Ätzrate in
der Nähe
des thermischen Beschichtungsoxids aufweist, was möglicher Weise
zur Erzeugung von Einkerbungen während des
Entfernens der Siliziumnitridschicht 103 führen kann.
Folglich wird häufig
ein sogenannter „nachgeschalteter
Beschichtungs-"Prozess
durchgeführt,
in welchem das Volumenoxid vor dem Bilden des thermischen Oxids
in dem Graben 106 abgeschieden wird.
-
1c zeigt
schematisch die Halbleiterstruktur 100 mit einer Siliziumdioxidschicht 109,
die über
dem Graben 106 bis zu einem Maße gebildet ist, so dass der
Graben 106 zuverlässig
zumindest bis zu der Siliziumnitridschicht 103 gefüllt ist.
Geeignete Abscheidetechniken, etwa chemische Dampfabscheidung mit
Vorstufengasen TEOS, Sauerstoff und Ozon bei einem Temperaturbereich
von ungefähr 350°C bis 650°C können angewendet
werden, um den Graben 106 im Wesentlichen ohne Erzeugung von
Hohlräumen
darin aufzufüllen.
-
1d zeigt
schematisch die Halbleiterstruktur 100 mit einer thermischen
Oxidschicht 110, die an oxidierbaren inneren Oberflächen des
Grabens 106 gebildet ist, wobei insbesondere die Rundung
an den Bereichen 108 deutlich verbessert ist.
-
Die
thermische Oxidschicht 110 kann durch Einbringen des Substrats 101 in
eine oxidierende Umgebung 112 bei einer erhöhten Temperatur
gebildet werden, wobei gleichzeitig dielektrisches Oxidmaterial
der Schicht 109 verdichtet wird. Durch geeignetes Einstellen
der Prozessparameter des Oxidationsprozesses kann eine Dicke der
thermischen Oxidschicht 110 entsprechend den Entwurfserfordernissen
eingestellt werden. Obwohl eine erhöhte Dicke der thermischen Oxidschicht 110 in
Hinblick auf das Verbessern der Rundung, d. h. des Krümmungsradius
der Bereiche 108 vorteilhaft ist, stellt sich jedoch heraus,
dass eine mechanische Spannung 111 in dem Graben 106 erzeugt
wird, da das Volumen des in der Schicht 110 erzeugten thermischen
Oxids das Volumen des von dem Substrat 101 aufgebrauchten
Siliziums übersteigt.
Die mechanische Spannung 111, die durch das Wachstum der
thermischen Oxidschicht 110 hervorgerufen wird, kann jedoch
Bauteileigenschaften von angrenzenden Schaltungselementen, beispielsweise
durch Hervorrufen von Gitterschäden
in der kristallinen Struktur, negativ beeinflussen, und dies kann
sich insbesondere noch verstärken,
wenn Hochtemperaturausheizzyklen während weiterer Herstellungsschritte
durchgeführt werden.
Daher muss ein Kompromiss hinsichtlich des gewünschten Maßes an Abrundung der Bereiche 108 und
der Höhe
einer akzeptablen mechanischen Spannung 111, die durch
die thermische Oxidschicht 110 erzeugt wird, gemacht werden.
Da für
gewöhnlich
eine Vielzahl unterschiedlicher Schaltungselemente mit einer unterschiedlichen
Empfindlichkeit für ungewünschte elektrische
Felder und kompressive Spannungen in einer integrierten Schaltung
hergestellt werden, repräsentieren
die Isolationsgräben 106 einen
angestrebten Kompromiss für
die empfindlichste Art von Schaltungselementen.
-
1e zeigt
schematisch die Halbleiterstruktur 100 nach dem Entfernen
des überschüssigen Materials
der Oxidschicht 109 mittels chemisch-mechanischen Polierens
(CMP). Die Dicke der Siliziumnitridschicht 103, die als
eine CMP-Stoppschicht
dient, wird ebenso während
des CMP verringert, wobei die anfängliche Dicke der Siliziumnitridschicht 103 so
gewählt
ist, dass im Wesentlichen die Unversehrtheit des Substrats 101 über die
gesamte Substratoberfläche
hinweg gewährleistet
ist. Anschließend
kann die restliche Siliziumnitridschicht 103 und anschließend die
Oxidschicht 102 durch geeignete nasschemische Ätzprozesse
(nicht gezeigt) entfernt werden.
-
-
Die
Patentanmeldung
US
2002/0070430 A1 offenbart ein Verfahren zum Herstellen
von Isolationsgräben,
die den Leckstrom zwischen zwei daran angrenzenden P-FETs reduzieren
können.
Dabei werden die Wände
dieser Gräben
thermisch oxidiert, während
in anderen Gräben
eine Oxidation mittels einer Grabenwandbeschichtung unterdrückt wird.
Anschließend
werden die Gräben
mit einem dielektrischen Material gefüllt.
-
Die
nachveröffentlichte
Patentanmeldung
EP
1 394 852 A2 offenbart Verfahren zum Herstellen von Isolationsgräben, deren
Kanten in einem thermischen Oxidationsschritt durch Steuern der
Sauerstoffdiffusion unterschiedlich stark abgerundet werden, wobei
die Gräben
selbst nicht abgedeckt werden. Anschließend werden die Gräben mit
einem dielektrischen Material gefüllt.
-
Angesichts
der Probleme, die aus dem Kompromiss bei der Herstellung der thermischen
Oxidschicht 110 resultieren, die auf spezifische Schaltungselemente
einzustellen ist, wäre
es daher dennoch äußerst wünschenswert,
eine Verfahren zur Herstellung von Grabenisolationsstrukturen bereitzustellen,
die ein höheres
Maß an
Flexibilität
beim Anpassen der Grabenisolation an ein spezielles Schaltungselement
zulässt.
-
ÜBERBLICK ÜBER DIE ERFINDUNG
-
Im
Wesentlichen richtet sich die vorliegende Erfindung an eine Technik,
die das selektive Bilden eines thermischen Beschichtungsoxids an
oxidierbaren inneren Oberflächen
einer Grabenstruktur ermöglicht,
indem ein oder mehrere Grabenstrukturen von einer Sauerstoffdiffusionsbarriere
in Form eines nicht oxidierbaren und/oder eines Sauerstoff konsumierenden
Materials bedeckt werden, wobei einer oder mehrere andere Grabenstrukturen
ein thermisches Beschichtungsoxid mit einer spezifizierten Dicke
erhalten. Das Maskieren gewisser Grabenstrukturen kann in einer
Weise ausgeführt
werden, dass schließlich
zwei oder mehr unterschiedliche Beschichtungsoxiddicken entstehen
und somit zwei oder mehr verschiedene Arten an Kantenrundungen und
mechanischen Spannungen entstehen, so dass die Eigenschaften der
entsprechenden Isolationsstruktur für spezielle Schaltungselemente
zugeschnitten werden können.
-
Die
Aufgabe der vorliegenden Erfindung wird durch die Verfahren gemäß den Ansprüchen 1 und 14
gelöst.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Weitere
Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird;
es zeigen:
-
1a bis 1e schematisch
Querschnittsansichten einer Halbleiterstruktur mit einem konventionellen
Isolationsgraben während
diverser Herstellungsschritte;
-
2a bis 2g schematisch
Querschnittsansichten einer Isolationsstruktur mit zwei unterschiedlichen
Arten von Grabenisolationen mit unterschiedlich gewachsenen thermischen
Oxidschichten gemäß anschaulicher
Ausführungsformen
der vorliegenden Erfindung; und
-
3 bis 3c schematisch
Querschnittsansichten einer Isolationsstruktur mit mehreren Isolationsgräben, wovon
jeder ein unterschiedlich gewachsenes thermisches Oxid gemäß weiterer
anschaulicher Ausführungsformen
der vorliegenden Erfindung aufweist.
-
DETAILLIERTE BESCHREIBUNG
-
Obwohl
die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist,
wie sie in der folgenden detaillierten Beschreibung sowie in den
Zeichnungen dargestellt sind, sollte es selbstverständlich sein,
dass die folgende detaillierte Beschreibung sowie die Zeichnungen
nicht beabsichtigen, die vorliegende Erfindung auf die speziellen
offenbarten anschaulichen Ausführungsformen
einzuschränken,
sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich
beispielhaft die diversen Aspekte der vorliegenden Erfindung dar,
deren Schutzbereich durch die angefügten Patentansprüche definiert
ist.
-
Mit
Bezug zu den 2a bis 2g werden nun
weitere anschauliche Ausführungsformen
der vorliegenden Erfindung detaillierter beschrieben.
-
In 2a umfasst
eine Halbleiterstruktur 200 ein Substrat 201,
das ein Halbleitersubstrat sein kann, etwa ein Siliziumsubstrat,
das für
die Herstellung von Schaltungselementen auf Halbleiterbasis geeignet
ist. Zum Beispiel kann das Substrat 201 Germanium, Galliumarsenid,
oder diverse Typen von II-VI oder III-V Halbleitern aufweisen. Ferner
repräsentiert
das Substrat 201 ein beliebiges geeignetes Substrat, das
mindestens eine Schicht aus halbleitendem Material aufweist, in
der ein Schaltungselement gebildet werden kann. Insbesondere kann
das Substrat 201 ein SDI-Substrat repräsentieren, in dem üblicherweise
eine Siliziumschicht über
einer isolierenden Schicht, typischer Weise eine Siliziumdioxidschicht,
vorgesehen ist, die auch als vergrabenes Oxid bezeichnet wird. Da
die überwiegende
Mehrheit integrierter Schaltungen auf der Basis von Silizium hergestellt
werden, wird im Folgenden das Substrat 201 im Wesentlichen
als ein Siliziumsubstrat bezeichnet, das bei Anwesenheit einer oxidierenden Umgebung
Siliziumdioxid bildet. Die Halbleiterstruktur 200 umfasst
ferner eine Grabenisolationsstruktur 220, die in dem vorliegenden
Beispiel durch einen ersten Graben 206a und einen zweiten
Graben 206b repräsentiert
ist, die in ihren Abmessungen entsprechen den Entwurfserfordernissen
unterschiedlich sein können.
Es sollte beachtet werden, dass die Gräben 206a, 206b typischer
Weise Isolationsgräben an
sehr unterschiedlichen Bereichen des Substrats 201 repräsentieren
können,
oder dass diese, wie in dem in 2a gezeigtem
Beispiel, Isolationsgräben repräsentieren
können,
die mit benachbarten Schaltungselementen, die dazwischen gebildet
sind, in Beziehung stehen können.
Eine Oxidschicht 202 ist über dem Substrat 201 gebildet,
wobei sich eine weitere dielektrische Schicht 203 mit Eigenschaften
anschließt,
die es ermöglichen,
dass die Schicht 203 als eine Stoppschicht in einem nachfolgenden
CMP-Prozess dient. Die Schicht 203 kann beispielsweise
Siliziumnitrid aufweisen. Eine Schicht aus dielektrischem Oxidmaterial 209 ist über der
Schicht 203 so gebildet, um im Wesentlichen vollständig die
Gräben 206a, 206b zu
füllen.
Die Gräben 206a, 206b besitzen
obere Ecken- bzw. Kantenbereiche, die durch 208a und 208b bezeichnet
sind.
-
Hinsichtlich
eines typischen Prozessablaufes zur Herstellung der Halbleiterstruktur 200,
wie sie in 2a gezeigt ist, können dafür ähnliche
Prozesse angewendet werden, wie sie bereits mit Bezug zu den 1a bis 1c erläutert sind.
Wenn das Substrat 201 ein SDI-Substrat ist, können sich
die Gräben 206a, 206b bis
hinab und möglicher
Weise in die vergrabene Oxidschicht (nicht gezeigt) erstrecken. Nach
der Abscheidung der dielektrischen Schicht 209 kann in
einer Ausführungsform
eine Wärmebehandlung
in einer inerten Umgebung, die beispielsweise Stickstoff und/oder
Argon, und dergleichen enthält,
ausgeführt
werden, um das dielektrische Material 209 zu verdichten.
Eine Temperatur der Wärmebehandlung
kann im Bereich von ungefähr
700°C bis
1100°C liegen.
-
2b zeigt
schematisch die Halbleiterstruktur 200 mit einer Maskenopferschicht 221,
die als eine Sauerstoffdiffusionsbarriere dient und über einem
Teil der Grabenisolationsstruktur 220 so gebildet ist,
dass der Graben 206a durch die Maskenschicht 221 abgedeckt
ist. Die Maskenschicht 221 kann ein nicht oxidierbares
Material aufweisen, d. h. ein Material, das im Wesentlichen eine
Sauerstoffaufgabe und/oder Sauerstoffdiffusion zu einer angrenzenden
Materialschicht vermeidet, wenn eine oxidierende Umgebung 202 bei
erhöhten
Temperaturen einwirkt. Beispielsweise kann die Maskenschicht 221 Siliziumnitrid
aufweisen. Ein weiteres geeignetes Material zur Bildung der Maskenschicht 221 kann
Siliziumoxidnitrid (SiON) mit einschließen. In einer weiteren anschaulichen
Ausführungsform
ist die Maskenschicht 221 im Wesentlichen aus einem oxdierbarem Material
aufgebaut, etwa Polysilizium, das im Wesentlichen den in die Maskenschicht 221 eindringenden
Sauerstoff konsumiert, wodurch eine Diffusion des Sauerstoffs in
die darunter liegende Grabenisolationsstruktur 220 im Wesentlichen
vermieden wird. Die Dicke der Maskenschicht 221, wenn diese
ein oxidierbares Material aufweist, wird dann so gewählt, um
im Wesentlichen eine Sauerstoffdiffusion während der gesamten Einwirkung
einer oxidierenden Umgebung 212 im Wesentlichen zu verhindern.
Da der Oxidationsprozess für
eine Vielzahl von Materialien gut verstanden ist, kann eine geeignete
Dicke der Maskenschicht 221 leicht im Voraus bestimmt werden.
-
Bei
der Herstellung der Maskenschicht 221 über der Grabenisolationsstruktur 220 können gut etablierte
Photolithographie- und Ätztechniken
verwendet werden, wobei diese Techniken nicht kritisch sind, da
die seitlichen Abmessungen in der Maskenschicht 221 variieren
können,
solange der Graben 206a im Wesentlichen vollständig bedeckt
ist und der Graben 206b im Wesentlichen vollständig freigelegt ist.
Während
der Einwirkung der oxidierenden Umgebung 212 bildet sich
eine thermische Oxidschicht 210b auf oxidierbaren inneren
Oberflächenbereichen des
Grabens 206b und führt
zu einem verstärkten Abrunden,
d. h. einem vergrößerten Krümmungsradius,
an den Bereichen 208b. Die Prozessparameter, etwa Temperatur,
Dauer, Sauerstoffkonzentration, und dergleichen beim Einrichten
der oxidierenden Umgebung 212 können so gewählt werden, um eine erforderliche
Dicke und damit ein erforderliches Maß an Kantenrundung an den Bereichen 208b zu
erreichen, so dass in Kombination mit einem zweiten Schritt zum
Oxidieren des Grabens 206b, wie dies mit Bezug zu 2 beschrieben wird, ein endgültiges Maß an Eckenrundung
erreicht wird. Da die Wachstumsrate von thermischem Oxid in Silizium
gut bekannt ist, kann die Dicke der Bereiche 208b und deren
Kantenrundung gut gesteuert werden, indem die Dauer der Oxidation
entsprechend gewählt
wird, wenn die strukturellen Eigenschaften der Struktur 200,
die Temperatur, die Sauerstoffkonzentration, der Druck und dergleichen
einmal festgelegt sind. Für
andere Halbleitermaterialien als Silizium kann die entsprechende
Wachstumsrate für
eine spezifische Struktur experimentell bestimmt werden.
-
2c zeigt
schematisch die Halbleiterstruktur 200, wobei die Maskenopferschicht 221 entfernt
ist. Die Halbleiterstruktur 200 ist einer weiteren oxidierenden
Umgebung 213 ausgesetzt, um eine thermische Oxidschicht 210a in
dem Graben 206a zu erzeugen, wobei die Dicke der thermischen
Oxidschicht 210b in dem Graben 206b weiter anwächst. Wie
zuvor erwähnt
ist, sind die Prozessparameter während
des Einwirkens der oxidierenden Umgebungen 212, 213 auf
die Halbleiterstruktur 200 so gewählt, dass die thermische Oxidschicht 210a die
Anforderungen für
das dazugehörige
Schaltungselement erfüllt – beispielsweise
kann lediglich ein geringes Maß an
mechanischer Spannung durch die thermische Oxidschicht 210a erzeugt
werden – während gleichzeitig
eine erforderliche Dicke der thermischen Oxidschicht 210b zu
einer geringeren Feldstärke
auf Grund des erhöhten
Krümmungsradius
der Bereiche 208b führt.
Zum Beispiel kann eine Dicke der thermischen Oxidschicht 210a auf
eine Dicke im Bereich von ungefähr
1 bis 30 nm eingestellt werden, wohingegen eine Dicke der thermischen
Oxidschicht 210b jene der thermischen Oxidschicht 210a um
einen vordefinierten Betrag übersteigen
kann, der einstellbar ist, indem die Prozessparameter der oxidierenden Umgebung 213 entsprechend
ausgewählt
werden.
-
2d zeigt
schematisch eine weitere anschauliche Ausführungsform, wobei beginnend
von der Halbleiterstruktur 200, wie sie in 2a gezeigt ist,
alternativ oder zusätzlich
zu einer Wärmebehandlung
in einer inerten Umgebung eine oxidierende Umgebung 214 erzeugt
wird, um im Wesentlichen identische thermische Oxidschichten 210a, 210b in
den Gräben 206a, 206b zu
bilden. Während
des Einbringens der Halbleiterstruktur 200 in die oxidierende Umgebung 214 kann
die dielektrische Oxidschicht 209 gleichzeitig verdichtet
werden, so dass eine vorausgehende Wärmebehandlung unnötig sein
kann oder eine entsprechende Dauer deutlich verkürzt sein kann. Die Prozessparameter
der oxidierenden Umgebung 214 werden so gewählt, dass
eine Dicke der thermischen Oxidschicht 210b und damit ein
Maß der
Kantenrundung der Bereiche 208b dem spezifischen Schaltungselement
angepasst sind, das benachbart zu dem Isolationsgraben 206b zu
bilden ist.
-
2e zeigt
schematisch die Halbleiterstruktur 200 nach der Herstellung
der nicht oxidierbaren Maskenopferschicht 221, die den
Graben 206b bedeckt, während
der Graben 206a einer weiteren oxidierenden Umgebung 215 ausgesetzt
ist. Somit wird die Dicke der thermischen Oxidschicht 210a vergrößert bis
ein spezifiziertes Maß an
Kantenrundung an den Bereichen 208a erreicht ist. Im Prinzip
ist die in den 2d und 2e gezeigte
Sequenz zeitlich umgekehrt zu der in den 2b und 2c gezeigten
Sequenz.
-
2f zeigt
schematisch die Halbleiterstruktur 200 gemäß einer
weiteren anschaulichen Ausführungsform
der vorliegenden Erfindung. Die Halbleiterstruktur 200 umfasst
die gleichen Komponenten und Teile, wie sie bereits in 2d beschrieben
sind, mit Ausnahme der dielektrischen Oxidschicht 209. Die
Halbleiterstruktur 200 ist der oxidierenden Umgebung 214 ausgesetzt
und die thermischen Oxidschichten 210a, 210b mit
im Wesentlichen identischen Eigenschaften werden innerhalb der Gräben 206a, 206b gebildet.
Dieser Ansatz kann gewählt werden,
wenn Bedenken hinsichtlich des Anordnens der dielektrischen Oxidschicht 209 (in 2f nicht gezeigt)
unmittelbar auf einer Kristallstruktur bestehen, die durch vorhergehende
Implantationsschritte geschädigt
sein kann, ohne dass ein „Ausheilen" mittels thermischen
Oxidbildens und eine Oxidverdichtung stattgefunden hat. Anschließend kann
die dielektrische Oxidschicht 209 so abgeschieden werden, um
die Gräben 206a und 206b zu
füllen.
-
2g zeigt
schematisch die Halbleiterstruktur 200 nach Abscheiden
der dielektrischen Oxidschicht 209 und nach der Bildung
der Maskenopferschicht 221, die dem Graben 206b bedeckt.
Die Halbleiterstruktur 200 ist der oxidierenden Umgebung 215 ausgesetzt,
so dass die thermische Oxidschicht 210a bis zur erforderlichen
endgültigen
Dicke vergrößert wird
und damit eine letztlich geforderte Kantenrundung der Bereiche 208a erhalten
wird. Es sollte beachtet werden, dass die Prozessparameter der oxidierenden
Umgebung 214 (12) so gewählt werden
können,
um die geforderten Eigenschaften der thermischen Oxidschicht 210b ohne eine
weitere Oxidierung des Grabens 206b zu erreichen, oder
es kann eine zusätzliche
Maske gebildet werden, oder alternativ kann ein Oxidationsschritt ohne
Maske nach dem Abscheiden der dielektrischen Oxidschicht 209 ausgeführt werden,
um die erforderlichen Eigenschaften der thermischen Oxidschicht 210b zu
erhalten. D. h., in einigen Anwendungen kann es vorteilhaft sein,
eine relativ dünne
thermische Oxidschicht 210a, 210b in den Gräben 206a, 206b zu
erzeugen und dann die dielektrische Oxidschicht 209 abzuscheiden,
und die Dicke der thermischen Oxidschicht 210b entsprechend
einem „nachgeschalteten
Beschichtungs-"prozess
vervollständigen,
wodurch im Wesentlichen die zuvor aufgeführten möglichen Nachteile des „nachgeschalteten
Beschichtungs-"prozesses
vermieden werden.
-
Mit
Bezug zu den 3a bis 3c werden weitere
anschauliche Ausführungsformen
der vorliegenden Erfindung beschrieben.
-
In 3a umfasst
eine Halbleiterstruktur 300 eine Grabenisolationsstruktur 320,
die in dem vorliegenden Beispiel durch drei Isolationsgräben 306a, 306b, 306c repräsentiert
ist, die in einem Substrat 301 gebildet sind. Die Anzahl
der Gräben
ist lediglich anschaulich und die Isolationsstruktur 320 kann
eine beliebige Anzahl von Isolationsgräben aufweisen, die unterschiedliche
Arten von gewachsenen Oxidschichten empfangen sollen. Eine Oxidschicht 302,
gefolgt von einer Oberschicht 303 und einer dielektrischen
Oxidschicht 309 sind über
dem Substrat 301 ausgebildet. Ferner ist eine Maskenopferschicht 321 über der
dielektrischen Oxidschicht 309 so gebildet, um die Gräben 306a, 306b abzudecken
und den Graben 306c freizulegen. Hinsichtlich der Art des Materials
der diversen Komponenten der Halbleiterstruktur 300 sowie
einem entsprechenden Prozessablauf zur Herstellung der in 3a gezeigten
Struktur gelten die gleichen Kriterien, wie sie bereits mit Bezug
zu den 1a bis 1e und 2a bis 2g dargelegt
sind. Die Halbleiterstruktur 300 ist einer oxidierenden
Umgebung 312 ausgesetzt, um eine thermische Oxidschicht 310c in
dem Graben 306c zu bilden.
-
3b zeigt
die Halbleiterstruktur 300, wobei die Maskenopferschicht 321 entfernt
ist und wobei eine zweite Maskenopferschicht 322 über der Struktur 300 so
gebildet ist, um die Gräben 306b, 306c freizulegen,
während
der Graben 306a bedeckt ist. Die Struktur ist einer oxidierenden
Umgebung 314 ausgesetzt, um eine thermische Oxidschicht 310b in dem
Graben 306b zu bilden, wobei eine Dicke der thermischen
Oxidschicht 310c vergrößert wird.
-
Schließlich zeigt
die 3c die Struktur 300, wobei die Gräben 306a, 306b, 306c einer
oxidierenden Umgebung 315 ausgesetzt sind, um eine thermische
Oxidschicht 310a in dem Graben 306a zu bilden,
während
die Dicke der thermischen Oxidschichten 310b, 310c erhöht wird.
Hinsichtlich der Auswahl der Prozessparameter für die diversen oxidierenden Umgebungen 312, 314, 315 gelten
die gleichen Kriterien, wie sie zuvor mit Bezug zu den vorhergehenden
anschaulichen Ausführungsformen
angeführt sind.
Ferner kann die in den 3a bis 3c dargestellte
Sequenz umgekehrt werden, so dass die Gräben 306a, 306b, 306c anfänglich nicht
maskiert sind und eine im Wesentlichen identische thermische Oxidschicht
erhalten. Der anfänglichen
Oxidation kann eine Wärmebehandlung
zum Verdichten der dielektrischen Oxidschicht 309 vorausgehen,
wie dies zuvor beschrieben ist. Anschließend wird der Graben 306a maskiert
(3b) und anschließend werden die Gräben 306a, 306b maskiert
(3a), um die erforderlichen unterschiedlichen Dicken
und damit Kantenabrundungen an den Bereichen 308a, 308b, 308c der
Grabenisolationsstruktur 320 zu erhalten. Ferner kann jede
der mit Bezug zu den 2a bis 2e beschriebenen
Prozesssequenzen ebenso in den mit Bezug zu den 3a bis 3c beschriebenen
Ausführungsformen
angewendet werden. D. h., in einigen Ausführungsformen kann eine thermische Oxidschicht
mit einer erforderlichen Dicke vor dem Abscheiden der dielektrischen
Oxidschicht 309 gebildet werden. Anschließend kann
jede beliebige der zuvor beschriebenen Sequenzen beim Maskieren
eines oder mehrerer Gräben 306a, 306b, 306c angewendet
werden, um die unterschiedlichen Arten an Isolationsgräben zu bilden.
-
Es
gilt also, die vorliegende Erfindung ermöglicht es, Grabenisolationsstrukturen
mit unterschiedlichen Arten von thermisch gewachsenen Oxidbeschichtungen
in unterschiedlichen Isolationsgräben zu schaffen, indem gut
etablierte Abscheideverfahren und nicht kritische Photolithographietechniken
angewendet werden, um elektrische und mechanische Eigenschaften
der Isolationsgräben
bereitzustellen, die insbesondere an die entsprechenden Schaltungselemente
angepasst sind.