DE10255936B4 - Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht - Google Patents

Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht Download PDF

Info

Publication number
DE10255936B4
DE10255936B4 DE10255936A DE10255936A DE10255936B4 DE 10255936 B4 DE10255936 B4 DE 10255936B4 DE 10255936 A DE10255936 A DE 10255936A DE 10255936 A DE10255936 A DE 10255936A DE 10255936 B4 DE10255936 B4 DE 10255936B4
Authority
DE
Germany
Prior art keywords
thickness
nitrogen
pressure
substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10255936A
Other languages
English (en)
Other versions
DE10255936A1 (de
Inventor
Karsten Wieczorek
Falk Graetsch
Lutz Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10255936A priority Critical patent/DE10255936B4/de
Priority to US10/443,642 priority patent/US6723663B1/en
Publication of DE10255936A1 publication Critical patent/DE10255936A1/de
Application granted granted Critical
Publication of DE10255936B4 publication Critical patent/DE10255936B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Herstellen einer Isolationsschicht, wobei das Verfahren umfasst:
Bilden einer dielektrischen Oxidschicht auf einem Substrat; und
Einführen des Substrats in eine stickstoffenthaltende Plasmaumgebung kontrollierten Drucks,
wobei der Druck reduziert wird während das Substrat der Plasmaumgebung ausgesetzt ist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung einer Isolationsschicht in Mikrostrukturen, etwa in integrierten Schaltungen, mikromechanischen Strukturen und dergleichen, und betrifft insbesondere die Herstellung einer äußerst dünnen dielektrischen Oxidschicht mit einem erhöhten Widerstand gegen das Durchwandern von Ladungsträgern durch die dielektrische Oxidschicht, wobei eine Stickstoffkonzentration während der Herstellung dieser Isolationsschicht gestenert wird.
  • Beschreibung des Standes der Technik
  • Gegenwärtig werden Mikrostrukturen in eine große Zahl von Produkten eingebaut. Ein Beispiel in dieser Hinsicht ist die Verwendung integrierter Schaltungen, die auf Grund ihrer relativ geringen Kosten und hohen Leistungsfähigkeit zunehmend in vielen Arten von Geräten verwendet werden, wodurch eine verbesserte Steuerung und ein besserer Betrieb dieser Geräte ermöglicht wird. Auf Grund ökonomischer Zwänge sind Hersteller von Mikrostrukturen, etwa von integrierten Schaltungen, mit der Aufgabe konfrontiert, die Leistungsfähigkeit dieser Mikrostrukturen mit jeder neu auf dem Markt erscheinenden Generation ständig zu verbessern. Diese ökonomischen Zwänge erfordern nicht nur das Verbessern der Bauteilleistungsfähigkeit, sondern erfordern ebenso eine Reduzierung in der Größe, um ein höheres Maß an Funktionalität der integrierten Schaltung pro Einheitschipfläche bereitzustellen. Daher werden in der Halbleiterindustrie ständig Anstrengungen unternommen, um die Strukturgrößen der Strukturelemente zu reduzieren. In gegenwärtigen Technologien nähern sich die kritischen Abmessungen dieser Elemente 0.1 μm und sogar darunter an. Bei der Herstellung von Schaltungselementen in dieser Größenordnung stehen Prozessingenieure zusammen mit vielen Problemen, die aus der Reduzierung der Strukturgrößen entstehen, vielen anderen Problemen gegenüber. Beispielsweise rührt ein derartiges Problem aus dem Bereitstellen äußerst dünner dielektrischer Schichten auf einer darunter liegenden Materialschicht her, wobei gewisse Eigenschaften der dielektrischen Schicht, etwa die Permittivität und/oder der Widerstand gegenüber einem Tunneln von Ladungsträgern und dergleichen, verbessert werden müssen, ohne die physikalischen Eigenschaften der darunter liegenden Materialschicht zu beeinträchtigen.
  • Ein wichtiges Beispiel in dieser Hinsicht ist die Herstellung äußerst dünner Gateisolationsschichten von Feldeffekttransistoren, etwa von MOS-Transistoren. Das Gatedielektrikum eines Transistors hat einen wesentlichen Einfluss auf das Leistungsverhalten des Transistors. Wie allgemein bekannt ist, erfordert das Reduzieren der Größe eines Feldeffekttransistors, d. h. das Reduzieren der Länge eines leitenden Kanals, der sich in einem Teil des Halbleitergebiets bei Anliegen einer Steuerspannung an eine auf der Gateisolationsschicht ausgebildeten Gateelektrode ausbildet, ebenso das Reduzieren der Dicke der Gateisolationsschicht, um die erforderliche kapazitive Ankopplung der Gateelektrode an das Kanalgebiet beizubehalten. Gegenwärtig sind der Hauptteil der technisch fortschrittlichen integrierten Schaltungen, etwa der CPUs, der Speicherchips und dergleichen, auf der Grundlage von Silizium hergestellt, und daher wurde Siliziumdioxid vorzugsweise als das Material für die Gateisolationsschicht auf Grund der gut bekannten und überlegenen Eigenschaften der Siliziumdioxid/Siliziumgrenzfläche verwendet. Für eine Kanallänge der Größenordnung von 100 nm und weniger muss jedoch die Dicke der Gateisolationsschicht auf ungefähr 2 nm verringert werden, um die erforderliche Steuerbarkeit der Transistorbetriebs zu bewahren. Das ständige Verringern der Dicke der Gateisolationsschicht aus Siliziumdioxid führt jedoch zu einem erhöhten Leckstrom, woraus ein nicht akzeptierbares Ansteigen des statischen Leistungsverbrauchs resultiert, da der Leckstrom bei einer linearen Abnahme der Schichtdicke exponentiell anwächst.
  • Daher werden große Anstrengungen unternommen, um Siliziumdioxid durch ein Dielektrikum zu ersetzen, das eine höhere Permittivität aufweist, so dass dessen Dicke größer sein kann als die Dicke einer entsprechenden Siliziumdioxidschicht, die die gleiche kapazitive Kopplung bietet. Eine Dicke, die eine spezifizierte kapazitive Kopplung liefert, wird auch als eine kapazitive Äquivalentdicke bezeichnet und bestimmt die Dicke, die für eine Siliziumdioxidschicht erforderlich wäre. Es zeigt sich jedoch, dass es schwierig ist, Materialien mit großem ε in den konventionellen Integrationsprozess einzubauen, und noch bedeutsamer scheint die Bereitstellung eines Materials mit großem ε als eine Gateisolationsschicht einen deutlichen Einfluss auf die Ladungsträgermobilität in dem darunter liegenden Kanalgebiet auszuüben, wodurch die Ladungsträgermobilität und damit die Stromtreiberfähigkeit deutlich eingeschränkt werden. Obwohl also eine Verbesserung der statischen Transistoreigeschaften durch Vorsehen eines Dickenmaterials mit großem ε erreicht werden kann, lässt gleichzeitig eine nicht akzeptable Beeinträchtigung des dynamischen Verhaltens gegenwärtig diesen Lösungsansatz als wenig wünschenswert erscheinen. Ein anderer Ansatz, der gegenwärtig favorisiert wird, liegt darin, einen integrierten Siliziumoxid/Nitrid-Schichtstapel zu verwenden, der den Gateleckstrom um 0.5 bis 2 Größenordnungen reduzieren kann, wobei eine Kompatibilität mit standardmäßigen CMOS-Prozesstechniken beibehalten wird. Es hat sich gezeigt, dass die Reduzierung, des Gateleckstromes hauptsächlich von der Stickstoffkonzentration abhängt, die in die Siliziumdioxidschicht mittels einer PlasmaNitrierung eingebracht wird. Obwohl dieser Ansatz das Problem des Gatedielektriumleckstromes für die gegenwärtige Schaltungsgeneration zu lösen scheint, kann dieser Ansatz vermutlich nicht eine weitere aggressive Reduzierung der dielektrischen Dicke unterstützen, die für künftige Bauteilgenerationen erforderlich ist. Um die in der konventionellen Prozesstechnik beteiligten Probleme deutlicher darzulegen, wird nun mit Bezug zu den 1a bis 1e ein typischer Prozessablauf zur Herstellung einer Gateisolationsschicht mit einer Nitrid/Siliziumdioxidschicht beschrieben.
  • In 1a umfasst ein Halbleiterelement 100 ein Siliziumsubstrat 101, in dem ein aktives Gebiet 103 mittels Flachgrabenisolationen 102 definiert ist. Eine dünne dielektrische Grundschicht 110, beispielsweise aus einer gewachsenen Oxidschicht gebildet, bedeckt das aktive Gebiet 103. Ferner ist das Halbleiterelement 100 einem stickstoffenthaltendem Plasma, das mit dem Bezugszeichen 104 gekennzeichnet ist, ausgesetzt.
  • Typischer Weise kann das Halbleiterelement 100 gemäß dem folgenden Prozessablauf hergestellt werden. Nach der Ausbildung der Flachgrabenisolation 102 und diverser Implantationsschritte, um ein erforderliches Dotierprofil im Potenzialtopf (nicht gezeigt) in dem aktiven Gebiet 103 zu erzeugen, wird die dielektrische Grundschicht 110 mittels eines konventionellen Oxidationsprozesses oder durch einen schnellen thermischen Oxidationsprozess gebildet. Anschließend wird das Halbleiterelement 100 dem stickstoffenthaltenden Plasma 104 ausgesetzt, um Stickstoffionen in die Siliziumdioxidschicht 110 einzubringen, um damit den Widerstand der dielektrischen Grundschicht 110 gegen einen Ladungsträgertransport zu erhöhen und dessen Permittivität zu erhöhen, wie dies zuvor erläutert ist. Die Energie der Ionen in dem stickstoffenthaltendem Plasma 104 ist im Wesentlichen durch die Differenz zwischen dem Plasmapotenzial und dem bezugsfreien Potenzial des Halbleiterelements 100 bestimmt, wobei diese Spannung schwer einstellbar oder gar nicht einstellbar ist. Die Ionendichte und damit die Nitrierungsrate hängen von Prozessparametern, etwa der Hochfrequenz-(HF)leistung, der Temperatur der Plasmaumgebung 104, deren Druck, und dergleichen, ab.
  • Bekanntlich beeinflussen Stickstoffatome, die in das aktive Gebiet 103 und damit in das Kanalgebiet des herzustellenden Transistorelements eingeführt werden, merklich die elektrischen Eigenschaften des Transistorelements dahingehend, dass sowohl die kristalline Struktur des aktiven Gebiets 103 beeinträchtigt als auch die Ladungsträgermobilität verschlechtert wird. Folglich muss das Einführen von Stickstoff in das aktive Gebiet 103 in Hinblick auf eine erforderliche hohe Transistorleistungsfähigkeit soweit als möglich unterdrückt werden. Andererseits ist eine Dicke der dielektrischen Grundschicht 110 entsprechend den Bauteilabmessungen zu reduzieren, was jedoch bei einer gewissen minimalen Dielektrikumsdicke zu einem erhöhten Einbringen von Stickstoffionen in das aktive Gebiet 103 während der Plasmabehandlung 104 führen würde. Daher besteht ein deutlicher Kompromiss zwischen der Verbesserung des Transistorleistungsverhaltens durch Reduzieren der dielektrischen Grundschicht 110 und der Bauteilbeeinträchtigung, die durch das Einführen von Stickstoff in das aktive Gebiet 103 verursacht wird. 1b und 1c stellen diese Situation deutlicher dar.
  • In 1b ist auf der linken Seite ein Ausschnitt aus 1a schematisch in vergrößerter Ansicht dargestellt, wobei die dielektrische Grundschicht 110 Stickstoffatome entsprechend einem Konzentrationsprofil 112 entlang einer Tiefenrichtung 111 aufweist. Wie aus 1b ersichtlich ist, wird eine Dicke 113 der dielektrischen Grundschicht 110 so gewählt, dass ein Eindringen des Stickstoffes in das darunter liegende aktive Gebiet 103 minimal ist. Die rechte Seite aus 1b zeigt einen Graphen, wobei das Konzentrationsprofil 112 in Abhängigkeit von der Tiefenrichtung 111 aufgetragen ist. Wie aus diesem Graph zu ersehen ist, fällt die Stickstoffkonzentration auf einen sehr geringen Wert innerhalb der Dicke 113 der Grundschicht 110 ab, wobei dieser Wert in der vorliegenden Darstellung als Null idealisiert ist, wodurch im Wesentlichen eine Bauteilbeeinträchtigung auf Grund der Reduzierung der Ladungsträgerbeweglichkeit im Wesentlichen vermieden wird. 1b zeigt die Situation, wenn die Entwurfsdicke 113 einer gewünschten Kanaldicke entspricht und dennoch ausreicht, um ein wesentliches Blockieren des Stickstoffs zu ermöglichen.
  • 1c zeigt andererseits die Situation, wenn eine Dicke 113' der Grundschicht 110 gemäß den Entwurfsregeln im Vergleich zu 1b zu reduzieren ist, und daher reicht das Konzentrationsprofil 112 bis in das aktive Gebiet 103 hinein. Die rechte Seite in 1c zeigt eine resultierende Stickstoffkonzentration 112 in Abhängigkeit der Tiefenrichtung 111 und zeigt deutlich, dass ein wesentlicher Anteil an Stickstoff in dem aktiven Gebiet 103 vorhanden ist, wodurch die Ladungsträgermobilität negativ beeinflusst wird.
  • 1d zeigt das Halbleiterelement 110 schematisch in einem fortgeschrittenen Herstellungsstadium. Drain- und Sourcegebiete 107 sind in dem aktiven Gebiet 103 gebildet und eine Gateelektrode 106 ist auf der strukturierten dielektrischen Grundschicht 110, die nunmehr als 110a bezeichnet ist, ausgebildet, wobei die Gateisolationsschicht 110a die Dicke 113 und ein Stickstoffkonzentrationsprofil 112 aufweist, wie es in 1b gezeigt ist. Ferner sind Seitenwandabstandselemente 105 angrenzend zu der Gateelektrode 106 gebildet.
  • Typische Prozessschritte zur Herstellung des Halbleiterelements 100, wie es in 1d gezeigt ist, enthalten gut bekannte fortschrittliche Photolithographie- und Ätzverfahren sowie Implantationsschritte, und daher wird deren detaillierte Beschreibung weggelassen.
  • 1e zeigt andererseits das Halbleiterelement 100 mit der Gateisolationsschicht 110a mit der reduzierten Dicke 113', wie dies in 1c gezeigt ist, so dass eine entsprechende restliche Stickstoffkonzentration in den Drain- und Sourcegebieten 107 und dem relevanten Teil des aktiven Gebiets 103 vorhanden ist.
  • Es gilt also, dass der oben beschriebene konventionelle Prozessablauf ein Reduzieren der Dicke 113 der Gateisolationsschicht 110a bis zu einem Wert erlaubt, der im Wesentlichen das Eindringen von Stickstoff in das aktive Gebiet 103 verhindert, wodurch eine verbesserte Bauteilleistungsfähigkeit erreicht wird. Wenn Entwurfserfordernisse jedoch ein weiteres Reduzieren der Dicke 113 erfordern, um den entsprechenden Transistorabmessungen angepasst zu sein, d. h. wenn die kapazitive Entwurfsäquivalentdicke die Dicke 113' erfordert, wird ein nicht akzeptabler Anteil an Stickstoff in den Oberflächenbereich des aktiven Gebiets 103 eingeführt, so dass die reduzierte Ladungsträgermobilität zu einer Beeinträchtigung der Bauteilleistungsfähigkeit führen kann.
  • US 2002/0072177 A1 beschreibt ein Verfahren zum Erzeugen einer gleichförmigen Stickstoffkonzentration in einer dielektrischen Schicht, wobei insbesondere bei äußerst geringem Druck gearbeitet wird, um die höchstmögliche Ionendichte und den größten Ionenfluß in kürzester Zeit während der Plasmabehandlung vorzusehen.
  • US 6,136,654 zeigt ein Verfahren zur Herstellung einer Stickstoff angereicherten, Sauerstoff enthaltenden Schicht oder das Herstellen einer Nitridschicht auf einer Substratoberfläche. Hierbei wird eine Sauerstoff enthaltende Schicht, beispielsweise eine Oxidschicht, einer Plasmabehandlung bei konstantem Druck unterzogen.
  • US 2002/0130377 A1 zeigt ein Verfahren zur Herstellung eines Gatedielektrikums, wobei eine anfängliche Oxinitridschicht auf einem Substratmaterial mit einer Anfangsdicke gebildet wird. Die anfängliche Oxinitridschicht wird dann einer Plasmanitrierung unterzogen, um damit die endgültige Dicke zu erhalten. Eine Beschreibung der Plasmabedingungen erfolgt dort nicht.
  • US 2002/0098710 A1 beschreibt ein Verfahren zum Einbauen von Stickstoff in eine Siliziumoxid enthaltende Schicht. Die Siliziumoxid enthaltende Schicht wird in ein Stickstoff enthaltendes Plasma eingeführt, um Stickstoff in die Schicht einzubauen. Eine besondere Form der Drucksteuerung während des Plasmabehandlung ist dort nicht offenbart.
  • US 6,363,882 B1 offenbart ein Plasmaprozesssystem zum Bearbeiten eines Substrats. Hierbei soll insbesondere die Prozessgleichförmigkeit verbessert werden, um die Substrattemperatur nicht auf unerwünschte Werte ansteigen zu lassen.
  • US 6,033,998 zeigt ein Verfahren zur Herstellung von Gateisolationsschichten mit unterschiedlichen Dicken und Zusammensetzungen über unterschiedlichen Gebieten einer Halbleiterscheibe. Hierzu wird eine Plasmastickstoffbehandlung an maskierten Scheiben ausgeführt, um damit die gewünschten unterschiedlichen Gateisolationsschichten zu erhalten. Eine Drucksteuerung der Stickstoffplasmabehandlung wird hierbei nicht erwähnt.
  • WO 02/095818 A1 offenbart ein Oxinitridmaterial zur Herstellung flacher Grabenisolationsgebiete in einer Halbleiterstruktur. Hierbei wird Oxinitrid mittels einer Plasmabehandlung direkt abgeschieden, wobei Sauerstoff und Ammoniak der Plasmamischung hinzugefügt werden. Zur Herstellung des Grabens kann eine Grabenoxidschicht mit Stickstoff angereichert werden, indem die Schicht beispielsweise in einer Stickstoffumgebung ausgeheizt wird. Anschließend wird das Oxinitrid direkt in den Graben eingefüllt. Hierbei kann während der Plasmabehandlung zur Einfüllung des Oxinitrids die Zusammensetzung von Sauerstoff und Ammoniak variiert werden, wobei jedoch eine Drucksteuerung während der Plasmabehandlung nicht beschrieben ist.
  • Angesicht der oben erläuterten Probleme ist es daher äußerst wünschenswert, eine Technik bereitzustellen, die den Widerstand eines Oxid/Nitrid-Schichtstapels gegenüber dem Durchwandern von Ladungsträgern zu verbessern erlaubt, ohne unnötig die physikalischen Eigenschaften einer darunter liegenden Materialschicht, etwa die Ladungsträgermobilität einer Siliziumschicht, negativ zu beeinflussen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung beruht auf der Erkenntnis der Erfinder, dass die Stickstoffkonzentration, die in eine Materialschicht eingeführt wird, die unter einer Oxidschicht liegt, die dotiert ist, um in Hinblick auf die Permittivität und den Widerstand gegen ein Tunneln von Ladungsträgern zu verbessern, in effizienter Weise reduziert werden kann, wenn die Stickstoffionenkonzentration während einer Plasmanitrierung so gesteuert wird, dass während einer anfänglichen Phase des Prozesses eine geringe Ionendichte erzeugt wird. Während des weiteren Fortganges des Prozesses kann die Dicke der Oxidschicht auf Grund der weiteren Oxidation und/oder Abscheidung von restlichem Sauerstoff ansteigen und die Stickstoffionendichte wird dann erhöht, um einen erforderlichen Anteil an Stickstoff in die Oxidschicht einzulagern. Insbesondere der Druck während der Plasmanitrierung kann so gewählt werden, um die Stickstoffionendichte in der Plasmaatmosphäre zu steuern.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Isolationsschicht das Bilden einer dielektrischen Oxidschicht auf einem Substrat. Das Substrat wird dann in eine stickstoffenthaltende Plasmaumgebung von gesteuertem Druck eingebracht, wobei der Druck reduziert wird während das Substrat der stickstoffenthaltenden Plasmaumgebung ausgesetzt ist.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Steuern einer Stickstoffkonzentration während der Bildung einer Isolationsschicht bereitgestellt. Das Verfahren umfasst das Einbringen eines Substrats in eine stickstoffenthaltende Plasmaumgebung, wobei das Substrat eine darauf gebildete Oxidschicht mit einer ersten Dicke aufweist. Die Dicke der Oxidschicht wird dann überwacht und es wird ein Überwachungssignal erzeugt, das die überwachte Dicke kennzeichnet. Ferner wird mindestens ein Prozessparameter, der eine Stickstoffionendichte in der Plasmaumgebung bestimmt, auf der Grundlage des Überwachungssignals gesteuert.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Vorteile der verschiedenen Ausführungsformen der vorliegenden Erfindung gemäßt den angefügten Patentansprüche gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a bis 1e schematisch eine konventionelle Transistorstruktur während diverser Herstellungsschritte und entsprechende Stickstoffprofile in einer Gateisolationsschicht;
  • 2a bis 2c schematisch eine Transistorstruktur und entsprechende Stickstoffprofile während diverser Herstellungsschritte gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung; und
  • 3 schematisch ein System zur Bildung einer Oxid/Nitridschicht gemäß einer nicht erfindungsgemäßen Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • In den folgenden anschaulichen Ausführungsformen wird auf die Herstellung einer Gateisolationsschicht eines Feldeffekttransistors verwiesen. Die Anwendung der Prinzipien der vorliegenden Erfindung auf äußerst größenreduzierte Gateisolationsschichten, die einen verringerten Leckstrom und eine verbesserte Permittivität aufweisen, soll jedoch nicht als einschränkend aufgefasst werden. Die Ausbildung äußerst dünner dielektrischer Schichten ist vielmehr relevant oder kann relevant werden in einer Vielzahl von Anwendungen, etwa bei Speicherbauelementen, dem Dielektrikum von Kondensatoren, wie sie häufig als Entkopplungskondensatoren in CMOS-Bauteilen verwendet sind, in opto-elektronischen Mikrostrukturen, in mikromechanischen Strukturen auf dem Gebiet der Nanotechnologie, und dergleichen.
  • Wie zuvor angemerkt wurde, wird typischer Weise eine PlasmaNitrierung angewendet, um äußerst dünne Gateisolationsschichten herzustellen, da deutlich höhere Stickstoffkonzentrationen im Vergleich zu konventionellen Ofenprozessen vergleicht werden können. Die PlasmaNitrierung wird in konventionellen Prozessen bei relativ geringem Druck ausgeführt, um hohe Ionenkonzentrationen zu erreichen, wobei gleichzeitig eine gute Steuerung der Oxidschichtdicke gewährleistet ist, da die relativ kurze Prozesszeit den Anteil an restlichen und nicht vermeidbarem Sauerstoff minimiert, der in die Oxidschicht eingebaut wird, so dass die Schichtdicke lediglich unwesentlich während der Plasmabehandlung zunimmt.
  • Der geringe Druck und damit die relativ hohe Ionenkonzentration in der Plasmaumgebung hat jedoch gravierende Einschränkungen für den konventionellen Prozessablauf zur Folge, wenn die Oxidschichtdicke auf eine Dicke reduziert wird, die für technisch fortschrittliche Schaltungsprodukte erforderlich ist, beispielsweise weniger als ungefähr 0.5 – 3 nm, da ein nicht akzeptabler Anteil an Stickstoff in das darunter liegende Kanalgebiet eingebaut wird, wie dies mit Bezug zu 1b erläutert ist.
  • Die vorliegende Erfindung nutzt die Tatsache, dass die Stickstoffionendichte stark von dem Prozessdruck der Plasmaumgebung abhängt und daher kann der Stickstoffionenfluss, der in eine Oxidschicht eingebaut wird, gesteuert werden, indem der Prozessdruck für geeignet gewählte andere Prozessparameter, etwa die Plasmaleistung, die Temperatur und dergleichen, variiert wird.
  • Weitere anschauliche Ausführungsformen der vorliegenden Erfindung werden nunmehr mit Bezug zu den 2a bis 2c und 3 beschrieben.
  • In 2a umfasst ein Halbleiterelement 200 ein Substrat 201 mit einem darauf gebildeten aktiven Halbleitergebiet 203, das zusätzlich eine spezifizierte Dotierstoffverteilung aufweisen kann, um die erforderlichen Transistoreigenschaften für den herzustellenden Feldeffekttransistor zu liefern. Da die vorliegende Erfindung besonders vorteilhaft ist, wenn diese auf CMOS-Prozesse auf Siliziumbasis angewendet wird, kann das Substrat 201 als ein geeignetes Substrat betrachtet werden, das eine Silizium enthaltende Schicht aufweist, die im Wesentlichen das aktive Gebiet 203 bildet. Es sollte jedoch beachtet werden, dass das aktive Gebiet 203 andere Materialien, beispielsweise Germanium, und dergleichen aufweisen kann, die zum Einstellen der gewünschten physikalischen Eigenschaften des aktiven Gebiets 203 erforderlich sind. Das aktive Gebiet 203 ist von einer Isolationsstruktur 202 eingeschlossen, etwa einer Flachgrabenisolation (STI), wie sie für gewöhnlich in technisch fortgeschrittenen Halbleiterbauteilen verwendet wird. Eine dielektrische Oxidschicht 210 ist auf dem aktiven Gebiet 203 mit einer ersten Dicke 213 gebildet, die bewusst so gewählt ist, um deutlich kleiner zu sein, als eine gewünschte Entwurfsdicke der herzustellenden Gateisolationsschicht. In einigen Ausführungsformen beträgt die erste Dicke 213 ungefähr 0.5 nm bis 2 nm weniger als die gewünschte Entwurfs-oder Solldicke.
  • In einer speziellen Ausführungsform weist die dielektrische Oxidschicht im Wesentlichen Siliziumdioxid auf und das aktive Gebiet 203 weist Silizium auf. Die Dicke 213 kann im Bereich von ungefähr 1 – 10 nm und in speziellen Ausführungsformen, die sich auf äußerst größenreduzierte Transistorelemente bezieht, kann die Dicke 213 kleiner als 1 nm sein.
  • Hinsichtlich der Herstellung der Halbleiterstruktur 200, wie sie in 2a gezeigt ist, können im Wesentlichen die gleichen Prozessschritte angewendet werden, wie sie bereits mit Bezug zu 1a beschrieben sind. Insbesondere kann die dielektrische Oxidschicht 210 mittels konventioneller Wachsprozesse, etwa Hochtemperatur Ofenprozesse oder mittels eines raschen thermischen Oxidationsprozesses gebildet werden. In anderen Ausführungsformen kann die dielektrische Oxidschicht 210 durch Anwenden fortschrittlicher Abscheideverfahren, etwa die chemische Dampfabscheidung von atomaren Monoschichten und dergleichen abgeschieden werden. Die dielektrische Oxidschicht 210 kann ebenso aus HCL/H2O2 in einem Reinigungsprozess hergestellt werden.
  • Anschließend wird das Substrat 201 in eine stickstoffenthaltende Plasmaumgebung 204 eingebracht, wobei mindestens ein Prozessparameter gesteuert wird, um eine Stickstoffionendichte in der Plasmaumgebung 204 auf einem benötigten Pegel einzustellen. Beispielsweise können eine zur Errichtung der Plasmaumgebung 204 erforderliche Hochfrequenzleistung und die Temperatur der Umgebung gewählt werden und der Druck der Plasmaumgebung 204 wird daraufhin so gesteuert, um die Ionendichte einzustellen. Da der Druck der Plasmaumgebung 204 präzise und reproduzierbar durch entsprechend ausgestattete Vakuumquellen, wie sie detaillierter mit Bezug zu 3 beschrieben werden, einstellbar ist, kann eine geeignete Stickstoffionenkonzentration in der Plasmaumgebung 204 in zuverlässiger und rascher Weise erreicht werden. Folglich ist die Nitrierungsrate präzise steuerbar und somit kann die Menge an Stickstoffionen, die in die dielektrische Basisschicht 210 eingebaut werden, so gesteuert werden, um die Anzahl der Stickstoffatome, die in das aktive Gebiet 203 eindringen, zu minimieren. Dazu wird der Druck in der Plasmaumgebung 204 abhängig von den weiteren Prozessparametern, etwa der Hochfrequenzleistung und der Temperatur der Plasmaumgebung, auf einen relativ geringen Pegel eingestellt, so dass die entsprechende Nitrierungsrate relativ gering ist. Beispielsweise für eine effektive Hochfrequenzleistung im Bereich von ungefähr 50 – 500 Watt und einer Temperatur im Bereich von ungefähr 60 – 500° C wird ein Anfangsdruck auf einen Bereich von ungefähr 1,33 Pa bis 133 Pa festgelegt, wenn die Dicke 213 ungefähr einen 1 nm oder weniger beträgt. Während das Substrat 201 in der Plasmaumgebung 204 ist, werden zusätzlich Restsauerstoffionen in die dielektrische Oxidschicht 210 eingebaut, wodurch die Dicke 213 kontinuierlich vergrößert wird.
  • 2b zeigt schematisch eine vergrößerte Ansicht der dielektrischen Oxidschicht 210 während einer anfänglichen Phase der Plasmabehandlung. Die Stickstoffkonzentration ist im Wesentlichen auf die dielektrische Oxidschicht 210 beschränkt, wobei lediglich ein kleiner Anteil an Stickstoff in dem aktiven Gebiet 203 ist. Mittlerweile hat die zusätzliche Aufnahme von Sauerstoff zu einer erhöhten Dicke 213a geführt.
  • Wenn die Dicke 213a einen spezifizierten Wert erreicht hat, kann der Druck in der Plasmaumgebung 204 reduziert werden, um damit die Stickstoffionendichte und somit die Nitrierungsrate zu erhöhen. Auf diese Weise kann die momentan vorherrschende Nitrierungsrate in geeigneter Weise auf die momentane Dicke 213a abgestimmt werden, so dass die Menge an Stickstoff, die in das aktive Gebiet 203 eindringt, bei einem zulässigen geringen Pegel gehalten wird. In einer Ausführungsform wird der hohe Druck beibehalten bis die geforderte endgültige Dicke der dielektrischen Oxidschicht 210 erreicht ist und in einem anschließenden Schritt wird der Druck auf einen Wert erhöht, der in dem konventionellen Prozessablauf verwendet wird, um eine hohe Nitrierungsrate zu erreichen. Der zweite Schritt mit geringem Druck in der Plasmaumgebung 204 kann jedoch deutlich kürzer sein im Vergleich zu dem konventionellen Ablauf, da ein deutlicher Anteil an Stickstoff bereits in die dielektrische Oxidschicht 210 eingebaut worden ist. In anderen Ausführungsformen kann der Druck der Plasmaumgebung 204 schrittweise über mehrere Schritte hinweg reduziert werden, immer wenn die Dicke 213a einen vordefinierten Schwellwert erreicht. In noch anderen Ausführungsformen kann der Druck im Wesentlichen kontinuierlich in Abhängigkeit von der momentanen Dicke 213a eingestellt werden.
  • Unabhängig von der Art, wie der Druck gesteuert wird, wird eine im Wesentlichen variierende Stickstoffkonzentration in der dielektrischen Oxidschicht 210 mit einem minimalen Anteil an Stickstoff in dem aktiven Gebiet 203 erhalten.
  • 2c zeigt schematisch eine vergrößerte Ansicht der dielektrischen Oxidschicht 210 während einer abschließenden Phase der Plasmabehandlung, wenn die Plasmaumgebung 204 bei einem geringen Druck aufrecht erhalten wird. Die Dicke 213a hat die gewünschte endgültige Entwurfsdicke erreicht, wobei nunmehr ein erforderlicher Anteil an Stickstoff in die dielektrische Oxidschicht 210 eingebaut wird, so dass deren Permittivität deutlich erhöht wird, während der Widerstand gegen ein Tunneln von Ladungsträgern ebenso erhöht wird.
  • Das Substrat 201 kann dann weiterhin so bearbeitet werden, um schließlich einen Feldeffektransistor zu erhalten, wobei ähnliche Prozessschritte ausgeführt werden können, wie sie zuvor mit Bezug zu 1d oder 1e beschrieben sind.
  • 3 zeigt schematisch ein nicht erfindungsgemaßes System, das geeignet ist, um die zuvor beschriebenen Prozesssequenzen auszuführen. Ein System 300 umfasst eine Prozesskammer 301 mit einem Plasmagenerator 302, der ausgebildet ist, ein Plasma bei Anlegen einer geeigneten Hochfrequenz, Niedrigfrequenz und Vorspannungs-Leistung anzuregen. Der Einfachheit halber sind beliebige Einrichtungen zum Erzeugen und Bereitstellen von Leistung für den Plasmagenerator 302 in 3 nicht gezeigt. Die Prozesskammer umfasst ferner eine Substrathalterung 303, die ausgebildet ist, ein Substrat, etwa das Substrat 201, aufzunehmen und in Position zu halten. Ein Einlass 314 ist mit einer Quelle aus Vorstufengasen (nicht gezeigt), etwa Stickstoff und dergleichen, verbunden. Ferner ist ein Auslass 312 mit einer steuerbaren Vakuumquelle verbunden, wobei in dem vorliegenden Beispiel die steuerbare Vakuumquelle durch ein steuerbares Ventilelement 307 repräsentiert ist, das in einer Vakuumleitung 313 angeordnet ist. Es sollte jedoch beachtet werden, dass eine beliebige Einrichtung zum Errichten eines Unterdruckes in der Prozesskammer 301 mit der geforderten Genauigkeit, etwa Drehschieberpumpen, und dergleichen, mit oder ohne zusätzliche Ventilelemente geeignet sein können. Des weiteren können ein oder mehrere Sensorelemente, beispielsweise ein Drucksensor 306, vorgesehen und so ausgebildet sein, um ein Sensorsignal 309 zu erzeugen, das für die physikalische Größe, die von dem Sensorelement 306 gemessen wird, repräsentativ ist. Das System 300 umfasst ferner ein Dickenmessinstrument, das in dem vorliegenden Beispiel durch eine Lichtquelle 304 und einen Lichtdetektor 305 repräsentiert ist, die geeignet angeordnet sind, um einen Lichtstrahl auszusenden und den von der Substrathalterung 303 reflektierten Lichtstrahl zu empfangen. Die Lichtquelle 304 und der Detektor 305 sind so ausgebildet, um das Messen einer Materialschicht mit der erforderlichen Genauigkeit zu ermöglichen. Beispielsweise können die Lichtquelle 304 und der Detektor 305 ähnlich zu einem Ellipsometer ausgebildet sein, wie es für gewöhnlich für die Dickenmessung in Halbleiterproduktionslinien verwendet wird. Der Detektor 305 ist daher so gestaltet, um ein Überwachungssignal 308 auszugeben, das die Dicke einer zu messenden Schicht kennzeichnet. Das steuerbare Ventilelement 307, der Detektor 305 und das Sensorelement 306 sind funktionsmäßig mit einer Steuereinheit 311 verbunden, die so gestaltet ist, um ein Steuersignal 310 an das Ventilelement 307 auf der Grundlage des Überwachungssignals 308 und des Sensorsignals 309 auszugeben. Man erkennt leicht, dass die Steuereinheit 311 in einem allgemein verwendbaren Computer, in einer Steuereinheit, die das Dickeninstrument 304, 305 betreibt oder die Prozesskammer 301 betreibt, implementiert sein kann, oder die Steuereinheit kann mit einem Fabrikmanagementsystem verbunden oder in diesem implementiert sein.
  • Während des Betriebs wird das Substrat 201 mit der darauf gebildeten dielektrischen Schicht 210 mit der spezifizierten Dicke 213 auf die Substrathalterung 303 aufgebracht. Die Plasmaumgebung 204 wird bei Anlegen einer geeigneten Leistung an dem Plasmagenerator 302 erzeugt, wobei der Druck durch die Steuereinheit 311 mittels des Ventilelements 307 gesteuert wird. Beispielsweise kann die Dicke 213 durch den Detektor 305 verifiziert werden, und die Steuereinheit 311 kann dann einen geeigneten Druck und damit eine geeignete Nitrierungsrate für eine anfängliche Phase der Plasmabehandlung bestimmen. Eine entsprechende Abhängigkeit zwischen der Dicke 213 und dem erforderlichen Druck innerhalb der Prozesskammer 310 kann auf der Grundlage von Testläufen und/oder Berechnungen auf der Grundlage des Modells der Plasmabehandlung gewonnen werden. Auf Grund des Restsauerstoffs in der Prozesskammer 301 während einer Plasmabehandlung steigt die Dicke 213 kontinuierlich an. Da die Dicke von dem Detektor 305 überwacht wird, können geringfügige Änderungen der Sauerstoffkonzentration in der Prozesskammer 301 während des Prozessierens einer Vielzahl von Substraten durch entsprechendes Justieren des Druckes in Übereinstimmung mit der „Wachstums" Rate der dielektrischen Oxidschicht 210 kompensiert werden. Somit kann die erforderliche endgültige Entwurfsdicke unabhängig von Sauerstoffkonzentrationsschwankungen in zuverlässiger Weise erreicht werden.
  • Da die Nitrierungsrate stark von dem Druck in der Prozesskammer 301 abhängt, kann die Steuereinheit 311 ferner die Menge an Stickstoff bestimmen, die in die dielektrische Oxidschicht 210 eingebaut wird, indem die Prozesszeit und der Kammerdruck überwacht werden. Um damit die erforderlichen Eigenschaften hinsichtlich des Leckstroms, der Barriereneigenschaften und der Permittivität zu erzielen, kann die Steuereinheit 311 nicht nur den Kammerdruck so einstellen, um den Anteil des in das aktive Gebiet 203 eingebauten Stickstoffs zu minimieren, sondern kann im Wesentlichen die gleiche Menge an Stickstoff in die dielektrische Oxidschicht 210 für mehrere aufeinanderfolgende prozessierte Substrate einführen, unabhängig von geringen Sauerstoff- und somit Wachstumsratenänderungen.
  • Wenn beispielsweise ein Zwei-Schritt-Prozess angewendet wird, kann die Steuereinheit 311 die Menge an Stickstoff, der in die dielektrische Schicht 210 während der Hochdruckphase eingebaut wird, bestimmen, und kann dann, nachdem die erforderliche endgültige Dicke 213 erreicht ist, den Druck auf einen ausreichend geringen Wert einstellen, so dass die erforderliche Gesamtmenge an Stickstoff eingebaut wird, ohne dass die spezifizierte endgültige Dicke für die dielektrische Oxidschicht 210 überschritten wird. In anderen Ausführungsformen können mehrere Schwellwerte für die Dicke 213 definiert werden und die Steuereinheit 311 kann einen erforderlichen Druckwert für jeden der vordefinierten Zwischenwerte der Dicke bestimmen. Beispielsweise kann eine entsprechende Zuordnung als Nachschlagtabellen implementiert sein, oder diese kann während der Laufzeit bestimmt werden. Ferner kann die Menge an Stickstoff, die in die dielektrische Oxidschicht eingebaut ist, zur Erzeugung eines geeigneten Druckes berücksichtigt werden. In anderen Ausführungsformen kann der Druck im Wesentlichen kontinuierlich gesteuert und auf die momentane Dicke und den bereits eingebauten Anteil an Stickstoff und noch einzubauenden Anteil eingestellt werden.
  • Die Druckeinstellung, wie sie zuvor beschrieben ist, kann von weiteren Parametern, etwa der Plasmatemperatur, der HF-Leistung, der Vorspannungsleistung, der Vorspannung, den Kammerabmessungen, und dergleichen abhängen. Daher kann der Einfluss der Parameter berücksichtigt werden, wenn eine entsprechende Abhängigkeit zwischen der momentanen Dicke 213 und dem Kammerdruck gewonnen wird.
  • Das System 300 erlaubt also die zuverlässige und reproduzierbare Aufnahme von Stickstoff in eine dielektrischen Oxidschicht, ohne die physikalischen Eigenschaften des Materials, das unter der dielektrischen Oxidschicht vorhanden ist, unnötig zu beeinflussen. Daher können Gateisolationsschichten mit einer physikalischen Dicke deutlich unterhalb 2 nm hergestellt werden.

Claims (22)

  1. Verfahren zum Herstellen einer Isolationsschicht, wobei das Verfahren umfasst: Bilden einer dielektrischen Oxidschicht auf einem Substrat; und Einführen des Substrats in eine stickstoffenthaltende Plasmaumgebung kontrollierten Drucks, wobei der Druck reduziert wird während das Substrat der Plasmaumgebung ausgesetzt ist.
  2. Das Verfahren nach Anspruch 1, wobei der Druck schrittweise reduziert wird.
  3. Das Verfahren nach Anspruch 2, wobei in einem anfänglichen Schritt der Druck auf der Grundlage einer Anfangsdicke der dielektrischen Oxidschicht so gewählt wird, um die Menge an Stickstoff, die in das Substrat eingebaut wird, bei einem spezifizierten Pegel zu halten.
  4. Das Verfahren nach Anspruch 1, wobei der Druck im Wesentlichen kontinuierlich reduziert wird.
  5. Das Verfahren nach Anspruch 1, wobei eine Dicke der dielektrischen Oxidschicht ungefähr 1 nm oder weniger beträgt.
  6. Das Verfahren nach Anspruch 1, wobei das Bilden der dielektrischen Oxidschicht einen Ofenprozess und/oder einen schnellen thermischen Oxidationsprozess und/oder einen Abscheideprozess enthält.
  7. Das Verfahren nach Anspruch 1, wobei die Druckreduzierung auf der Grundlage der Dicke der dielektrischen Oxidschicht während der Einwirkung der Plasmaumgebung gesteuert wird.
  8. Das Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines dotierten aktiven Gebietes in dem Substrat vor dem Bilden der dielektrischen Oxidschicht; und Bilden eines Feldeffekttransistors in und auf dem dotierten aktiven Gebiet, wobei die Isolationsschicht als eine Gateisolationsschicht strukturiert wird.
  9. Das Verfahren nach Ansprach 1, wobei eine Dicke der dielektrischen Oxidschicht vor dem Einführen des Substrats in die Plasmaumgebung ungefähr 1 nm oder weniger beträgt.
  10. Das Verfahren nach Anspruch 1, wobei die Isolationsschicht eine Gateisolationsschicht eines Feldeffekttransistors ist, wobei das Bilden der dielektrischen Oxidschicht mit einer Anfangsdicke auf einem aktiven Gebiet, das auf dem Substrat gebildet ist, erfolgt, wobei die Anfangsdicke kleiner als eine gewünschte Entwurfsdicke der Gateisolationsschicht ist
  11. Das Verfahren nach Anspruch 10, wobei die Entwurfsdicke im Bereich von ungefähr 1 bis 2 nm liegt.
  12. Das Verfahren nach Anspruch 10, wobei der Druck im Wesentlichen kontinuierlich reduziert wird.
  13. Verfahren zum Steuern einer Stickstoffkonzentration während der Bildung einer Isolationsschicht, wobei das Verfahren umfasst: Einbringen eines Substrats in eine stickstoffenthaltende Plasmaumgebung, wobei das Substrat eine darauf gebildete Oxidschicht mit einer ersten Dicke aufweist; Überwachen der Dicke der Oxidschicht und Erzeugen eines Überwachungssignals, das die überwachte Dicke kennzeichnet; und Steuern mindestens eines Prozessparameters, der eine Stickstoffionendichte der Plasmaumgebung bestimmt, auf der Grundlage des Überwachungssignals.
  14. Das Verfahren nach Anspruch 13, wobei der mindestens eine Prozessparameter ein Druck der Plasmaumgebung ist.
  15. Das Verfahren nach Anspruch 14, wobei der Druck reduziert wird, wenn das Überwachungssignal einen Anstieg der ersten Dicke anzeigt.
  16. Das Verfahren nach Anspruch 13, das ferner umfasst: Ermitteln einer Abhängigkeit zwischen dem Überwachungssignal und Werten des mindestens einen Prozessparameters.
  17. Das Verfahren nach Anspruch 13, dass ferner Abschätzen einer Menge an Stickstoff, die in die Oxidschicht eingebaut ist, auf der Grundlage der Stickstoffionendichte umfasst.
  18. Das Verfahren nach Anspruch 17, wobei der mindestens eine Prozessparameter auf der Grundlage der abgeschätzten Menge gesteuert wird.
  19. Das Verfahren nach Anspruch 14, wobei ein Anfangsdruck der Plasmaumgebung in Übereinstimmung mit der vordefinierten Dicke gewählt wird.
  20. Das Verfahren nach Anspruch 13, wobei die Oxidschicht auf einem siliziumenthaltenden Halbleitergebiet, das auf einem Substrat vorgesehen ist, gebildet wird, das siliziumenthaltende Halbleitergebiet in einer stickstoffenthaltenden Plasmaumgebung durch Sauerstoffreste, die in der Plasmaumgebung vorhanden sind, oxidiert wird, um die erste Dicke zu einer zweiten Dicke zu vergrößern; und die Stickstoffionenkonzentration in der Plasmaumgebung erhöht wird, wenn die zweite Dicke im Wesentlichen einem Schwellwert entspricht.
  21. Das Verfahren nach Anspruch 20, wobei das Erhöhen der Stickstoffionenkonzentration das Reduzieren eines Druckes der Plasmaumgebung umfasst.
  22. Das Verfahren nach Anspruch 20, wobei die erste Dicke ungefähr 1 nm oder weniger beträgt.
DE10255936A 2002-11-29 2002-11-29 Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht Expired - Fee Related DE10255936B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10255936A DE10255936B4 (de) 2002-11-29 2002-11-29 Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
US10/443,642 US6723663B1 (en) 2002-11-29 2003-05-22 Technique for forming an oxide/nitride layer stack by controlling the nitrogen ion concentration in a nitridation plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255936A DE10255936B4 (de) 2002-11-29 2002-11-29 Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht

Publications (2)

Publication Number Publication Date
DE10255936A1 DE10255936A1 (de) 2004-06-17
DE10255936B4 true DE10255936B4 (de) 2005-12-29

Family

ID=32049650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255936A Expired - Fee Related DE10255936B4 (de) 2002-11-29 2002-11-29 Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht

Country Status (2)

Country Link
US (1) US6723663B1 (de)
DE (1) DE10255936B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
US7359052B2 (en) * 2004-05-14 2008-04-15 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US7349079B2 (en) * 2004-05-14 2008-03-25 Kla-Tencor Technologies Corp. Methods for measurement or analysis of a nitrogen concentration of a specimen
US7564552B2 (en) 2004-05-14 2009-07-21 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US7491964B2 (en) 2005-01-17 2009-02-17 International Business Machines Corporation Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
US7408641B1 (en) 2005-02-14 2008-08-05 Kla-Tencor Technologies Corp. Measurement systems configured to perform measurements of a specimen and illumination subsystems configured to provide illumination for a measurement system
JP4509864B2 (ja) * 2005-05-30 2010-07-21 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US7799661B2 (en) * 2006-01-03 2010-09-21 Freescale Semiconductor, Inc. Electrical sensor for real-time feedback control of plasma nitridation
US8394688B2 (en) 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
US9452926B1 (en) 2012-07-30 2016-09-27 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Dopant selective reactive ion etching of silicon carbide
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6051113A (en) * 1998-04-27 2000-04-18 Cvc Products, Inc. Apparatus and method for multi-target physical-vapor deposition of a multi-layer material structure using target indexing
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6363882B1 (en) * 1999-12-30 2002-04-02 Lam Research Corporation Lower electrode design for higher uniformity
US20020072177A1 (en) * 2000-10-19 2002-06-13 Grider Douglas T. Method for transistor gate dielectric layer with uniform nitrogen concentration
US20020098710A1 (en) * 2000-08-07 2002-07-25 Sandhu Gurtej S. Methods Of Forming Transistors
US20020130377A1 (en) * 2001-03-15 2002-09-19 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US20020142493A1 (en) * 2001-04-02 2002-10-03 Arvind Halliyal In-situ thickness measurement for use in semiconductor processing
WO2002095818A1 (en) * 2001-05-23 2002-11-28 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
US6576967B1 (en) * 2000-09-18 2003-06-10 Motorola, Inc. Semiconductor structure and process for forming a metal oxy-nitride dielectric layer
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
TWI243422B (en) * 2002-03-26 2005-11-11 Hitachi Int Electric Inc Semiconductor device producing method and semiconductor producing device
US6660659B1 (en) * 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6051113A (en) * 1998-04-27 2000-04-18 Cvc Products, Inc. Apparatus and method for multi-target physical-vapor deposition of a multi-layer material structure using target indexing
US6363882B1 (en) * 1999-12-30 2002-04-02 Lam Research Corporation Lower electrode design for higher uniformity
US20020098710A1 (en) * 2000-08-07 2002-07-25 Sandhu Gurtej S. Methods Of Forming Transistors
US20020072177A1 (en) * 2000-10-19 2002-06-13 Grider Douglas T. Method for transistor gate dielectric layer with uniform nitrogen concentration
US20020130377A1 (en) * 2001-03-15 2002-09-19 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US20020142493A1 (en) * 2001-04-02 2002-10-03 Arvind Halliyal In-situ thickness measurement for use in semiconductor processing
WO2002095818A1 (en) * 2001-05-23 2002-11-28 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation

Also Published As

Publication number Publication date
US6723663B1 (en) 2004-04-20
DE10255936A1 (de) 2004-06-17

Similar Documents

Publication Publication Date Title
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102010063772B4 (de) Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE10297583B4 (de) Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102010040064B4 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE102013214300B4 (de) Verfahren zum Bilden einer Gateisolierschicht in einer Halbleiterstruktur
DE10240423A1 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102008063432A1 (de) Einstellen der Verformung, die in einem Transistorkanal hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102004031453B4 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009055395B4 (de) Vordotiertes Halbleitermaterial für eine Metallgateelektrodenstruktur mit großem ε von p-und n-Kanaltransistoren
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE10259728A1 (de) Grabeinisolationsstruktur für ein Halbleiterbauteil mit einem unterschiedlichen Grad an Eckenrundung und ein Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601