-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere Transistoren, die sigma-förmige eingebettete Halbleitermaterialien, etwa eingebettete Halbleiterlegierungen, aufweisen, um die Ladungsträgerbeweglichkeit in den Kanalgebieten der Transistoren zu erhöhen.
-
Beschreibung des Stands der Technik
-
Die Herstellung komplexer integrierter Schaltungen macht es erforderlich, dass eine große Anzahl an Transistoren bereitgestellt wird, die das vorherrschende Schaltungselement für komplexe Schaltungen repräsentieren. Beispielsweise werden mehrere 100 Millionen Transistoren in gegenwärtig verfügbaren komplexen integrierten Schaltungen bereitgestellt. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. In MOS-Schaltungen werden Feldeffekttransistoren, d. h. p-Kanaltransistoren und/oder n-Kanaltransistoren, zur Erzeugung von Schaltungselementen verwendet, etwa von Invertern oder anderen Logikgattern, um sehr komplexe Schaltungsanordnungen zu gestalten, etwa CPUs, Speicherchips und dergleichen. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Transistoren auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor oder allgemein ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Drain- und Sourcegebieten und einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Daher ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um einen Anstieg in der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Die kontinuierliche Verringerung der Transistorabmessungen bringt jedoch eine Reihe damit verknüpfter Probleme mit sich, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren gewonnen werden. Beispielsweise sind sehr komplexe Dotierstoffprofile in vertikaler und in lateraler Richtung in den Drain- und Sourcegebieten erforderlich, um den geringen Schichtwiderstand und Kontaktwiderstand in Verbindung mit der gewünschten Kanalsteuerbarkeit zu erreichen. Ferner muss ggf. das Gatedielektrikumsmaterial an die geringere Kanallänge angepasst werden, um die erforderliche Kanalsteuerbarkeit beizubehalten. Einige Mechanismen zum Bewahren einer guten Kanalsteuerbarkeit üben jedoch einen negativen Einfluss auf die Ladungsträgerbeweglichkeit in dem Kanalgebiet des Transistors aus, wodurch die Vorteile teilweise aufgehoben werden, die durch die Verringerung der Kanallänge erreicht werden.
-
Da die ständige Größenverringerung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung sehr komplexer Prozesstechniken erforderlich macht und auch ggf. zu einem weniger ausgeprägten Leistungszuwachs auf Grund der Beweglichkeitsbeeinträchtigung beiträgt, wurde vorgeschlagen, die Kanalleitfähigkeit der Transistoren zu verbessern, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet bei einer vorgegebenen Kanallänge erhöht wird, wodurch eine Leistungssteigerung möglich ist, die vergleichbar ist mit dem Voranschreiten zu einem Technologiestandard, der größenreduzierte kritische Abmessungen notwendig macht, während jedoch viele der Prozessanpassungen, die mit der Bauteilgrößenreduzierung verknüpft sind, vermieden oder zumindest zeitlich hinausgeschoben werden.
-
Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem beispielsweise eine Zugverspannung oder eine kompressive Verspannung in der Nähe des Kanalgebiets hervorgerufen wird, so dass eine entsprechende Verformung in dem Kanalgebiet erzeugt wird, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet bei einer standardmäßigen Kristallkonfiguration des aktiven Siliziummaterials, d. h. bei einer (100) Oberflächenorientierung und der Ausrichtung der Kanallänge entlang einer <110> Richtung, die Beweglichkeit von Elektronen, was wiederum direkt zu einer entsprechenden Zunahme der Leitfähigkeit führt. Andererseits kann eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Das Einführen einer Verspannungs- bzw. Verformungstechnologie in den Vorgang der Herstellung integrierter Schaltungen ist ein äußerst vielversprechender Ansatz, da verformtes Silizium als eine „neue” Art an Halbleitermaterial betrachtet werden kann, die die Herstellung schneller leistungsfähiger Halbleiterbauelemente ermöglicht, ohne dass teuere Halbleitermaterialien erforderlich sind, wobei auch viele der gut etablierten Fertigungstechniken weiterhin eingesetzt werden können.
-
Es wurde daher vorgeschlagen, beispielsweise ein Silizium/Germanium-Material in der Nähe des Kanalgebiets vorzusehen, um damit eine kompressive Verspannung hervorzurufen, die zu einer entsprechenden Verformung führt. Wenn das SiGe-Material hergestellt wird, werden die Drain- und Sourcegebiete der PMOS-Transistoren entsprechend geätzt, um Aussparungen zu bilden, während die NMOS-Transistoren maskiert sind, und nachfolgend wird das Silizium/Germanium-Material selektiv in den Aussparungen des PMOS-Transistors durch epitaktisches Aufwachsen hergestellt.
-
Generell führt dieser Ansatz zu einem deutlich verbesserten Transistorverhalten von p-Kanaltransistoren, da der Durchlassstrom und die Schaltgeschwindigkeit erhöht werden. Generell hängt die Wirkung des verformungsinduzierenden Mechanismus, der durch die eingebettete Silizium/Germanium-Legierung hervorgerufen wird, wesentlich von der Materialzusammensetzung der Silizium/Germaniumlegierung ab, d. h. von der Germaniumkonzentration, da eine größere Menge an Germanium in der Legierung zu einer größeren Gitterfehlanpassung zwischen der natürlichen Gitterkonstante des Silizium/Germanium und der Gitterkonstante des Siliziumbasismaterials führt. Andererseits kann jedoch gemäß aktuell verfügbarer selektiver Abscheiderezepte für die Herstellung der Silizium/Germanium-Legierung die Germaniumkonzentration nicht willkürlich erhöht werden, da ausgeprägte Gitterdefekte erzeugt werden, wodurch die Vorteile aufgehoben würden, die durch das Vorsehen der Silizium/Germanium-Legierung in einem stark verformten Zustand erreicht werden sollen. Folglich wird in anderen Vorgehensweisen die Effizienz des verformungsinduzierenden Mechanismus für eine vorgegebene Germaniumkonzentration der Legierung erhöht, indem die Aussparung geeignet gestaltet wird, die lateral benachbart zu der Gateelektrodenstruktur erzeugt wird, wodurch die Menge an verformten Material erhöht wird, die schließlich auf das benachbarte Kanalgebiet einwirken kann. Ferner kann der laterale Abstand oder generell die Entfernung des verformten Silizium/Germanium-Legierungsmaterials zu dem Kanalgebiet wesentlich die schließlich erreichten Verformungsbedingungen in dem Kanalgebiet beeinflussen, so dass in komplexen Vorgehensweisen versucht wird, den lateralen Abstand der Aussparungen und somit der Silizium/Germaniumlegierung von dem Kanalgebiet zu verringern. Dazu werden geeignete Ätztechniken in Verbindung mit geeigneten schützenden Beschichtungsmaterialien angewendet, die an Seitenwänden der Gateelektrodenstrukturen vorgesehen werden, um den lateralen Abstand der resultierenden Aussparungen weiter zu verringern.
-
In anderen Entwicklungen im Hinblick auf das Steigern der Leistungsfähigkeit komplexer Halbleiterbauelemente werden die gut etablierten Gatematerialien Siliziumdioxid oder Siliziumoxinitrid und Polysilizium zunehmend durch komplexe Materialsysteme ersetzt, da. typischerweise eine Verringerung der Gatelänge von Feldeffekttransistoren eine entsprechende Anpassung der kapazitiven Kopplung der Gateelektrode an das Kanalgebiet erfordert, was konventioneller Weise durch eine weitere Verringerung der Dicke der siliziumdioxidbasierten Gatedielektrikumsmaterialien erreicht wurde. Bei einer Dicke von weniger als 2 nm in komplexen Feldeffekttransistoren mit einer Gatelänge von 50 nm und weniger, liegen jedoch die Leckströme durch das dünne Gatedielektrikumsmaterial bei Werten, die nicht mit den Erfordernissen im Hinblick auf die Leistungsaufnahme und die Wärmeabfuhreigenschaften vieler Arten von komplexen Schaltungen verträglich sind. Daher werden die siliziumdioxidbasierten Gatedielektrikumsmaterialien zunehmend durch sogenannte dielektrische Materialien mit großem ε ersetzt, die als dielektrische Materialien mit einer Dielektrizitätskonstante von 10,0 oder größer zu verstehen sind. Beispielsweise kann eine Vielzahl an Metalloxiden und Silikaten oder Kombinationen davon, etwa Hafniumoxid und dergleichen, verwendet werden, möglicherweise in Verbindung mit einem extrem dünnen konventionellen Dielektrikumsmaterial, um damit die hohe kapazitive Kopplung zu erhalten, während andererseits die resultierenden Gateleckströme auf einem akzeptablen Niveau gehalten werden. In ähnlicher Weise kann das Polysiliziummaterial zumindest in der Nähe des komplexen dielektrischen Materials mit großem ε ersetzt werden, um damit eine geeignete Anpassung der Austrittsarbeit und somit der Schwellwertspannung zu erreichen, wodurch ebenfalls das Leistungsverhalten verbessert wird, da beispielsweise eine Verarmungszone, die typischerweise in komplexen polysiliziumbasierten Bauelementen auftritt, vermieden wird, während auch eine bessere Leitfähigkeit eines entsprechenden Austauschmaterials, etwa in Form von Titannitrid, möglicherweise in Verbindung mit einer austrittsarbeitseinstellenden Metallsorte, erreicht wird.
-
In anspruchsvollen Anwendungen wird das Bereitstellen einer verbesserten Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε und der Einbau einer verformungsinduzierenden Halbleiterlegierung, etwa eines Silizium/Germanium-Materials, häufig kombiniert, um das Gesamtleistungsverhalten der Transistoren weiter zu verbessern. Bei einer weiteren Größenreduzierung ist jedoch die Wirksamkeit insbesondere des verformungsinduzierenden Mechanismus deutlich weniger ausgeprägt oder dieser kann sogar zu einer ausgeprägten Schwankung der Transistoreigenschaften beitragen, was durch Prozessschwankungen bei der Herstellung entsprechender Aussparungen in unmittelbarer Nähe zu den komplexen Gateelektrodenstrukturen und beim nachfolgenden selektiven Aufwachsen der Silizium/Germanium-Legierung darin hervorgerufen wird. Es wurde erkannt, dass generell eine bessere Einkapselung der Gateelektrodenmaterialien und des Gatedielektrikumsmaterials sichergestellt werden muss, insbesondere, wenn komplexe Metallgateelektrodenstrukturen mit großem ε hergestellt werden, da die reaktiven Prozessatmosphären, die bei der Herstellung der Aussparungen und beim Aufwachsen der Silizium/Germanium-Legierung einzurichten sind, zu einem gewissen Grad an Materialerosion beitragen, was wiederum zu entsprechenden Schwankungen der Transistoreigenschaften führt, etwa Schwankungen der Schwellwertspannung und dergleichen. Somit können schützende Materialien, etwa Siliziumnitridbeschichtungen und dergleichen, die typischerweise an Seitenwänden komplexer Gateelektrodenstrukturen vorgesehen sind, nicht mehr in ihrer Dicke reduziert werden, wie dies ansonsten im Hinblick auf die Steigerung der Effizienz der verformungsinduzierenden Wirkung der eingebetteten Silizium/Germanium-Legierung wünschenswert wäre. D. h., die Verringerung der Dicke von schützenden Seitenwandabstandshaltermaterial und somit die Verringerung des lateralen Abstandes des eingebetteten Silizium/Germaniummaterials beeinflusst unerwünscht das gesamte Transistorverhalten, so dass ausgeprägte Schwankungen beim Transistorbetrieb beobachtet werden, wodurch die Vorgehensweise mit der Verringerung der Dicke von schützenden Seitenwandabstandshaltern wenig wünschenswert ist.
-
Es wurden daher weitere Vorgehensweisen in Betracht gezogen, in denen gut etablierte Ätzstrategien angewendet werden, die das Verringern des lateralen Abstandes ermöglichen, während gleichzeitig die Integrität der empfindlichen Gatematerialien sichergestellt ist. Beispielsweise ist es gut bekannt, dass eine Vielzahl an nasschemischen Ätzrezepten zu einem kristallographisch anisotropen Ätzverhalten führt, wobei eine gewisse Art an Kristallebenen als effiziente „Ätzstoppebenen” dienen, die beim Freilegen während des Ätzprozesses das Voranschreiten des Materialabtragungsprozesses wesentlich verlangsamt, während in anderen Kristallorientierungen der Ätzprozess mit der gewünschten hohen Ätzrate weiter voranschreitet. Abhängig von der grundlegenden Kristallkonfiguration des Halbleitermaterials werden daher gut definierte Ätzbedingungen erreicht, die ein selbstbegrenzendes laterales Ätzverhalten ergeben, beispielsweise für eine Standardsiliziumkonfiguration mit einer (100) Kristallebene als Oberflächenebene und mit einer <110> Achse entlang der Stromflussrichtung in den jeweiligen Kanalgebieten. Auf diese Weise dienen die (111) Kristallebenen als Ätzstoppebenen. Obwohl die Vorgehensweise unter Verwendung kristallographisch anisotroper Ätztechniken eine vielversprechende Vorgehensweise zum Festlegen der Abmessungen und der Form der Aussparungen in gut steuerbarer Weise repräsentiert, zeigt sich dennoch, dass bei einer weiteren Größenreduzierung eine ausgeprägte Variation der Abmessungen der resultierenden Aussparungen beobachtet wird, wie dies detaillierter mit Bezug zu den 1a bis 1d erläutert ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101 und einer Halbleiterschicht 102, etwa einer Siliziumschicht. Die Halbleiterschicht 102 umfasst typischerweise eine Vielzahl aktiver Gebiete, die als Halbleitergebiete zu verstehen sind, in und über denen ein oder mehrere Transistoren herzustellen sind. Der Einfachheit halber ist ein einzelnes aktives Gebiet 102a in 1a gezeigt. Ferner ist eine Gateelektrodenstruktur 160 auf dem aktiven Gebiet 102a ausgebildet und weist ein Gatedielektrikumsmaterial 161, ein Elektrodenmaterial 162, eine dielektrische Deckschicht oder ein Schichtsystem 163 und einen schützenden Abstandshalter oder eine Abstandshalterstruktur 164 auf. Wie zuvor erläutert ist, stellt die Gateelektrodenstruktur 160 eine komplexe Metallgateelektrodenstruktur mit großem ε dar, wobei das Gatedielektrikumsmaterial 161 ein dielektrisches Material mit großem ε enthält, während das Elektrodenmaterial 162 metallenthaltende Elektrodenmaterialien, Austrittsarbeitsmetalle und dergleichen aufweisen kann, um die Transistoreigenschaften einzustellen. In anderen Fällen werden komplexe polysilizium/siliziumdioxidbasierte Elektrodenstrukturen vorgesehen, wobei ebenfalls eine höhere Integrität zumindest in der Nähe des Gatedielektrikumsmaterials 161 sicherzustellen ist, was typischerweise selbst für konventionelle dielektrische Materialien mit extrem reduzierter Dicke das Vermeiden des Einflusses jeglicher reaktiver Prozessatmosphären während der weiteren Bearbeitung des Bauelements 100 erfordern kann. Folglich ist ein zuverlässiger Einschluss der Materialien 161 und 162 erforderlich und dies wird mittels der dielektrischen Deckschicht 163 und dem Abstandshalter 164 bewerkstelligt, die aus einem geeigneten Material, etwa Siliziumnitrid, Siliziumdioxid und dergleichen aufgebaut sind. Wie ferner zuvor erläutert ist, beträgt in komplexen Halbleiterbauelementen eine Länge der Gateelektrodenstruktur 160, d. h. in 1a die horizontale Erstreckung des Elektrodenmaterials 162, 50 nm oder sogar 40 nm und weniger.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage komplexer Prozessstrategien hergestellt werden, wozu die Herstellung von Isolationsgebieten (nicht gezeigt) gehört, woran sich das Herstellen geeigneter Materialien anschließt, um einen Gateschichtstapel bereitzustellen, der nachfolgend unter Anwendung komplexer Lithographie- und Ätztechniken strukturiert wird. Auf diese Weise werden die Schichten 161, 162 und 163 mit geeigneten lateralen Abmessungen gemäß den Entwurfsregeln erzeugt. Daraufhin wird der Abstandshalter oder die Abstandshalterstruktur 164 hergestellt, beispielsweise durch Abscheiden einer oder mehrerer Materialschichten, etwa von Siliziumnitridmaterialien und dergleichen, und durch Strukturieren dieser Schichten zumindest über dem aktiven Gebiet 102a, um die Abstandshalterstruktur 164 zu erzeugen. Wie durch die gestrichelten Linien angegeben ist, sind somit Aussparungen 103 in dem aktiven Gebiet 102a herzustellen, um darin eine verformungsinduzierende Silizium/Germaniumlegierung zu erzeugen. Wie zuvor erläutert ist, besitzen die Aussparungen 103 eine Querschnittsform, die auch als „sigma-förmig” bezeichnet wird, da zumindest an einer Seite in Richtung zu einem Kanalgebiet 152 geneigte Seitenwandoberflächenbereiche die Aussparungen 103 begrenzen, wobei die Seitenwände im Wesentlichen speziellen Kristallebenen, etwa (111) Ebenen für ein Siliziummaterial entsprechen.
-
1b zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Beispielsweise wird in einigen Vorgehensweisen eine Vertiefung 103r in dem aktiven Gebiet 102a erzeugt, um damit einen gewissen Grad an „Unterätzung” der Aussparung 103 während eines nachfolgenden kristallographischen Ätzprozesses zu ermöglichen. Durch Einstellen der Tiefe der Vertiefung 103r wird somit generell die Größe und die Form der Aussparung während des nachfolgenden Ätzens festgelegt. Dazu können gut etablierte plasmabasierte Ätzrezepte so angewendet werden, dass Siliziummaterial selektiv in Bezug auf beispielsweise Siliziumdioxid, Siliziumnitrid und dergleichen geätzt wird.
-
Nach dem Ätzprozess zur Herstellung der Vertiefung 103r muss jedoch das Bauelement 100 ggf. diversen Prozessatmosphären ausgesetzt werden, etwa der Umgebungsatmosphäre und dergleichen, wobei die Einwirkdauer deutlich variieren kann, da typischerweise die Disponierung des Fertigungsablaufs in einer komplexen Fertigungsstätte sehr aufwendig ist, so dass für diverse Arten von Produkten oder auch für die gleiche Art an Produkt und für unterschiedliche Substrate unterschiedliche Wartezeiten mit den diversen Prozessen verknüpft sind. Daher bildet sich für gewöhnlich eine Oxidschicht 104 auf freiliegenden Oberflächenbereichen 103s der Vertiefung 103r nach dem plasmabasierten Ätzprozess zur Erzeugung der Vertiefung 103r und weiteren Prozessen, die zur Erzeugung der Aussparung 103 in ihrer endgültigen gewünschten Form erforderlich sind.
-
1c zeigt schematisch eine Querschnittsansicht einer typischen Sequenz aus Ätzprozessen, die so angewendet wird, dass die Aussparung 103 in ihrer gewünschten sigma-förmigen Konfiguration erzeugt wird. Wie gezeigt, wird in einem ersten Ätzprozess 105 die Oxidschicht 104 (siehe 1b) abgetragen auf der Grundlage geeigneter Ätzchemien, etwa Flussäure, um damit das Bauelement 100 für einen nachfolgenden kristallographisch anisotropen Ätzprozess 106 vorzubereiten. Dazu wird eine geeignete Ätzchemie, etwa TMAH (Tetramethylammoniumhydroxid) oder eine andere Hydroxidchemie angewendet, wobei viele dieser Chemien eine hohe Selektivität in Bezug auf Siliziumdioxid, Siliziumnitrid und dergleichen besitzen. Generell ist die hohe Selektivität während des entsprechenden kristallographisch isotropen Ätzprozess 106 wünschenswert, beispielsweise im Hinblick auf die Gateintegrität und dergleichen. Andererseits können Oxidreste, die während des Ätzprozesses 105 nicht vollständig entfernt wurde, zu einer deutlich geringeren Ätzrate während des Ätzprozesses 106 führen. In dem in 1c gezeigten Beispiel sei angenommen, dass das Bauelement 100 die Aussparung 103 so erhält, dass diese im Wesentlichen der Sollgröße und somit einer Tiefe 103d und einer lateralen Abmessung unterhalb der Gateelektrodenstruktur 160, die durch 103l angegeben ist, entspricht und diese Abmessungen in einem zulässigen Bereich liegen.
-
1d zeigt schematisch die Situation während der Ätzsequenz 105, 106 für ein Halbleiterbauelement 100a, das ein Bauteil ist, das auf dem gleichen Substrat wie das Bauelement 100 hergestellt ist, jedoch an einer sehr unterschiedlichen Position liegt, oder das Bauelement 100 stellt ein Bauelement dar, das auf einem anderen Substrat hergestellt ist, das eine andere Wartezeit vor dem Ausführen des Ätzprozesses 105 durchlaufen hat. Wie gezeigt, ist bei Anwendung vorbestimmter Prozessparameter des Prozesses 105 eine dünne Oxidschicht 104 auf den Oberflächenbereichen der Vertiefung 103r ausgebildet, das jedoch einen wesentlichen Einfluss während des nachfolgenden kristallogarphisch anisotropen Ätzprozesses 106 ausüben kann. D. h., auf Grund der hohen Selektivität der verwendeten Ätzchemie wird für unterschiedliche Prozessparameter während einer sehr langen Anfangsphase des Prozesses 106 die Oxidschicht 104 abgetragen, so dass während der resultierenden Ätzzeit die Aussparung 103 mit geringerer Größe bereitgestellt wird, wie dies durch die geringere Tiefe 103d angegeben ist, und/oder die Aussparung 103 wird mit einer geringeren lateralen Erstreckung 103l erzeugt.
-
Auf Grund von Prozessungleichmäßigkeiten, die über einzelne Substrate hinweg und auch über mehrere Substrate hinweg hervorgerufen werden, und die durch Ungleichmäßigkeiten bei der Disponierung und anderer Prozessungleichmäßigkeiten hervorgerufen werden, wird die weitere Bearbeitung unterschiedlicher Halbleiterbauelemente auf der Grundlage der Aussparungen 103 fortgesetzt, die eine unterschiedliche Größe besitzen, was zu deutlich unterschiedlichen Transistoreigenschaften führen kann, wie dies auch zuvor erläutert ist. Obwohl die Vorgehensweise unter Anwendung des kristallographisch anisotropen Ätzprozesses 106 im Prinzip sehr vielversprechend ist, zeigt sich dennoch, dass eine ausgeprägte Variabilität der Transistoreigenschaften beobachtet wird.
-
Die
US 2010/0 210 083 A1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, wobei vor der Erzeugung von Aussparungen in gewissen Transistorbereichen eine Deckschicht aufgebracht wird, die mit relativ großer Dicke und durch einen Abscheideprozess hergestellt wird.
-
Die
US 2010/0 264 469 A1 beschreibt eine Ätzstoppschicht, die auf dem aktiven Gebiet und der Gateelektrode aufgebracht wird. Das Erzeugen der Ätzstoppschicht erfolgt durch einen Abscheideprozess, da diese Schicht auch auf der Deckschicht
22 und den Abstandshaltern erzeugt wird, die sich in ihrer Materialzusammensetzung von der Ätzstoppschicht unterscheiden.
-
Die
DE 10 2009 010 847 A1 beschreibt ein Verfahren zum Bilden eines Oxidmaterials in Aussparungen in Source- und Drainbereichen von Transistoren mittels Oxidation.
-
Die
DE 10 2006 015 090 A1 beschreibt ein Verfahren zum Bilden eines oxidierten Bereiches
511 benachbart zu einer Gateelektrode, wobei die Form und Größe des Bereiches
511 im Wesentlichen die Form und Größe eines in einer späteren Phase herzustellenden verformten Halbleitermaterials definiert.
-
Im Hinblick auf die zuvor beschriebene Situation ist es die Aufgabe der vorliegenden Erfindung Fertigungstechniken bereitzustellen, in denen ein eingebettetes Halbleitermaterial in aktiven Gebieten von Transistoren hergestellt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
-
Überblick über die Erfindung
-
Die vorliegende Erfindung stellt allgemein Fertigungstechniken bereit, in denen ein eingebettetes Halbleitermaterial in aktiven Gebieten von Transistoren mit verbesserter Gleichmäßigkeit hergestellt wird, indem eine gleichförmige Oxidschicht in freiliegenden Oberflächenbereichen der betrachteten aktiven Gebiete vor dem Ausführen einer Prozesssequenz erzeugt wird, um die freiliegenden Oberflächenbereiche für einen nachfolgenden gut steuerbaren Ätzprozess vorzubereiten, etwa einen kristallographischen anisotropen Ätzprozess, um damit die endgültige Größe und Form der entsprechenden Aussparungen festzulegen. In anschaulichen offenbarten Ausführungsformen wird die gleichmäßige Oxidschicht auf der Grundlage eines gesteuerten Oxidationsprozesses hergestellt, in welchem die anfängliche Oxiddicke und/oder die endgültige Oxiddicke festgelegt werden und als Steuerparameter verwendet werden.
-
Die Aufgabe der vorliegenden Erfindung wird speziell durch die Verfahren der Ansprüche 1 und 10 gelöst.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine sigma-förmige Aussparung in den aktiven Gebieten von Transistoren auf der Grundlage konventioneller Prozessstrategien hergestellt wird;
-
2a schematisch eine Querschnittsansicht eines Halbleiterbauelements in einer Fertigungsphase zeigt, in der eingebettete Halbleiterlegierungen in den aktiven Gebieten mehrerer unterschiedlicher Transistoren gemäß anschaulicher Ausführungsformen zu erzeugen sind;
-
2b schematisch einen Prozessablauf und Steuerungsschemata zum Bereitstellen einer gleichmäßigen Oxidschicht auf freiliegenden Oberflächenbereichen zeigt, bevor ein nasschemischer Ätzprozess ausgeführt wird, um die endgültige Größe und Form von Aussparungen in den aktiven Gebieten gemäß anschaulicher Ausführungsformen festzulegen; und
-
2c und 2d schematisch Querschnittsansichten eines Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase gemäß noch weiteren anschaulichen Ausführungsformen zeigen.
-
Detaillierte Beschreibung
-
Im Allgemeinen betrifft die vorliegende Erfindung Fertigungstechniken, in denen eine verbesserte Gleichmäßigkeit beim Herstellen einer eingebetteten Halbleiterlegierung in einer Vielzahl unterschiedlicher Transistoren erreicht wird, die den Einbau einer Halbleiterlegierung, etwa einer verformungsinduzierenden Halbleiterlegierung, einer Halbleiterlegierung zum Einstellen der gesamten Transistoreigenschaften und dergleichen erfordern, wobei die Halbleiterlegierung mit einem hohen Grade an Ähnlichkeit in jeglichen Transistoren vorzusehen ist, unabhängig von Unterschieden im Aufbau und/oder in der lokalen Umgebung der Transistoren und/oder im Hinblick auf Transistoreigenschaften, etwa die Schwellwertspannung und dergleichen, während auch ein hoher Grad an Gleichmäßigkeit über eine Vielzahl unterschiedlicher Halbleiterprodukte hinweg zu erreichen ist. Dazu wurde erkannt, dass ein höherer Grad an Gleichmäßigkeit während des gesamten Prozessablaufes erreicht werden kann, indem eine sehr gleichmäßige Oxidschicht nach dem Freilegen von Oberflächenbereichen der aktiven Gebiete eingebaut wird, die das eingebettete Halbleitermaterial aufnehmen sollen. Auf diese Weise können diese Oberflächenbereiche in einer gut steuerbaren Weise passiviert werden und sind somit relativ unempfindlich für weitere Schwankungen, beispielsweise im Hinblick auf jegliche Prozesse, die ein gewisses Maß an Abhängigkeit von der Strukturmusterdichte, von unterschiedlichen Wartezeiten und dergleichen aufweisen. Beim Herstellen einer Oxidschicht mit gut definierter Dicke in einer geeigneten Fertigungsphase kann somit der Einfluss diverser Prozessatmosphären deutlich verringert werden, wodurch die Empfindlichkeit im Hinblick auf Wartezeitschwankungen ebenfalls reduziert wird. Die Oxidschicht wird in einigen anschaulichen Ausführungsformen durch einen nasschemischen Oxidationsprozess hergestellt, der weniger empfindlich ist im Hinblick auf die lokale Nachbarschaft der diversen betrachteten aktiven Gebiete, woraus sich ein moderat hoher Grad an Gleichmäßigkeit unabhängig von der speziellen Position innerhalb eines einzelnen Substrats ergibt, was somit ebenfalls zu einem robusteren gesamten Prozessablauf beiträgt.
-
Es sollte beachtet werden, dass die hierin offenbarten Prinzipien im Zusammenhang mit Halbleiterbauelementen angewendet werden können, die Gateelektrodenstrukturen mit einer Gatelänge von 50 nm und weniger aufweisen, da hier jegliche Ungleichmäßigkeiten beim Einbau eines Halbleitermaterials in die aktiven Gebiete eine sehr ausgeprägte Wirkung auf die schließlich erreichten Transistoreigenschaften ausübt. Die Gateelektrodenstrukturen können auf der Grundlage einer „konventionellen” Konfiguration bereitgestellt werden, während in anderen anschaulichen Ausführungsformen komplexe Metallgateelektrodenstrukturen mit großem ε auf den aktiven Gebieten vorgesehen werden, bevor die Aussparungen mit der gewünschten Größe und Form erzeugt werden. In einigen anschaulichen Ausführungsformen werden die Aussparungen auf der Grundlage zumindest eines kristallographisch anisotropen Ätzprozesses hergestellt, beispielsweise unter Anwendung von TMAH als eine effiziente Ätzchemie. In anderen Fällen wird zusätzlich zu dem nasschemischen Ätzprozess eine vorhergehende Absenkung der aktiven Gebiete eingerichtet, um in noch flexiblerer Weise die gewünschte endgültige Form und Größe der Aussparungen steuern zu können.
-
Mit Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1d verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer Fertigungsphase, in der mehrere aktive Gebiete 202a, 202b, 202c in einer Halbleiterschicht 202, etwa einer Siliziumschicht, vorgesehen sind, die über einem Substrat 201 ausgebildet ist. Die Schicht 202 und das Substrat 201 können in einigen Fällen eine SOI-(Silizium-auf-Isolator-)Konfiguration bilden, wenn ein vergrabenes isolierendes Material (nicht gezeigt) direkt unter der Halbleiterschicht 202 ausgebildet ist. In anderen Fällen, wie dies in 2a gezeigt ist, stellen die Schicht 202 und das Substrat 201 eine Vollsubstratarchitektur dar, in der die Schicht 202 direkt mit einem kristallinen Halbleitermaterial des Substrats 201 in Verbindung steht. Ferner ist in den aktiven Gebieten 202a, ..., 202c eine grundlegende Dotierstoffkonzentration eingebaut, wie dies zum Einstellen der gesamten Transistoreigenschaften erforderlich ist. Es sollte beachtet werden, dass die aktiven Gebiete 202a, 202b, 202c sich voneinander unterscheiden oder auch im Wesentlichen die gleiche Konfiguration besitzen, wobei jedoch jedes der aktiven Gebiete Aussparungen erhält, die mit einer sehr ähnlichen Größe und Form vorgesehen sind, d. h. mit einer sehr ähnlichen Tiefe und einem lateralen Grad an Unterätzung entsprechender Gateelektrodenstrukturen 260a, ..., 260c. Zu beachten ist jedoch, dass die Halbleiterlegierung, die in den jeweiligen Aussparungen zu erzeugen ist, sich für die diversen aktiven Gebiete 202a, ..., 202c bei Bedarf unterscheiden kann.
-
Die Gateelektrodenstrukturen 260a, ..., 260c besitzen einen geeigneten Aufbau und weisen ein Gatedielektrikumsmaterial 261, ein Elektrodenmaterial 262, eine dielektrische Deckschicht 263 und eine Abstandshalterstruktur 264 auf. Im Hinblick auf den speziellen Aufbau der Strukturen 260a, ..., 260c sei auch auf das Halbleiterbauelement 100 verwiesen, das zuvor erläutert ist. In einigen anschaulichen Ausführungsformen wird in dieser Fertigungsphase eine Vertiefung 203r in den aktiven Gebieten 202a, ..., 202c erzeugt, um die Größe und die Form von Aussparungen einzustellen, die noch herzustellen sind, wie dies auch zuvor erläutert ist.
-
Im Hinblick auf Prozesstechniken zur Herstellung des Bauelements 200, wie es in 2a gezeigt ist, gelten die gleichen Kriterien, wie sie auch zuvor dargestellt sind. Beim Freilegen der aktiven Gebiete 202a, ..., 202c, beispielsweise nach der Herstellung der Vertiefungen 203r, falls diese erforderlich sind, kann somit eine mehr oder minder ausgeprägte Oxidation auftreten und kann somit eine Anfangsoxidschicht 204 erzeugen, deren Dicke von den Prozessschwankungen, der Zeit der Einwirkung der Umgebungsatmosphäre und dergleichen abhängt.
-
Um den Einfluss der Anwesenheit der Schicht 204 für die weitere Bearbeitung zu verringern und auch um den Einfluss weiterer Prozesse zu verringern, die noch vor dem eigentlichen Ätzen der Aussparungen aufzuführen sind, wird die Oxidschicht 204 in eine Oxidschicht mit verbesserter Gleichmäßigkeit umgewandelt.
-
2b zeigt schematisch einen Prozessablauf zum geeigneten Einstellen der Dicke der Oxidschicht 204 derart, dass eine bessere Gleichmäßigkeit während der weiteren Bearbeitung erreicht wird. In einem ersten Schritt, der als A bezeichnet ist, wird für das Bauelement 200 und andere Halbleiterbauelemente mit im Wesentlichen dem gleichen Aufbau, wie dies durch 200a, 200b, ..., angegeben ist, eine repräsentative Bestimmung der Dicke 204i der Schicht 204 durchgeführt. Dazu wird ein geeigneter Messprozess 210 ausgeführt, um Messdaten 210m zu erhalten, die somit die Dickenwerte der diversen Bauelemente 200, 200a, 200b, ..., repräsentieren. Der Messprozess 210 wird auf der Grundlage gut etablierter optischer Inspektionstechniken, Streuverfahren und dergleichen ermittelt, in welchen optische Messdaten erhalten werden. In anderen Fällen werden andere effiziente Messtechniken angewendet, die für spezielle Gegebenheiten der Schicht 204 empfindlich sind, beispielsweise für den Sauerstoffanteil und dergleichen, um damit ein Maß zu erhalten, das indikativ für die Anfangsdicke 204i ist. Beispielsweise können Infrarotspektroskopietechniken, etwa Fourier-transformierte Spektroskopie (FTIR) angewendet werden, da diese Techniken sehr empfindlich sind auf chemische Bindungen und somit es möglich machen, dass die Menge an Siliziumdioxidmaterial auf der Grundlage der entsprechenden Silizium- und Sauerstoffbindungen und dergleichen ermittelt wird. In einigen anschaulichen Ausführungsformen werden somit die Messdaten 210m einem Prozesssteuerungssystem 280 zugeführt, das einen nachfolgenden Prozess modifiziert, um die Herstellung der Oxidschicht 204 zu steuern. In anderen anschaulichen Ausführungsformen wird der Messprozess 210 weggelassen und die Bauteile 200, 200a, 200b erreichen direkt einen zweiten Schritt B, in welchem ein Oxidationsprozess 220 angewendet wird, um die Oxidschicht 204t mit einer besseren Gleichmäßigkeit herzustellen. In einigen anschaulichen Ausführungsformen wird der Oxidationsprozess 220 als ein nasschemischer Oxidationsprozess ausgeführt, beispielsweise auf der Grundlage von APM/SPM (Ammoniumhydroxid/Wasserstoffperoxidmischung, schweflige Säure/Wasserstoffperoxid-Mischung), wobei das Steuersystem 280 einen geeigneten Sollwert für eine Steuervariable bereitstellt, etwa die Gesamtprozesszeit des Prozesses 220 für ansonsten vorgegebene Prozessparameter, um eine Dicke der Schicht 204t einzustellen. In einigen anschaulichen Ausführungsformen wird, wenn die Messdaten 210m aus dem Schritt A verfügbar sind, in dem Steuersystem 280, das in Form eines APC-Systems (fortschrittliche Prozesssteuerung) bereitgestellt ist, der veränderbare Prozessparameter auf der Grundlage der Messdaten 210m bestimmt, was bewerkstelligt werden kann, indem ein geeignetes Modell des Oxidationsprozesses 220 in dem System 280 implementiert wird und indem ein aktualisierter Wert der Steuervariable, etwa der Prozesszeit, auf der Grundlage der Information von Bauelementen aktualisiert wird, die zuvor den Messprozess 210 im Schritt A unterzogen wurden. In anderen Fällen wird das System 280 auf der Grundlage von Messdaten betrieben, die aus der Schicht 204t in einem Schritt C erhalten werden, wenn ein weiterer Messprozess 211 ausgeführt wird, um Messdaten 211m zu ermitteln. Somit wird während des Messprozesses 211 die endgültige Dicke 204 bestimmt, um damit den Wert 204f mit einem vorbestimmten Sollwert 204w zu vergleichen, der dem System 280 zugeführt wird oder der darin gespeichert wird. Auf der Grundlage der Messdaten 211m kann somit entschieden werden, ob Bauelemente für die weitere Bearbeitung geeignet sind, wenn beispielsweise die Messdaten 211m angeben, dass die endgültige Dicke 204f innerhalb eines zulässigen Bereichs liegt, der um den Sollwert 204w herum angeordnet ist, während in anderen Fällen entsprechende Bauelemente, die diesem Kriterium nicht entsprechen, markiert werden, um nachbearbeitet zu werden, so dass derartige Bauelemente im Schritt B durch weiteres Oxidieren der entsprechenden Schicht weiter bearbeitet werden. In diesem Falle können die Messdaten 211m als entsprechende „Vorwärtskopplungsdaten” für das Steuersystem 280 verwendet werden, wenn dieses System ausgebildet ist auf der Grundlage von vorwärtsgekoppelten Messdaten betrieben zu werden, etwa den Messdaten 210m.
-
Es sollte beachtet werden, dass das Bereitstellen einer Vorwärtssteuerungsschleife beispielsweise durch Vorsehen von Messdaten vor der Oxidation, etwa den Messdaten 210m, und den Messdaten 211m von Bauelementen, die außerhalb des zulässigen Bereichs liegen, eine sehr effiziente Anpassung des Oxidationsprozesses 220 möglich ist. In anderen Fällen kann die Behandlung im Schritt B zu einer zu dicken Oxidationsschicht führen, insbesondere wenn Substrate neu bearbeitet werden. In anderen Fällen wird eine Vorwärtssteuerungsschleife in dem System 280 nicht eingerichtet. Generell kann die Steuerung 280 so arbeiten, dass wiederbearbeitete Substrate generell auf der Grundlage einer geringeren Prozesszeit im Vergleich zu nicht-wiederbearbeiteten Substraten bearbeitet werden, wodurch die Wahrscheinlichkeit verringert wird, dass eine Oxidschicht mit einer zu großen Dicke erhalten wird.
-
In anderen anschaulichen Ausführungsformen arbeitet das APC-System 280 als ein Vorwärtssteuerungssystem unter Anwendung der Messdaten 210m und Messdaten 211m von Substraten, die wiederbearbeitet werden, während die eigentliche Steuerungsaktivität auf den vorwärts gekoppelten Messdaten beruht, während die Messdaten 211m die Bestimmung der Steuergröße nicht beeinflussen.
-
Jegliche Substrate, die den Schritt C durchlaufen haben, werden dann einer weiteren Bearbeitung zugeführt, die schließlich in einem Schritt D resultiert, in welchem die zuvor hergestellte Oxidschicht 204t auf der Grundlage angepasster Prozessparameter entfernt wird, um damit zuverlässig die Schicht 204t abzutragen, ohne jedoch in unnötiger Weise andere Bauteilbereiche, etwa Isolationsgebiete und dergleichen zu beeinflussen. D. h., nach dem Durchlaufen des Schrittes C sind die Bauelemente 200, 200a, 200b effizient im Hinblick auf andere Prozesse und im Hinblick auf Wartezeitschwankungen passiviert, da die Schicht 204t sich nicht während der weiteren Bearbeitung wesentlich verändert. Nach einer gewissen Zeitdauer werden die Bauelemente dann für die eigentliche Herstellung der Aussparung disponiert, wobei der Ätzprozess 205 einen von zwei oder mehr Ätzschritten repräsentieren kann, die innerhalb eines engen Zeitfensters ausgeführt werden, um unerwünschte Prozessschwankungen zu vermeiden. Da die Schicht 204t eine im Wesentlichen gleichmäßige Schichtdicke für jegliche Art von Bauelementen aufweist, die den Schritt D durchlaufen, kann der Prozess 205 auf der Grundlage relativ eng gesetzter Prozessparameter ausgeführt werden, wodurch ein Materialabtrag in anderen empfindlichen Bauteilbereichen, etwa in Isolationsgebieten, nicht unnötig erhöht wird, das ansonsten zu einer ausgeprägten Oberflächentopographie beitragen könnte, so dass sich daraus wieder weitere Bauteilungleichmäßigkeiten ergeben würden.
-
2c zeigt schematisch das Halbleiterbauelement 200, wenn es einem nasschemischen Ätzprozess 206 unterliegt, der so gestaltet ist, dass die Aussparungen 203 mit der gewünschten Größe und Form erzeugt werden. Wie zuvor erläutert ist, können die Ätzprozesse 205 (siehe 2b) und 206 mit einem Zeitintervall ausgeführt werden, das kürzer ist im Vergleich zu dem Zeitintervall zwischen dem Schritt C aus 2b und dem Schritt D, wodurch eine ausreichende Flexibilität bei der Disponierung eines entsprechenden komplexen Fertigungsprozesses in einer komplexen Halbleiterfertigungsstätte geschaffen wird. Da jegliches Oxidmaterial zuverlässig vor dem Ätzprozess 206 entfernt werden kann, besitzen folglich die resultierenden Aussparungen 203 einen ähnlichen Aufbau, beispielsweise eine ähnliche Tiefe 203d und eine ähnliche laterale Erstreckung 203l, wobei eine Schwankung kleiner als ungefähr 10% für die mehreren aktiven Gebiete 202a, 202b, 202c ist. Beispielsweise können geeignete Abmessungen, etwa die Tiefe 203d und/oder die laterale Erstreckung 203l für jedes dieser aktiven Gebiete bestimmt werden und können verwendet werden, um eine mittlere Abmessung oder Größe festzulegen, um somit kann eine Schwankung dieser Aussparungen 203 im Hinblick auf die mittlere Größe der Abmessung bei weniger als ungefähr 10% liegen. Folglich kann die weitere Bearbeitung fortgesetzt werden, indem eine Halbleiterlegierung in den Aussparungen 203 erzeugt wird, die somit sehr ähnliche Abmessungen in jedem der aktiven Gebiete 202a, ..., 202c auf Grund der verbesserten Gleichmäßigkeit der Aussparungen 203 besitzt.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Halbleiterlegierung 201 in den Aussparungen 203 gebildet und sorgt somit für ähnliche Verformungsbedingungen oder andere elektronische Bedingungen in jedem der aktiven Gebiete 202a, 202b und 202c. Folglich können die Eigenschaften von Transistoren 250a, 250b, 250c durch Entwurfskriterien festgelegt werden, ohne dass eine Einschränkung durch prozessabhängige Schwankungen vorliegt, die in konventionellen Strategien durch eine Schwankung der entsprechenden Aussparungen hervorgerufen werden, wie dies auch zuvor mit Bezug zu dem Bauelement 100, 100a beschrieben ist. Folglich besitzen die Halbleiterlegierungen 251 einen sehr ähnlichen Aufbau für jeden der Transistoren 250a, 250b, 250c, obwohl diese Transistoren sich zumindest in einer Eigenschaft unterscheiden können, etwa in der lokalen Nachbarschaft, beispielsweise im Hinblick auf die Dichte an Transistoren, im Hinblick auf die Transistorschwellwertspannung, im Hinblick auf die Transistorbreite und dergleichen. Ferner weisen in der gezeigten Fertigungsphase die Transistoren 250a, ..., 250c ggf. eine weitere Abstandshalterstruktur 265 auf, die an den Gateelektrodenstrukturen 260a, ..., 260c so ausgebildet ist, dass das laterale und vertikale Dotierstoffprofil von Drain- und Sourcegebieten 253 festgelegt ist. Zu beachten ist, dass die Transistoren 250a, ..., 250c auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden können. Beispielsweise werden die Halbleiterlegierungen 251 auf der Grundlage gut etablierter selektiver epitaktischer Aufwachstechniken hergestellt, um eine geeignete Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung oder allgemein eine Legierung zur Erzeugung einer kompressiven Verformung herzustellen, während in anderen Fällen eine Silizium/Kohlenstofflegierung vorgesehen wird. Auf diese Weise können gewünschte Verformungsbedingungen in dem Kanalgebiet 252 mit verbesserter Gleichmäßigkeit über die mehreren Transistoren 250a, ..., 250c hinweg erreicht werden. In anderen Fällen enthält das Material 251 zusätzlich oder alternativ zu einer verformungsinduzierenden Legierung ein anderes Halbleitermaterial, um die gesamten elektronischen Eigenschaften einzustellen. Insbesondere können Dotierstoffsubstanzen in die Materialien 251 während des Abscheidens eingebaut werden, um ein gewünschtes Dotierstoffprofil zu schaffen, wobei der hohe Grad an Gleichmäßigkeit der Aussparungen 203 ein abgestuftes Dotierstoffprofil beim Aufwachsen der Materialien 251 mit hoher Gleichmäßigkeit über die mehreren unterschiedlichen Transistorarten hinweg ermöglicht. Daraufhin wird die Abstandshalterstruktur 265 hergestellt, möglicherweise in Verbindung mit dem Einbau von Dotierstoffsubstanzen mittels Ionenimplantation, wobei während einer geeigneten Fertigungsphase die dielektrischen Deckschichten (siehe 2c) entfernt werden.
-
Nach jeglichen Hochtemperaturprozessen, falls diese erforderlich sind, geht die Bearbeitung weiter, indem ein dielektrisches Material über den Transistoren 250a, ..., 250c abgeschieden wird und indem Kontaktelemente erzeugt werden, so dass eine Verbindung mit einem Metallisierungssystem (nicht gezeigt) hergestellt wird.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen eine bessere Gleichmäßigkeit von Aussparungen erreicht wird, indem eine passivierende Schicht mit verbesserter Gleichmäßigkeit vorgesehen wird, beispielsweise unmittelbar nach der Herstellung entsprechender Vertiefungen, so dass der Einfluss weiterer Prozesse verringert oder vermieden wird, die vor dem eigentlichen Bilden der Aussparungen durchzuführen sind. Ferner können auf diese Weise Wartezeitschwankungen ebenfalls reduziert oder vollständig neutralisiert werden.
