DE102010040060B4 - Oxidabscheidung unter Anwendung eines Doppelbeschichtungsverfahrens zur Verringerung der Strukturdichtenabhängigkeit in komplexen Halbleiterbauelementen - Google Patents

Oxidabscheidung unter Anwendung eines Doppelbeschichtungsverfahrens zur Verringerung der Strukturdichtenabhängigkeit in komplexen Halbleiterbauelementen Download PDF

Info

Publication number
DE102010040060B4
DE102010040060B4 DE201010040060 DE102010040060A DE102010040060B4 DE 102010040060 B4 DE102010040060 B4 DE 102010040060B4 DE 201010040060 DE201010040060 DE 201010040060 DE 102010040060 A DE102010040060 A DE 102010040060A DE 102010040060 B4 DE102010040060 B4 DE 102010040060B4
Authority
DE
Germany
Prior art keywords
gate electrode
silicon dioxide
forming
electrode structures
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE201010040060
Other languages
English (en)
Other versions
DE102010040060A1 (de
Inventor
Stephan Kronholz
Markus Lenski
Kerstin Ruttloff
Volker Jaschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE201010040060 priority Critical patent/DE102010040060B4/de
Priority to US13/183,549 priority patent/US8772843B2/en
Publication of DE102010040060A1 publication Critical patent/DE102010040060A1/de
Application granted granted Critical
Publication of DE102010040060B4 publication Critical patent/DE102010040060B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Siliziumdioxidmaterial wird in komplexen Halbleiterbauelementen in Form einer Doppelbeschichtung bereitgestellt, die ein nicht-dotiertes Siliziumdioxidmaterial in Verbindung mit einem Siliziumdioxid mit hoch-dichtem Plasma aufweist, wodurch die Abhängigkeit von der Strukturmusterdichte verringert wird. In einigen anschaulichen Ausführungsformen wird die Siliziumdioxiddoppelbeschichtung als ein Abstandshaltermaterial und als ein Hartmaskenmaterial in Prozessstrategien verwendet, um ein verformungsinduzierendes Halbleitermaterial einzubauen.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung äußerst komplexer integrierter Schaltungen, die das Abscheiden von Siliziumoxidmaterialien mit verbesserter Gleichmäßigkeit über das Substrat hinweg erfordern, und insbesondere betrifft die vorliegende Erfindung Halbleiterbauelemente mit Transistoren, die eine Metallgateelektrodenstruktur mit großem ε in Verbindung mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung aufweisen.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifischen integrierten Schaltungen) und dergleichen macht es notwendig, dass dielektrische, halbleitende und leitende Materialien abgeschieden und strukturiert werden, um Schaltungselemente auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau herzustellen. In vielen komplexen Halbleiterbauelementen muss zusätzlich zu den vielen komplexen Prozessen häufig Siliziumdioxid, das ein gut etabliertes dielektrisches Material in Halbleiterbauelementen ist, mit sehr gleichmäßigen Eigenschaften über den Halbleiterchip hinweg und auch über das gesamte Substrat hinweg aufgebracht werden, um ein gleichmäßiges Leistungsverhalten der einzelnen Schaltungselemente, etwa der Feldeffekttransistoren sicherzustellen, die eine wichtige Art an Schaltungselementen in komplexen integrierten Schaltungen darstellen. In jüngsten Entwicklungen der modernern MOS-Technologien, die eine der vielversprechendsten Vorgehensweisen zur Herstellung sehr komplexer Schaltungen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder der Leistungsaufnahme und/oder Kosteneffizienz, wird das Leistungsvermögen der Feldeffekttransistoren verbessert, in der sehr komplexe Mechanismen angewendet werden, die sehr gleichmäßige Oxidschichten verlangen. Beispielsweise werden während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren auf dem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, typischerweise sogenannte pn-Übergänge, d. h, eine Grenzfläche die durch stark dotierte Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, und einem invers dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Datierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine ebene Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
  • Aktuell wird der größere Teil der integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Siliziumgebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und erlaubt somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beinträchtigen.
  • Aus den zuvor dargelegten Gründen wurde Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Bei der stetigen Verbesserung des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets stetig verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom für eine vorgegebene Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erzeugt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid ausgebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge bei einer ebenen Transistorarchitektur eine höhere kapazitive Kopplung erfordert in Verbindung mit komplexen lateralen und vertikalen Dotierstoffprofilen in den Drain- und Sourcegebieten, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom führen und auch zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge. Aggressiv skalierte planare Transistorelemente mit einer relativ geringen Versorgungsspannung und mit einer demzufolge reduzierten Schwellwertspannung weisen einen exponentiellen Anstieg des Leckstromes auf Grund der erforderlichen erhöhten kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf. D. h., konventioneller Weise wird die Dicke der Siliziumdioxidschicht entsprechend verringert, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Daher können die relativ hohen Leckströme, die durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-Gateisolationsschicht hervorgerufen werden, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm erreichen, die nicht mehr mit den Erfordernissen für viele Arten von Schaltungen vertraglich sind.
  • Aus diesem Grunde wurden neue Strategien entwickelt, um die Einschränkungen zu überwinden, die durch die hohen Leckströme extrem sehr dünner siliziumoxidbasierter Isolationsschichten auferlegt werden. Ein vielversprechender Ansatz ist das Ersetzen der konventionellen dielektrischen Materialien, zumindest zum Teil, durch dielektrische Materialien mit einer Dielektrizitätskonstante, die deutlich größer ist als die Dielektrizitätskonstante von siliziumdioxidbasierten Materialien. Beispielsweise werden dielektrische Materialien, die auch als dielektrische Materialien mit großem ε bezeichnet werden, mit einer Dielektrizitätskonstanten von 10,0 oder deutlich höher eingesetzt, beispielsweise in Form von Hafniumoxid, Zirkonoxid und dergleichen. Zusätzlich zum Vorsehen eines dielektrischen Materials mit großem ε in den Gateisolationsschichten können auch geeignete metallenthaltende Materialien vorzusehen sein, da die erforderlichen Austrittsarbeitswerte für p-Kanaltransistoren und n-Kanaltransistoren nicht mehr auf der Grundlage standardmäßiger Polysilizium-Gatematerialien in Verbindung mit dem dielektrischen Material mit großem ε erreicht werden können. Daher werden geeignete metallenthaltende Materialien so vorgesehen, dass diese die empfindlichen dielektrischen Materialien mit großem ε abdecken und als eine Quelle zum Einbau einer geeigneten Metallsorte, etwa Lanthanum, Aluminium, und dergleichen dienen, um damit in geeigneter Weise die Austrittsarbeit für n-Kanaltransistoren bzw. p-Kanaltransistoren einzustellen. Auf Grund der Anwesenheit eines metallenthaltenden leitenden Materials wird auch das Erzeugen einer Verarmungszone, wie sie typischerweise in polysiliziumbasierten Elektrodenmaterialien auftritt, im Wesentlichen vermieden.
  • Der Vorgang des Herstellens einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε erfordert ggf. eine moderat komplexe Prozesssequenz, um eine geeignete Austrittsarbeit für die Transistoren unterschiedlicher Leitfähigkeitsart einzustellen, und auf Grund der Tatsache, dass dielektrische Materialien mit großem ε typischerweise sehr empfindlich sind, wenn sie der Einwirkung gewisser Prozessbedingungen unterliegen, etwa hohen Temperaturen in Anwesenheit von Sauerstoff und dergleichen. Daher wurden unterschiedliche Vorgehensweisen entwickelt, etwa das Bereitstellen des dielektrischen Materials mit großem ε in einer frühen Fertigungsphase und das Bearbeiten der Halbleiterbauelemente mit einem hohen Grad an Kompatibilität zu standardmäßigen Prozesstechniken, wobei das typische Elektrodenmaterial Polysilizium in einer sehr fortgeschrittenen Fertigungsphase durch geeignete Metalle ersetzt wird, um die Austrittsarbeit der unterschiedlichen Transistoren einzustellen und um ein gut leitendes Elektrodenmetall bereitzustellen.
  • In anderen Vorgehensweisen werden die komplexen Gateelektrodenstrukturen in einer frühen Fertigungsphase hergestellt, wobei die weitere Bearbeitung auf vielen gut etablierten Prozessstrategien beruht. In diesem Falle werden das dielektrische Material mit großem ε und jegliche Metallsorten zum Einstellen der Austrittsarbeit von oder beim Strukturieren des Gateelektrodenstapels bereitgestellt, der gut etablierte Materialien, etwa Silizium und/oder Silizium/Germanium aufweist.
  • Zusätzlich zu dem Bereitstellen komplexer Gateelektrodenstrukturen wird das Transistorleistungsvermögen auch deutlich verbessert, indem eine Verformungskomponente in dem Kanalgebiet zumindest einer Transistorart, etwa in p-Kanaltransistoren, hervorgerufen wird. Es ist gut bekannt, dass das Bereitstellen einer kompressiven Verformung entlang der Stromflussrichtung in einem Siliziumkanalgebiet mit einer standardmäßigen Kristallkonfiguration zu einer besseren Beweglichkeit der Löcher in dem Kanalgebiet führt, wodurch auch der Durchlassstrom des p-Kanaltransistors verbessert wird. Aus diesem Grunde wurde eine Vielzahl an verformungsinduzierenden Mechanismen entwickelt, wobei ein vielversprechender Ansatz darauf beruht, dass eine verformungsinduzierende Halbleiterlegierung in das aktive Gebiet von p-Kanaltransistoren eingebaut wird, nachdem die Gateelektrodenstruktur strukturiert ist. Dazu werden Aussparungen in dem aktiven Gebiet lateral benachbart zu der Gateelektrodenstruktur erzeugt und die Aussparungen werden nachfolgend mit einer verformungsinduzierenden Halbleiterlegierung, etwa einem Silizium/Germanium-Material, wieder aufgefüllt, das in einem verformten Zustand aufgewachsen wird, der wiederum zu einer gewünschten kompressiven Verformung in dem Kanalgebiet führt. Das verformungsinduzierende Silizium/Germanium-Material kann auf der Grundlage selektiver epitaktischer Aufwachstechniken aufgebracht werden, in denen Prozessparameter so eingestellt werden, dass eine merkliche Materialabscheidung auf kristallinen Materialablagerung auf den Gateelektrodenstrukturen vermeiden, wird das Polysiliziummaterial zuverlässig zumindest während des selektiven epitaktischen Aufwachsprozesses eingeschlossen. Zu diesem Zweck werden die Gateelektrodenstrukturen typischerweise mit einem dielektrischen Deckmaterial, etwa einem Siliziumnitridmaterial, versehen, und es wird eine Siliziumnitridabstandshalterschicht typischerweise so vorgesehen, dass die n-Kanaltransistoren abgedeckt werden, während die Siliziumnitridabstandshalterschicht in Seitenwandabstandshalterelementen an der Gateelektrodenstruktur des p-Kanaltransistors strukturiert wird, wobei in der gleichen Ätzsequenz auch die entsprechenden Aussparungen in dem aktiven Gebiet des p-Kanaltransistors erzeugt werden.
  • Da das dielektrische Deckmaterial in einer späteren Fertigungsphase entfernt werden muss, zeigt sich, dass der Einbau der verformungsinduzierenden Halbleiterlegierung in dem p-Kanaltransistor wesentlich die Produktionsausbeute in Fertigungsstrategien beeinflusst, in denen komplexe Metallgateelektrodenstrukturen mit großem ε vorzusehen sind, wie dies detaillierter für einen Austauschgateprozess, wie er von der Anmeldering in einigen Produktionsprozessen implementiert wird, mit Bezug zu den 1a und 1b erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem eine siliziumbasierte Halbleiterschicht 102 ausgebildet ist. Das Substrat 101 und die Halbleiterschicht 102 stellen eine SOI-(Silizium-auf-Isolator-)Konfiguration dar, wenn ein vergrabenes isolierendes Material (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 102 angeordnet ist. In anderen Fällen wird eine „Vollsubstratkonfiguration” bereitgestellt, wenn die Halbleiterschicht 102 einen Teil eines kristalliner Materials des Substrats 101 darstellt. Die Halbleiterschicht 102 umfasst mehrere „aktive Gebiete”, etwa Halbleitergebiete 102a, 102b, die als Halbleitergebiete zu verstehen sind, in denen geeignete Dotierstoffprofile vorzusehen sind, um pn-Übergänge für einen oder mehrere Transistoren zu erzeugen. Beispielsweise repräsentiert das aktive Gebiet 102a ein Halbleitergebiet mit einer geeigneten grundlegenden Dotierung, so dass diese einem n-Kanaltransistor 150a entspricht, während das Halbleitergebiet 102b einem p-Kanaltransistor 150b entspricht. Die Halbleitergebiete 102a, 102b sind lateral in der Halbleiterschicht 102 durch eine Isolationsstruktur 102c eingeschlossen, beispielsweise in Form einer flachen Grabenisolation. Ferner ist in der gezeigten Fertigungsphase eine erste Gateelektrodenstruktur 160a auf dem aktiven Gebiet 102a ausgebildet und umfasst eine Gateisolationsschicht 161, beispielsweise in Form eines siliziumdioxidbasierten Materials möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε, etwa Hafniumoxid und dergleichen, während in anderen Vorgehensweisen das dielektrische Material mit großem ε in einer späteren Fertigungsphase vorgesehen wird. Des weiteren umfasst die Gateelektrodenstruktur 160a ein Siliziummaterial 162 und eine dielektrische Deckschicht 163a, etwa ein Siliziumnitridmaterial. Ferner ist eine Seitenwandabstandshalterstruktur 164 in Form eines Siliziumnitridmaterials in der Gateelektrodenstruktur 160a vorgesehen. In ähnlicher Weise ist eine Gateelektrodenstruktur 160b auf dem aktiven Gebiet 102b ausgebildet und umfasst die Komponenten 161, 162 und 164. Ferner ist eine dielektrische Deckschicht 163b in Form eines Siliziumnitridmaterials vorgesehen, wobei typischerweise die dielektrische Deckschicht 163b eine kleiner Dicke im Vergleich zu der dielektrischen Deckschicht 163a besitzt, was zu ausgeprägten Ausbeuteverlusten während der weiteren Bearbeitung des Bauelements 100 führen kann. Ferner ist eine „Gateelektrodenstruktur” 160c so vorgesehen, dass diese sich über das aktive Gebiet 102b und die Isolationsstruktur 102c und über das aktive Gebiet 102a erstreckt. Die Elektrodenstruktur 160c stellt eine geeignete Polysiliziumleitung dar, um die aktiven Gebiete 102a, 102b zu verbinden, oder die Struktur 160c repräsentiert tatsächliche Gateelektrodenstrukturen von Transistoren, die in dem aktiven Gebiet 102a bzw. 102b ausgebildet sind. Die Elektrodenstruktur 102c umfasst ebenfalls eine Isolationsschicht 161, zumindest über den aktiven Gebieten 102a, 102b und umfasst auch das Siliziummaterial 162. Ferner ist eine dielektrische Deckschicht 163c auf dem Siliziummaterial 162 ausgebildet und besitzt eine andere Dicke, was durch die vorhergehende Bearbeitung des Bauelements 100 hervorgerufen wird. In einigen Fällen werden sogar im Wesentlichen nicht abgedeckte Oberflächenbereiche 162c während der vorhergehenden Fertigungsprozesse erzeugt, die ebenfalls die weitere Bearbeitung des Bauelements 100 negativ beeinflussen können. Ferner ist in der gezeigten Fertigungsphase eine verformungsinduzierende Halbleiterlegierung 151, etwa eine Silizium/Germanium-Legierung, in den Aussparungen 103 ausgebildet, die in den aktiven Gebieten 102b lateral benachbart zu der Gateelektrodenstruktur 160b erzeugt sind.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden.
  • Zunächst werden die aktiven Gebiete 102a, 102b geometrisch im Hinblick auf ihre laterale Lage, Größe und Form definiert, indem die Isolationsstruktur 102c hergestellt wird, was bewerkstelligt wird mittels der Herstellung von Gräben in der Halbleiterschicht 102 unter Anwendung geeigneter Lithographietechniken und indem nachfolgend die Gräben mit einem geeigneten isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen aufgefüllt werden. Als nächstes wird die grundlegende Dotierung, d. h. die Wannendotierung, in den aktiven Gebieten 102a, 102b gemäß den erforderlichen Eigenschaften der Transistoren 150a, 150b hergestellt, was bewerkstelligt wird unter Anwendung gut etablierter Maskierungsschemata in Verbindung mit Implantationsprozessen. Als nächstes wird das Gatedielektrikumsmaterial 161 beispielsweise durch Oxidation und/oder Abscheidung abhängig von der Prozessstrategie hergestellt. Wenn beispielsweise ein dielektrisches Material mit groem ε in dieser Fertigungsphase vorzusehen ist, werden geeignete Abscheidetechniken angewendet, um das dielektrische Material mit großem ε auf einer entsprechenden dünnen Schicht eines konventionellen dielektrischen Materials, etwa Siliziumdioxid, Siliziumoxinitrid, und dergleichen aufzubringen. Bei Bedarf wird ein geeignetes Deckmaterial, etwa ein leitendes Deckmaterial (nicht gezeigt) so vorgesehen, dass das dielektrische Material mit großem ε eingeschlossen ist. Daraufhin wird das Siliziummaterial 162 aufgebracht, beispielsweise durch gut etablierte CVD-(chemische Dampfabscheide-)Techniken bei geringem Druck, woran sich das Abscheiden des Siliziumnitridmaterials der Deckschichten 163a, 163b und 163c anschließt. Es können weitere Materialien, etwa Hartmaskenmaterialien, beispielsweise in Form von amorphen Kohlenstoff und dergleichen, aufgebracht werden, und diese werden nachfolgend auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert, oder schließlich die Gateelektrodenstrukturen 160a, 160b, 160c erzeugt werden, die die erforderlichen kritischen Abmessungen besitzen, die einer GateIänge, d. h. in 1a der horizontalen Erstreckung des Elektrodenmaterials 162, von 40 nm und weniger entsprechen. Nach dem entsprechenden Gateelektrodenstrukturierungsprozess umfassen die Gateelektrodenstrukturen 160a, ..., 160c die dielektrischen Deckmaterialien 163a, ..., 163c mit im Wesentlichen der gleichen Dicke, die ungefähr 40 nm betragen kann. Daraufhin wird eine Abstandshalterschicht aus Siliziumnitridmaterial aufgebracht mittelseiner geeigneten Prozesstechniken, etwa durch Mehrschichtabscheidung, CVD bei geringem Druck und dergleichen, um damit die gewünschten Materialeigenschaften für die Seitenwandabstandshalter 164 zu erhalten. Daraufhin wird eine Lackmaske so vorgesehen, dass diese das aktive Gebiet 102a und den entsprechenden Teil der Isolationsstruktur 102c abdeckt, während das aktive Gebiet 102b und der anschließende Bereich der Isolationsstruktur 102c freiliegen. Auf der Grundlage der entsprechenden Lackmaske wird ein anisotroper Ätzprozess ausgeführt, um zunächst durch das Siliziumnitridmaterial der Abstandshalterschicht zu ätzen, wodurch die Seitenwandabstandshalter 164 an der Gateelektrodenstruktur 160b und auf der rechten Seite der Gateelektrodenstruktur 160c erzeugt werden. Bei einer weiteren Fortsetzung des Ätzprozesses auf der Grundlage einer geeigneten Ätzchemie werden die Aussparungen 103 in dem aktiven Gebiet 102b erzeugt, wobei ein lateraler Abstand zu dem Elektrodenmaterial 162 der Gateelektrodenstrukturen 160b, 160c durch die Breite der zuvor erzeugten Abstandshalter 164 festgelegt ist. Wenn die Aussparungen 103 erzeugt werden, werden auch die Deckschicht 163b und der freiliegende Teil der Deckschicht 163c der Einwirkung der reaktiven Ätzumgebung ausgesetzt, wodurch zunehmend Material von diesen Schichten abgetragen wird, was schließlich zu der geringeren Dicke führt, wie dies in 1a gezeigt ist. Nach dem Ätzprozess wird die Lackmaske entfernt und mögliche erforderliche Reinigungsprozesse werden so ausgeführt, dass das Bauelement 100 für einen nachfolgenden selektiven epitaktischen Aufwachsprozess zum Wiederauffüllen der Aussparungen 103 mit dem Silizium/Germanium-Material 151 vorbereitet werden.
  • Wie zuvor erläutert ist, wird während des selektiven epitaktischen Aufwachsprozesses eine merkliche Abscheidung an Material 151 auf dielektrischen Oberflächenbereichen unterdrückt, so dass die Abstandshalterschicht, die noch über dem Halbleitergebiet 102a, der Gateelektrodenstruktur 160a und der Elektrodenstruktur 160c ausgebildet ist, in Verbindung mit den Abstandshalterstrukturen 164 eine Materialabscheidung unterdrückt. Andererseits kann das Material 151 effizient in die Aussparungen 103 hinein abgeschieden werden, während die Deckschicht 163b in Verbindung mit der Seitenwandabstandshalterstruktur 164 das Elektrodenmaterial 162 einschließt. Als nächstes wird die Abstandshalterschicht, die über dem aktiven Gebiet 102a und einem Teil der Isolationsstruktur 102c ausgebildet ist, so strukturiert, dass die Seitenwandabstandshalterelemente 164 der Gateelektrodenstruktur 160a und des entsprechenden Bereichs der Elektrodenstruktur 160c geschaffen werden, was bewerkstelligt werden kann durch Herstellen einer Lackmaske über dem aktiven Gebiet 102b und dem entsprechenden Teil der Elektrodenstruktur 160c. Es sollte beachtet werden, dass ein gewisser Grad an Materialabtrag auch in der Deckschicht 163a beim Strukturieren der Abstandshalterschicht auftreten kann, jedoch zu einem deutlich geringeren Ausmaße im Vergleich zu dem Materialverlust in der Deckschicht 163b, die auch den Ätzprozess für die Aussparung erfahren hat. Abhängig von der Justiergenauigkeit für die Herstellung der entsprechenden Lackmasken, wovon eine das Halbleitergebiet 102a schützt, wenn die Aussparungen 103 geätzt werden, und wovon eine weitere das Halbleitergebiet 102b abdeckt, wenn die Abstandshalterschicht zu der Erzeugung der Abstandshalterstruktur 164 der Gateelektrodenstruktur 160a strukturiert wird, kann ein ausgeprägter Materialverlust in der dielektrischen Deckschicht 163c beobachtet werden, wenn ein entsprechender Bereich zweimal der Einwirkung einer reaktiven Ätzumgebung ausgesetzt wird. Folglich besteht eine moderat hohe Wahrscheinlichkeit, dass im Wesentlichen ein freiliegender Oberflächenbereich 162c in dem Übergangsgebiet der gemeinsamen Elektrodenstruktur 160c auftritt. Folglich wird die weitere Bearbeitung fortgesetzt auf der Grundlage einer deutlich unterschiedlichen Schichtdicke der dielektrischen Deckschichten 163a, 163b, wobei auch ein ausgeprägter Unterschied in der Dicke innerhalb der Deckschicht 163c auftritt, wobei es sogar im Wesentlichen freiliegende Oberflächenbereiche 162c auftreten können.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 Drain- und Sourcegebiete 152 in den aktiven Gebieten 102a, 102b in Verbindung mit Metallsilizidgebieten 154. Ferner ist eine Abstandshalterstruktur 155 an den Seitenwänden der Gateelektrodenstrukturen 160a, 160b und 160c ausgebildet. Des weiteren ist ein dielektrisches Zwischenschichtmaterial 120 oder zumindest ein Teil davon so ausgebildet, dass die Gateelektrodenstrukturen 160a, ..., 160c umschlossen sind und dieses umfasst beispielsweise eine Siliziumnitridschicht 121 in Verbindung mit einem Siliziumdioxidmaterial 122.
  • Das in 1b gezeigte Bauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise werden nach dem Strukturieren der Gateelektrodenstrukturen 160a, ..., 160c die Drain- und Sourcegebiete 152 in Verbindung mit der Abstandshalterstruktur 155 erzeugt, beispielsweise durch Anwenden eines geeigneten Maskierungsschemas zum Abdecken des aktiven Gebiets 102b und eines entsprechenden Teils der Isolationsstruktur 102c, um geeignete Dotierstoffsorten in das aktive Gebiet 102a einzuführen, wodurch erster Bereich der Drain- und Sourcegebiete 152, etwa ein Erweiterungsgebiet, bereitgestellt wird. Beim Maskieren des aktiven Gebiets 102a und des zugehörigen Teils der Isolationsstruktur 102c wird sodann die entsprechende Dotierungssorte in das aktive Gebiet 102b eingebaut. Die Implantationssequenz kann auf der Grundlage einer speziell gestalteten Abstandshalterstruktur (nicht gezeigt) durchgeführt werden, die zum geeigneten Einstellen des lateralen Abstandes der Dotierstoffsorte für die Erweiterungsgebiete und für andere Dotierstoffsorten, etwa Halo-Dotierstoffsorten und dergleichen, verwendet wird. Daraufhin wird die Abstandshalterstruktur 155 hergestellt unter Anwendung von Abscheide- und Ätztechniken, woran sich eine weitere Implantationssequenz anschließt, um die Drain- und Sourcegebiete 152 fertig zu stellen. Daraufhin werden Ausheizprozesse ausgeführt, um das endgültige Dotierstoffprofil einzustellen. In einigen Fällen wird Metallsilizid, wie in 1b gezeigt ist, hergestellt, indem ein geeignetes hoch schmelzendes Metall, etwa Nickel und dergleichen, aufgebracht wird, und indem eine chemische Reaktion durch Ausführen einer Wärmebehandlung in Gang gesetzt wird. Während des Silizidierungsprozesses kann sich jedoch auch Metallsilizid in jeglichen freiliegenden Oberflächenbereichen, etwa dem Bereich 162c, bilden, wodurch ein Metallsilizid 154c erzeugt wird. Ferner kann auch die geringere Dicke der Deckschicht 163b zu einer erhöhten Wahrscheinlichkeit des Erzeugens von Metallsilizidresten innerhalb des Halbleitermaterials 162 führen.
  • Es sollte beachtet werden, dass die zuvor beschriebene komplexe Prozesssequenz eine Vielzahl an Abscheideprozessen und Ätzprozessen erfordern kann, wovon viele eine ausgeprägte Abhängigkeit von der Strukturmusterdichte besitzen. D. h., die Abscheiderate und/oder Ätzrate für derartige komplexe Prozesse kann von der Dichte der Bauteilstrukturelemente, etwa der Gateelektrodenstrukturen, abhängen, die pro Einheitsfläche vorgesehen sind. Beispielsweise ist in Bauteilbereichen, in denen die Anzahl an Gateelektrodenstrukturen pro Einheitsfläche relativ hoch ist, die resultierende Abscheiderate und die Ätzrate unterschiedlich zu Bauteilbereichen, in denen eine geringere Anzahl an Gateelektrodenstrukturen pro Einheitsfläche vorgesehen ist. Beispielsweise werden dicht gepackte Bauteilbereiche, etwa statische RAM-Bereiche als Bauteilbereiche betrachtet, die eine hohe Strukturmusterdichte besitzen, da eine Vielzahl an dicht liegenden Gateelektrodenstrukturen und somit Transistoren typischerweise in diesen Bauteilgebieten vorgesehen ist. Folglich können jegliche Unregelmäßigkeiten, wie sie zuvor erläutert sind, beispielsweise der Unterschied in der Dicke der Deckschichten 163a, 163b, die Breite von Abstandshalterstrukturen und dergleichen, deutlich von der lokalen Strukturmusterdichte abhängen, die somit zu einer ausgeprägten Variabilität von Transistoreigenschaften, etwa der Schwellwertspannung, den Durchlassstrom und dergleichen beiträgt.
  • Während der weiteren Bearbeitung des Halbleiterbauelements 100 wird das dielektrische Zwischenschichtmaterial 120, beispielsweise mit den Schichten 121 und 122, auf Basis gut etablierter plasmaunterstützter CVD-Techniken und dergleichen aufgebracht, woran sich ein Einebnungsprozess anschließt. Während eines weiteren Prozesses müssen die Materialien 162 der Gateelektrodenstrukturen 160a, ..., 160c freigelegt werden, um durch geeignete Elektrodenmaterialien, austrittsarbeitseinstellende Sorten, dielektrische Materialien mit großem ε und dergleichen ersetzt zu werden. Zu diesem Zweck umfasst der Prozess 104 typischerweise einen CMP-Prozess, wobei jedoch der Unterschied in der Dicke der Deckmaterialien 163a, 163b zu äußerst komplexen Prozessbedingungen führen kann, insbesondere wenn auch eine ausgeprägte Variabilität über den gesamten Chip hinweg und über das Substrat hinweg zu berücksichtigen ist, wie dies auch zuvor erläutert ist. Folglich kann ein zuverlässiges Freilegen während des Prozesses 104 schwierig sein und somit sind ausgeprägte Nachpolierzeiten erforderlich, die noch mehr zu einer ausgeprägten Ungleichmäßigkeit der resultierenden Bauteilkonfiguration beigetragen wird. Im Falle, dass Metallsilizidgebiete erzeugt werden, können auch unerwünschte Metallsilizidreste die nachfolgenden selektiven Ätzprozesse zum Entfernen des Polysiliziummaterials 162 negativ beeinflussen. Beispielsweise werden gut etablierte Ätzchemien, etwa TMAH (Tetramethylammoniumhydroxid) eingesetzt, das jedoch nicht effizient beispielsweise Metallsilizid oder andere Materialreste, etwa Siliziumdioxid, Siliziumnitrid und dergleichen abtragen kann.
  • Bei der Herstellung komplexer Metallgateelektrodenstrukturen mit großem ε gemäß einem Austauschgateverfahren können somit ausgeprägte Ausbeuteverluste oder zumindest ausgeprägte Schwankungen der Bauteileigenschaften während der zuvor beschriebenen Prozesssequenz hervorgerufen werden. Der Einbau eines verformungsinduzierenden Halbleitermaterials in die Drain- und Sourcebereiche von p-Kanaltransistoren ist ein äußerst effizienter leistungssteigender Mechanismus, der jedoch der Grund für ausgeprägte Transistorschwankungen insbesondere bei einer weiteren Größenreduzierung der gesamten Transistorabmessungen sein kann. Im Hinblick auf diese Situation wurde wie vorgeschlagen zumindest die Abhängigkeit von Strukturmusterdichte und insbesondere den Unterschied in der Dicke der dielektrischen Deckschichten 163a, 163b und 163c bei der Herstellung eines eingebetteten verformungsinduzierenden Halbleitermaterials zu verringern. Dazu wird ein weiteres Hartmaskenmaterial, beispielsweise in Form einer Siliziumdioxidschicht vorgesehen, die vor dem Erzeugen der Aussparungen aus 103 aus 1a aufgebracht wird. In diesem Falle wird die Abstandshalterstruktur 164 auf der Grundlage eines Siliziumnitridmaterials hergestellt, das gemeinsam für p-Kanaltransistoren oder n-Kanaltransistoren strukturiert wird, wodurch auch die Deckschichten 163a, 163b im Wesentlichen den gleichen Prozessbedingungen unterworfen werden, was zu einer im Wesentlichen identischen Dicke dieser Deckmaterialien führt. Daraufhin wird die Siliziumdioxidschicht vorgesehen und strukturiert, um den p-Kanaltransistor freizulegen, und daraufhin werden entsprechende Ätzprozesse angewendet, die selektiver sind im Hinblick auf Nitrid im Vergleich zu dem konventionellen Prozessschema, das zuvor beschrieben ist. In diesem Falle kann der Siliziumnitridverbrauch bei der Erzeugung der Aussparungen 103 verringert werden, wobei jedoch auch beobachtet wurde, dass dennoch ein ausgeprägter Unterschied in der Dicke auftreten kann. Das Vorsehen des zusätzlichen Hartmaskenmaterials in Form eines Siliziumdioxidmaterials, etwa eines umdotierten Siliziumdioxidmaterials, kann damit nicht in effizienter Weise die Problematik der erhöhten Abhängigkeit von der Strukturmusterdichte beheben, so dass dennoch ausgeprägte Schwankungen über den Chip hinweg und auch über die gesamten Substrate hinweg beobachtet werden. Obwohl theoretisch das Vorsehen eines dünnen Siliziumdioxid-Hartmaskenmaterials für weniger kritische Prozessbedingungen sorgen kann, zeigt sich dennoch, dass bei einer weiteren Bauteilgrößenreduzierung ausgeprägte Bauteilschwankungen beobachtet werden.
  • Die Druckschrift US 2002/0076947 A1 beschreibt ein Verfahren zur Herstellung von Gateelektrodenstrukturen mit einer schützenden Siliziumoxidschicht, die durch eine chemische Dampfabscheidung mit hochdichtem Plasma hergestellt wird. Dazu werden zwei unterschiedliche Prozessbereiche zur Erzeugung unterschiedlicher Prozessbedingungen vorgesehen.
  • Die Druckschrift US 2004/0146661 A1 beschreibt ein Verfahren zum Abscheiden einer Siliziumoxidschicht über einem Substrat mit einem Graben, der zwischen benachbarten erhabenen Oberflächen ausgebildet ist. Die Siliziumoxidschicht wird dabei durch mehrere Abscheideschritte unter Anwendung eines hochdichten Plasmas hergestellt, wobei in einem Abscheideschritt kein Wasserstoff vorhanden ist, während in einem nachfolgenden Abscheideschritt molekularer Wasserstoff in der Prozessatmosphäre vorhanden ist.
  • Die Druckschrift US 2005/0133876 A1 beschreibt ein Verfahren, in welchem ein Abstandshalter aus einer Oxidschicht hergestellt wird in einer Prozessatmosphäre, die ohne Wasserstoff enthaltende Vorstufengase eingerichtet wird. Auf diese Weise soll erreicht werden, dass der Wasserstoffanteil kleiner als ein Prozent ist.
  • Im Hinblick auf die zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen Siliziumdioxidmaterialien mit einer geeigneten reduzierten Dicke zur Herstellung von Abstandshaltern vorgesehen werden, wobei eines der oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Problematik einer ausgeprägten Abhängigkeit von der Strukturmusterdichte, wenn moderat dünne Siliziumdioxidmaterialschichten in komplexen Halbleiterbauelementen hergestellt werden, insbesondere in Vorgehensweisen, in denen eingebettete verformungsinduzierende Halbleitermaterialien in das aktive Gebiet zumindest einer Transistorart einzubauen sind. Des weiteren betrifft die vorliegende Erfindung auch Situationen, in denen Abstandshalterelemente mit einer gut gesteuerten Breite auf der Grundlage eines Siliziumdixodmaterials vorzusehen sind, um damit in genauer Weise Dotierstoffprofile und dergleichen mit einem geringeren Grad an Abhängigkeit von der Strukturmusterdichte zu schaffen. Dazu wird ein Siliziumdioxidmaterial in Form einer Doppelbeschichtung bereitgestellt, wobei generell eine Dicke von ungefähr 50 nm und deutlich weniger erreicht wird, während gleichzeitig eine verbesserte Stufenabdeckung von unten nach oben von Schaltungsstrukturelementen, etwa von Gateelektrodenstrukturen, erreicht wird, wobei auch die Abhängigkeit von der Strukturmusterdichte verringert wird. Zu diesem Zweck wird die Siliziumdioxiddoppelbeschichtung auf der Grundlage eines nicht-dotierten bzw. undotierten Siliziumdioxidmaterials hergestellt, das als ein Siliziumdioxidmaterial zu verstehen ist, in welchem der Anteil an Atomsorten, die nicht Silizium oder Sauerstoff sind, weniger als 0,5 Atomprozent beträgt, woran sich ein weiteres Beschichtungsmaterial anschließt, das auch als Siliziumdioxidmaterial bezeichnet wird, das jedoch auf der Grundlage eines CVD-Prozesses mit hoch dichtem Plasma in Anwesenheit eines speziellen Wasserstoffgases erzeugt wird, um damit eine bessere Spaltfülleigenschaft zu erreichen und um die Gesamtabhängigkeit von Strukturmusterdichte zu reduzieren. Da die grundlegende undotierte Siliziumdioxidschicht, die auf der Grundlage eines CVD-Prozesses mit hoch-dichtem Plasma hergestellt wird, mit einer geringeren Dicke bereitgestellt wird, beispielsweise im Bereich von 20 nm oder weniger, woran sich das wasserstoffenthaltende Siliziumdioxidmaterial mit dem verbesserten Spaltfüllverhalten anschließt, wird insgesamt eine kombinierte Schichtdicke erreicht, die in einem wesentlichen geringeren Grade auf die Strukturmusterdichte im Vergleich zu konventionell bereitgestellten dünnen Siliziumdioxidmaterialien reagiert. Auf diese Weise kann eine Vielzahl kritischer Prozessschritte, in denen ein Siliziumdioxidmaterial erforderlich ist, auf der Grundlage einer besseren Gleichmäßigkeit aufgeführt werden, was somit zu einer insgesamt besseren Leistung und geringen Ausbeuteverlusten führt. In einigen anschaulichen hierin offenbarten Ausführungsformen werden kritische Abstandshalterelemente, etwa Versatzabstandshalterelemente, auf der Grundlage der Doppelbeschichtung bereitgestellt, wodurch ebenfalls bessere Transistoreigenschaften erreicht werden, insbesondere in Halbleiterbauelementen mit kleinsten Abmessungen.
  • Insbesondere wird die zuvor genannte Aufgabe gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, um eine komplexe Prozesssequenz, beispielsweise ein Austauschgateverfahren, auszuführen, in welchem der Unterschied gewisser Materialschichten zu ausgeprägten Bauteilschwankungen führt, wobei diese Unterschiede durch eine unterschiedlichen Prozessablauf und/oder eine Abhängigkeit von der Strukturmusterdichte hervorgerufen werden;
  • 2 schematisch eine Querschnittsansicht eines Halbleiterbauelements in einer Prozessphase zeigt, in der eine Siliziumdioxiddoppelbeschichtung mit geeigneter Dicke so vorgesehen wird, dass die Abhängigkeit von der Strukturmusterdichte bei der weiteren Bearbeitung des Bauelements reduziert wird;
  • 3a bis 3c schematisch Querschnittsansichten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen eine bessere Gleichmäßigkeit eines dielektrischen Deckmaterials von Gateelektrodenstrukturen auf der Grundlage der Siliziumdioxiddoppelbelichtung erreicht wird, wenn eine eingebettete verformungsinduzierende Halbleiterlegierung vorgesehen wird, oder beispielsweise während eines Austauschgateverfahrens, gemäß noch weiterer anschaulicher Ausführungsformen; und
  • 4a und 4b schematisch Querschnittsansichten des Halbleiterbauelements zeigen, wobei die Siliziumdioxiddoppelbeschichtung als ein Abstandshaltermaterial verwendet wird, um Abstandshalterelemente mit besserer Gleichmäßigkeit gemäß noch weiterer anschaulicher Ausführungsformen herzustellen.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt allgemein Fertigungstechniken bereit, in denen eine dünne Siliziumdioxidschicht, d. h. eine Siliziumdioxidschicht mit einer Dicke von 50 nm oder weniger mit einer deutlich geringeren Abhängigkeit von Strukturmusterdichte bereitgestellt wird, um damit bessere Prozessbedingungen während der weiteren Bearbeitung zu schaffen, wenn das Siliziumdioxiddoppelbeschichtungsmaterial zu Abstandshaltern strukturiert wird. Wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, können in komplexen Halbleiterbauelementen komplexe Prozesssituationen auftreten, in denen eine verbesserte Prozessgleichmäßigkeit das Abscheiden eines dünnen Siliziumdioxidmaterial erfordert, wobei jedoch der Grad der Ungleichmäßigkeit, der durch das Siliziumdioxidmaterial selbst eingeführt wird, deutlich geringer ist im Vergleich zu dem Grad an Prozessungleichmäßigkeiten, der durch die Siliziumdioxidschicht „zu kompensieren” ist. Wie zuvor erläutert ist, wird beispielsweise eine verbesserte Gleichmäßigkeit eines dielektrischen Deckmaterials komplexer Gateelektrodenstrukturen, insbesondere während eines Prozesses zum Einbetten eines verformungsinduzierenden Halbleitermaterials, erreicht, indem eine Siliziumdioxidhartmaskenmaterialschicht bereitgestellt wird, sofern die Ungleichmäßigkeit des Siliziumdixiodmaterials deutlich kleiner ist als der Unterschied in der Dicke der dielektrischen Deckmaterialschicht. In Ausführungsformen der Erfindung können Abstandshalterelemente mit gut definierter Breite aber den gesamten Chip hinweg und auch über Substraten hinweg bereitgestellt werden, um damit eine präzise Einstellung des elektrischen Bauteilverhaltens insbesondere in Halbleiterbauelementen mit kleinsten Abmessungen zu ermöglichen. Beispielsweise üben Versatzabstandshalter zum Definieren des lateralen Abstandes von Drain- und Sourceerweiterungsgebieten und dergleichen einen wesentlichen Einfluss auf die schließlich erreichten Transistoreigenschaften aus, wobei dies konventioneller Weise von einer ausgeprägten Abhängigkeit von der Strukturmusterdichte der anfänglichen Abstandshalterschicht, die aus Siliziumdioxidmaterial hergestellt ist, begleitet ist.
  • Um derartige spezielle Prozesssituationen geeignet zu berücksichtigen, in denen ein dünnes Siliziumdioxidmaterial mit besserer Gleichmäßigkeit über den Chip hinweg und über das Substrat hinweg bereitzustellen ist, wird eine Siliziumdioxiddoppelbeschichtung bereitgestellt, wobei eine kombinierte Dicke 50 nm und weniger abhängig von den Prozess- und Bauteilerfordernissen beträgt. Zu diesem Zweck wird das Siliziumdioxidmaterial auf der Grundlage von beispielsweise einem CVD-Prozess mit hochdichtem Plasma aufgebracht, um ein undotiertes bzw. nicht-dotiertes Siliziumdioxidmaterial zu erzeugen, wobei dies in dem zuvor definierten Sinne zu verstehen ist. Daraufhin wird ein zweites Beschichtungsmaterial aufgebracht, so dass dieses einen gewissen Anteil an Wasserstoff enthält, was zu Die Doppelbeschichtung kann auf der Grundlage einer beliebigen geeigneten Abscheideplattform bereitgestellt werden, beispielsweise unter Anwendung der Centura ® -Plattform von Applied Materials, die zum Bearbeiten von 300 mm Substraten geeignet ist, Anwesenheit der Gaskomponenten an jeglichen Oberflächenbereichen erreicht wird, beispielsweise in Öffnungen, in ausgedehnten horizontalen Oberflächenbereichen, wodurch zu besseren Spaltfülleigenschaften beigetragen wird. Es wurde erkannt, dass das Erzeugen eines undotierten Siliziumdioxidmaterials in Verbindung mit dem wasserstoffenthaltenden Siliziumdioxidmaterial mittels eines hochdichtem Plasmas für die erforderlichen Materialeigenschaften im Hinblick auf den Ätzwiderstand und dergleichen sorgt, während gleichzeitig eine verbesserte Gleichmäßigkeit erreicht wird, beispielsweise wenn das Doppelbesichtungsmaterial über Schaltungselemente hergestellt wird, die über einer Halbleiterschicht ausgebildet sind, so dass eine ausgeprägte Oberflächentopographie angetroffen wird, die sich wesentlich im Hinblick auf die lokale Strukturmusterdichte unterscheidet. Die Doppelbeschichtung kann auf der Grundlage einer beliebigen geeigneten Abscheideplattform bereitgestellt werden, beispielsweise unter Anwendung der Centura ® -Plattform von Applied Materials, die zum Bearbeiten von 300 mm Substraten geeignet ist, wobei eine Prozesstemperatur von weniger als 100 Grad C angewendet wird und wobei eine Abscheidezeit in weniger als 100 Sekunden zu einer Schichtdicke von ungefähr 50 nm und weniger führt. Es sollte beachtet werden, dass geeignete Prozessparameter im Hinblick auf die Plasmaleistung, die Gasdurchflussraten von Vorstufengasen, etwa Silan, Sauerstoff, Argon und dergleichen, beispielsweise zum Erzeugen eines nicht-dotierten Siliziummaterials, und die Durchflussraten von Silan, Sauerstoff, Argon und Wasserstoff zum Erzeugen des wasserstoffenthaltenden Siliziumdioxidmaterials effizient für jede Art von Prozessanlagen ermittelt werden können, indem entsprechende Versuche durchgeführt werden. Beispielsweise werden gut etablierte Prozessparameter zur Erzeugung von nicht-dotierten Siliziumdioxidmaterialien und wasserstoffenthaltenden Siliziumdioxidmaterialien mit hoch-dichtem Plasma angewendet, um das Siliziumdioxiddoppelbeschichtungsmaterial innerhalb des zuvor genannten Dickenbereichs zu erzeugen.
  • Mit Bezug zu den 2 bis 4b und auch mit Bezug zu den 1a und 1b werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer darauf ausgebildeten Halbleiterschicht 202. Die Halbleiterschicht 202 wird typischerweise in Form eines geeigneten Halbleitermaterials vorgesehen, das die Herstellung von Transistoren und über der Halbleiterschicht 202 ermöglicht. Ferner können das Substrat 201 und die Halbleiterschicht 202 eine SOI-Konfiguration oder eine Vollsubstratkonfiguration repräsentieren, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In einigen anschaulichen Beispielen umfasst die Haibleiterschicht 202 einen großen Anteil an Silizium und die elektronischen Eigenschaften, etwa die Ladungsträgerbeweglichkeit, können modifiziert werden, indem eine gewisse Art an Verformung darin hervorgerufen wird, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In der gezeigten Fertigungsphase umfasst das Bauelement 200 mehrere Schaltungselemente 260, 260i, die in etwa Gateelektrodenstrukturen darstellen, die über der Halbleiterschicht 202 oder über Isolationsgebieten (nicht gezeigt) ausgebildet sind, die darin vorgesehen sind. Beispielsweise repräsentieren die Gateelektrodenstrukturen 260 dicht liegende Gateelektrodenstrukturen und stellen somit einen Bauteilbereich dar, der eine moderat hohe Strukturdichte besitzt. Beispielsweise beträgt die Breite der Gateelektrodenstrukturen 260, d. h. in 2 die horizontale Erstreckung dieser Strukturen 100 nm, wobei auch ein Abstand von vergleichbarer Größenordnung ist, beispielsweise im Bereich von 300 nm oder deutlich weniger. Andererseits ist die Gateelektrodenstruktur 260i in einem Bauteilbereich vorgesehen, der eine deutlich geringere Strukturmusterdichte besitzt. D. h., ein Abstand zu einem nächsten Nachbar ist deutlich größer im Vergleich zu dem Abstand der Gateelektrodenstrukturen 260.
  • Die Schaltungselemente 260 besitzen im Wesentlichen den gleichen Aufbau und enthalten beispielsweise ein dielektrisches Material 261 in Verbindung mit einem leitenden Material 262, etwa einem Gatedielektrikumsmaterial und einem Elektrodenmaterial. Das dielektrische Material 261 besitzt eine beliebige geeignete Materialzusammensetzung, beispielsweise weist dieses ein dielektrisches Material mit großem ε auf, wie dies auch zuvor erläutert ist. In ähnlicher Weise umfasst das Elektrodenmaterial 262 ein Halbleitermaterial, metallenthaltende Materialien und dergleichen. In der gezeigten Fertigungsphase ist ferner eine Siliziumdioxiddoppelbeschichtung 210 über der Halbleiterschicht 202 und den Schaltungsstrukturelementen 260, 260i ausgebildet. Die Siliziumdioxiddoppelbeschichtung 210 umfasst eine erste Siliziumdioxidschicht 210a, die auch als ein nicht-dotiertes Siliziumdioxidmaterial auf Grund eines geringeren Grades an Nicht-Siliziumatomsorten und Nicht-Sauerstoffatomsorten bezeichnet wird. Ferner umfasst die Doppelbesichtung 210 eine zweite Siliziumdioxidschicht 210b, die ein Siliziumdioxidmaterial darstellt, das darin einen speziellen Anteil an Wasserstoff enthält, beispielsweise im Bereich von ungefähr 5 Atomprozent bis 1 Atomprozent.
  • Das Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Gateelektrodenstrukturen 260, 260i werden auf der Grundlage eine beliebigen geeigneten Prozessstrategie hergestellt, beispielsweise wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Es sollte beachtet werden, dass bei Bedarf zusätzliche Abstandshalterstrukturen an Seitenwänden der Materialien 261 und 262 bereitgestellt werden können, wenn dies erforderlich ist. Erfindungsgemäß wird die Siliziumdioxiddoppelbeschichtung 210 als ein effizientes Material zur Erzeugung von Abstandshalterelementen an zumindest einer der Gateelektrodenstrukturen 260, 260i verwendet, wie dies auch nachfolgend detaillierter beschrieben ist. Als nächstes wird ein Abscheideprozess 211 ausgeführt, um die nicht-dotierte Siliziumdioxidschicht 210a aufzubringen, wobei beispielsweise dieser mit hoch-dichtem Plasma eingerichtet wird, beispielsweise auf der Grundlage einer Prozessanlage, wie sie zuvor genannt ist, wobei Prozessparameter so gewählt werden, dass im Wesentlichen der Einbau von Nicht-Sauerstoffatomen und Nicht-Siliziumatomen vermieden wird. Dazu können bekannte Prozessrezepte angewendet werden, wobei in einigen anschaulichen Beispielen die Umgebung mit hoch-dichtem Plasma auf der Grundlage einer Prozesstemperatur von 100 Grad C und weniger, beispielsweise in einem Bereich von ungefähr 75 bis 85 Grad C, beispielsweise 75 Grad C, eingerichtet wird. Während des Abscheideprozesses 211 wird somit das Material 210a mit einer Dicke 210s von ungefähr 10 bis 25 nm, abhängig von der erforderlichen kombinierten Dicke 210c der Doppelbeschichtung 210, erzeugt. Es sollte beachtet werden, dass die Dicke 210s auf horizontalen Oberflächenbereichen bestimmt werden kann, etwa auf der Oberseite der Gateelektrodenstruktur 260, 260i, während eine Dicke auf „vertikalen” Oberflächenbereichen, wie sie durch 210v angegeben ist, geringer sein kann beispielsweise um 50% der Dicke 210s und weniger. Während des Prozesses 211 werden dann die Prozessparameter geändert, insbesondere durch Hinzufügen einer zusätzlichen Wasserstoffquelle, etwa eines Wasserstoffgases, um die wasserstoffenthaltende Schicht 210b zu erzeugen, wobei der zusätzliche Wasserstoff zu einem besseren Abscheideverhalten führt, wodurch die gesamte Abhängigkeit von der Strukturmusterdichte verringert wird. Wie beispielsweise gezeigt ist, kann die Schicht 210b mit einer Dicke 210t vorgesehen sein, die an horizontalen Oberflächenbereichen ermittelt ist, während eine Dicke 210u an vertikalen Seitenwandbereichen geringer ist. Somit erhalten spezielle horizontale Seitenwandflächenbereiche, etwa die Oberseiten der Gateelektrodenstrukturen 260, 260i das Siliziumdixoxidmaterial mit einer größeren Dicke, wobei jedoch eine deutlich geringere Variation der Dicke für die Gateelektrodenstrukturen 260 und 260 beobachtet wird. Beispielsweise liegt bei einer kombinierten Dicke 210c von ungefähr 20 nm die Prozesszeit für den in-situ-Prozess 211 im oben genannten Bereich, beispielsweise wird diese Dicke mit ungefähr 80 Sekunden oder weniger erreicht.
  • Auf Grund der geringeren Abhängigkeit von der Strukturmusterdichte der Doppelbeschichtung 210 wird somit die weitere Bearbeitung fortgesetzt, indem die Doppelbeschichtung 210 strukturiert wird um Seitenwandabstandshalterelemente zu erzeugen, zumindest in einigen der Gateelektrodenstrukturen 260, 260i, wobei auf Grund der besseren Gleichmäßigkeit der anfänglichen Dicke 210c und somit der kombinierten Dicke 210v, 210u, an den Seitenwandflächenbereichen, eine resultierende Abstandshalterbreite mit verbesserter Gleichmäßigkeit erreicht wird.
  • Mit Bezug zu den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die Siliziumdioxiddoppelbeschichtung als eine effiziente Hartmaske eingesetzt wird, wenn ein verformungsinduzierendes Halbleitermaterial erzeugt wird.
  • 3a zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der aktive Gebiete 202a, 202b in der Halbleiterschicht 202 auf der Grundlage einer Isolationsstruktur 202c vorgesehen sind. Ferner ist eine Gateelektrodenstruktur 260a auf dem aktiven Gebiet 202a und eine Gateelektrodenstruktur 260b auf dem aktiven Gebiet 202b vorgesehen. Die Gateelektrodenstrukturen 260a, 260b weisen ein Gatedielektrikumsmaterial 261 möglicherweise in Verbindung mit einem leitenden Deckmaterial 262a, 262b und ein Elektrodenmaterial 262 auf. Ferner ist ein dielektrisches Deckmaterial 263 auf dem Elektrodenmaterial 262 ausgebildet, wobei auch eine Seitenwandabstandshalterstruktur 264 so vorgesehen ist, dass die Materialien 262, 262a, 262b und 261 mittels der Deckschicht 263 und der Abstandshalterstruktur 264 eingeschlossen sind. Das dielektrische Material 261 kann ein dielektrisches Material mit großem ε aufweisen, während in anderen Fällen das dielektrische Material 261 aus einem konventionellen dielektrischen Material aufgebaut ist, wobei das leitende Deckmaterial 262a in dieser Fertigungsphase weggelassen werden kann, wie dies beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Die Gateelektrodenstrukturen 260a, 260b können auf der Grundlage von Prozesstechniken hergestellt werden, wie sie auch zuvor zur Herstellung der Materialien 261, 262 und 263 beschrieben sind, wobei, wenn ein dielektrisches Material mit großem ε in das Material 261 einzubauen ist, geeignete Abscheiderezepte angewendet werden. In ähnlicher Weise werden die Materialien 262a, 262b, die eine unterschiedliche Materialzusammensetzung für die Gateelektrodenstrukturen 260a, 260b besitzen, auf der Grundlage einer geeigneten Prozessstrategie vorgesehen. Daraufhin wird ein Abstandshaltermaterial, etwa ein Siliziumnitridmaterial und dergleichen aufgebracht, beispielsweise durch Mehrschicht-Abscheidetechniken und dergleichen, um damit die gewünschten Materialeigenschaften zu erreichen. Daraufhin wird ein Strukturierungsprozess in einer nicht-maskierten Weise für die Gateelektrodenstrukturen 260a, 260b angewendet, wodurch die Abstandshalterstruktur 264 geschaffen wird. Folglich erfährt das dielektrische Deckmaterial 263 den gleichen Prozessablauf und besitzt somit im Wesentlichen die gleiche Dicke für die Gateelektrodenstrukturen 260a, 260b. Als nächstes wird die Siliziumdioxiddoppelbeschichtung 210 hergestellt, und zwar auf der Grundlage von Prozesstechniken, wie sie zuvor beschrieben sind, wobei zu beachten ist, dass die bessere Gleichmäßigkeit in der Dicke 210c für die Gateelektrodenstrukturen 260a, 260b erreicht wird, unabhängig davon, ob dicht gepackte Bauteilgebiete oder Bauteilgebiete mit einer weniger ausgeprägten Packungsdichte betrachtet werden. Daraufhin wird eine Ätzmaske 205, etwa eine Lackmaske, auf der Grundlage gut etablierter Lithographietechniken bereitgestellt.
  • 3b zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung eines Ätzprozesses 212 unterliegt, um das Material der Doppelbeschichtung 210 zu ätzen, wodurch ein Abstandshalterelement 210e an Seitenwänden der Gateelektrodenstruktur 260a geschaffen wird. Dazu wird eine geeignete Ätzchemie angewendet, die beispielsweise für eine bessere Ätzselektivität in Bezug auf das dielektrische Deckmaterial 263 sorgt. Beispielsweise kann im Gegensatz zu den konventionellen Vorgehensweisen, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind, ein deutlich geringerer Grad an Materialerosion in der Deckschicht 263 während des Ätzprozesses 212 erreicht werden, wenn das Abstandshalterelement 210e erzeugt wird. Des weiteren wird der Ätzprozess 212 so fortgesetzt, dass in freiliegende Bereiche des aktiven Gebiets 202a geätzt wird, um damit Aussparungen 203 darin zu erzeugen. Auf Grund der besseren Selektivität des Ätzprozesses 212 tritt ein geringerer Materialabtrag in der Deckschicht 263 während des weiteren Voranschreitens des Siliziumdioxidätzprozesses auf, wenn gleichzeitig in das aktive Gebiet 202a geätzt wird. Beispielsweise kann auf der Grundlage gut etablierter plasmaunterstützter Ätztechniken zum Ätzen von Siliziumdioxid selektiv in Bezug zu Siliziumnitridmaterial eine Ätztiefe von ungefähr 40 bis 50 nm für die Aussparungen 203 erreicht werden, während ein entsprechender Materialabtrag in den Deckmaterial 263 ungefähr 10 nm oder deutlich weniger beträgt.
  • 3c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind die Aussparungen 203 in dem aktiven Gebiet 202a ausgebildet und die Ätzmaske ist von dem aktiven Gebiet 202b (siehe 3b) entfernt. Die Dicke 263t des Deckmaterials, das nunmehr mit den Bezugszeichen 263 bezeichnet ist, ist zu einem gewissen Grade geringer, wobei durch im Vergleich zu den zuvor beschriebenen konventionellen Strategien eine deutlichere Verbesserung erreicht wird, so dass Materialien 263a und 263 bessere Prozessbedingungen während der weiteren Bearbeitung bieten, wenn beispielsweise ein Austauschgateverfahren durchgeführt wird, was einen komplexen Prozess zum Entfernen der Deckmaterialien 263a, 263 in einer sehr fortgeschrittenen Fertigungsphase erfordert, wie dies auch zuvor beschrieben ist. In anderen Fällen verbessert der geringere Materialverbrauch in der Schicht 263a die weitere Bearbeitung gemäß einer anderen Prozessstrategie, da typischerweise die Deckmaterialien 263a, 263 während einer geeigneten Fertigungsphase zu entfernen sind, um beispielsweise ein Metallsilizid in den Gateelektrodenstrukturen 260a, 260b zu erzeugen, und dergleichen. Ferner bedeckt die Doppelbeschichtung 210 weiterhin das aktive Gebiet 202b und die Gateelektrodenstruktur 260b und ermöglicht somit das Abscheiden eines verformungsinduzierenden Halbleitermaterials in die Aussparungen 203, wodurch die Doppelbeschichtung als eine effiziente Abscheidemaske dient. Dazu können gut etablierte Prozesstechniken, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind, angewendet werden. Daraufhin wird das Oxidmaterial der Beschichtung 210 und des Abstandshalters 210e abgetragen, beispielsweise auf der Grundlage nasschemischer Ätzchemien und dergleichen, die eine hohe Selektivität besitzen, wodurch das Siliziumnitridmaterial der Deckschichten 262a, 263 und der Abstandshalterstruktur 264 nicht unnötig beeinflusst wird. Folglich wird die weitere Bearbeitung fortgesetzt auf der Grundlage einer besseren Gleichmäßigkeit im Hinblick auf die Deckmaterialien 263a, 263 und auch im Hinblick auf die Abstandshalterstruktur 264.
  • 4a zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200 gemäß weiterer anschaulicher Ausführungsformen, in denen die Siliziumdioxiddoppelbeschichtung 210 als eine Abstandshalterschicht über dem aktiven Gebiet 202a hergestellt wird, indem die Gateelektrodenstruktur 260a vorgesehen ist, wobei dies während einer geeigneten Fertigungsphase erfolgt, und die Beschichtung auch über einem aktiven Gebiet 202d mit dicht gepackten Gateelektrodenstrukturen 260d, vorgesehen ist. Auch in diesem Falle können die Gateelektrodenstrukturen 260a, 260d eine beliebige geeignete Struktur besitzen, wie dies beispielsweise auch zuvor mit Bezug zu den 2 und 3a beschrieben ist, und dergleichen. Ferner unterliegt das Bauelement 200 einem Ätzprozess 213, um die Doppelbeschichtung 210 zu strukturieren, wodurch Seitenwandabstandshalterelemente geschaffen werden. Dazu können geeignete gut etablierte plasmaunterstützte Ätzrezepte angewendet werden.
  • 4b zeigt schematisch das Halbleiterbauelement 200 mit Seitenwandabstandshaltern 210e, die an den Gateelektrodenstrukturen 260a, 260d ausgebildet sind, wobei eine Breite 210w der Abstandshalter 210e eine bessere Gleichmäßigkeit auf Grund der verbesserten Gleichmäßigkeit der anfänglichen Doppelbeschichtung 210 (siehe 4a) besitzt. Folglich kann die weitere Bearbeitung fortgesetzt werden, beispielsweise durch Ausführen eines Implantationsprozesses und dergleichen, um damit Drain- und Sourcedotierstoffsorten einzuführen, beispielsweise um Erweiterungsgebiete und dergleichen zu erzeugen, wobei das resultierende Profil nach dem implantieren eine deutlich geringere Abhängigkeit von der Strukturmusterdichte auf Grund der besseren Gleichmäßigkeit der Breite 210w aufweist. Daraufhin werden die Abstandshalter 210e entfernt oder diese werden beibehalten, wobei dies von der gesamten Prozessstrategie abhängt.
  • Es sollte beachtet werden, dass die Herstellung der Abstandshalter 210e weiterhin mit dem Einbau eines vertormungsinduzierenden Halbleitermaterials kombiniert werden kann, wie dies auch zuvor mit Bezug zu den 3a bis 3c erläutert ist, falls dies erforderlich ist. Ferner können die Gateelektrodenstrukturen 260d, 260a so hergestelit werden, dass diese zumindest ein metallenthaltendes Elektrodenmaterial in einer sehr fortgeschrittenen Fertigungsphase erhalten, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen eine Siliziumdioxiddoppelbeschichtung als ein eine Abstandshalterstruktur und gleichzeitig möglicherweise als Hartmaskenmaterial verwendet wird, insbesondere in komplexen Halbleiterbauelementen, um damit die Abhängigkeit von der Strukturmusterdichte zu reduzieren. In einigen anschaulichen Ausführungsformen wird die Doppelbeschichtung effizient als eine Abstandshalterstruktur und als Hartmaskenmaterial während des Einbaus eines verformungsinduzierenden Halbleitermaterials verwendet, so dass für eine bessere Gleichmäßigkeit eines dielektrischen Deckmaterials gesorgt ist, das auf komplexen Gateelektrodenstrukturen vorgesehen ist. Folglich kann beim Einbau des vertormungsinduzierenden Halbleitermaterials die weitere Bearbeitung auf der Grundlage besserer Prozessbedingungen fortgesetzt werden, da beispielsweise ein Unterschied in der Dicke des dielektrischen Deckmaterials reduziert wird. Beispielsweise können Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase oder auf der Grundlage eines Austauschgateverfahrens bereitgestellt werden, wobei in jedem Falle eine bessere Ähnlichkeit der dielektrischen Deckmaterialien zwischen p-Kanaltransistoren und n-Kanaltransistoren, zwischen dicht gepackten Bauteilbereichen und weniger dicht gepackten Bauteilbereichen, verbessert wird, wodurch auch zu einer deutlich geringeren Schwankung der Bauteile etwa im Hinblick auf die Transistorvariabilität und dergleichen beigetragen wird.

Claims (11)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer ersten Gateelektrodenstruktur über einem ersten Halbleitergebiet und einer zweiten Gateelektrodenstruktur über einem zweiten Hableitergebiet; Bilden einer Siliziumdioxiddoppelbeschichtung über der ersten und der zweiten Gateelektrodenstruktur durch Ausführen eines CVD-Prozesses mit hoch-dichtem Plasma, wobei die Siliziumdioxiddoppelbeschichtung eine nicht-dotierte Siliziumdioxidschicht und eine wasserstoffenthaltende Siliziumdioxidschicht mit einem Wasserstoffanteil von 1 Atomprozent bis 5 Atomprozent aufweist; und Ausführen eines Ätzprozesses derart, dass ein Abstandshalterelement aus der Siliziumdioxiddoppelbeschichtung zumindest an der ersten Gateelektrodenstruktur erzeugt wird.
  2. Verfahren nach Anspruch 1, wobei Ausführen des Ätzprozesses umfasst: Maskieren der zweiten Gateelektrodenstruktur und des. zweiten Halbleitergebiets derart, dass die Siliziumdioxiddoppelbeschichtung über der zweiten Gateelektrodenstruktur und dem zweiten Halbleitergebiet bewahrt wird.
  3. Verfahren nach Anspruch 2, wobei Ausführen des Ätzprozesses ferner umfasst: Bilden von Aussparungen in dem ersten Halbleitergebiet.
  4. Verfahren nach Anspruch 1, wobei Bilden der ersten und der zweiten Gateelektrodenstruktur umfasst: Bilden einer dielektrischen Deckschicht über einem Elektrodenmaterial und Bilden einer Seitenwandabstandshalterstruktur an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur vor dem Bilden der Siliziumdioxiddoppelbeschichtung.
  5. Verfahren nach Anspruch 3, das ferner umfasst: Bilden eines verformungsinduzierenden Halbleitermaterials in den Aussparungen und Verwenden der Siliziumdioxiddoppelbeschichtung und des Abstandshalterelements als eine Abscheidemaske.
  6. Verfahren nach Anspruch 1, wobei Bilden der ersten und der zweiten Gateelektrodenstruktur umfasst: Bilden der Gateelektrodenstrukturen mit einer Gatelänge von 100 nm (Nanometer) oder weniger.
  7. Verfahren nach Anspruch 6, wobei Bilden der ersten und der zweiten Gateelektrodenstruktur ferner umfasst: Bilden einer Gateisolationsschicht derart, dass diese ein dielektrisches Material mit großem ε aufweist.
  8. Verfahren nach Anspruch 1, wobei Ausführen des Ätzprozesses umfasst: Bilden des Abstandshalterelements an der ersten und der zweiten Gateelektrodenstruktur.
  9. Verfahren nach Anspruch 8, das ferner umfasst: Verwenden des Abstandshalterelements als einen Versatzabstandshalter zur Erzeugung von Drain- und Sourceerweiterungsgebieten in dem ersten und dem zweiten Halbleitergebiet.
  10. Verfahren nach Anspruch 1, wobei die Siliziumdioxiddoppelbeschichtung mit einer Dicke von 30 nm (Nanometer) oder weniger hergestellt wird.
  11. Verfahren nach Anspruch 1, wobei eine Prozesstemperatur auf 100 Grad C oder weniger eingestellt wird.
DE201010040060 2010-08-31 2010-08-31 Oxidabscheidung unter Anwendung eines Doppelbeschichtungsverfahrens zur Verringerung der Strukturdichtenabhängigkeit in komplexen Halbleiterbauelementen Expired - Fee Related DE102010040060B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201010040060 DE102010040060B4 (de) 2010-08-31 2010-08-31 Oxidabscheidung unter Anwendung eines Doppelbeschichtungsverfahrens zur Verringerung der Strukturdichtenabhängigkeit in komplexen Halbleiterbauelementen
US13/183,549 US8772843B2 (en) 2010-08-31 2011-07-15 Oxide deposition by using a double liner approach for reducing pattern density dependence in sophisticated semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010040060 DE102010040060B4 (de) 2010-08-31 2010-08-31 Oxidabscheidung unter Anwendung eines Doppelbeschichtungsverfahrens zur Verringerung der Strukturdichtenabhängigkeit in komplexen Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102010040060A1 DE102010040060A1 (de) 2012-03-01
DE102010040060B4 true DE102010040060B4 (de) 2012-04-12

Family

ID=45566235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010040060 Expired - Fee Related DE102010040060B4 (de) 2010-08-31 2010-08-31 Oxidabscheidung unter Anwendung eines Doppelbeschichtungsverfahrens zur Verringerung der Strukturdichtenabhängigkeit in komplexen Halbleiterbauelementen

Country Status (2)

Country Link
US (1) US8772843B2 (de)
DE (1) DE102010040060B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063772B4 (de) * 2010-12-21 2016-02-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076947A1 (en) * 1999-07-16 2002-06-20 Weimin Li Combined gate cap or digit line and spacer deposition using HDP
US20040146661A1 (en) * 2003-01-23 2004-07-29 Applied Materials, Inc. Hydrogen assisted hdp-cvd deposition process for aggressive gap-fill technology
US20050133876A1 (en) * 2003-12-17 2005-06-23 Haowen Bu Reduced hydrogen sidewall spacer oxide
US20080164491A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Structure and method for mobility enhanced mosfets with unalloyed silicide
US20100197124A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451704B1 (en) * 2001-05-07 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
KR100610436B1 (ko) * 2003-12-23 2006-08-08 주식회사 하이닉스반도체 게이트 산화막의 열화 억제 방법
JP2005260177A (ja) * 2004-03-15 2005-09-22 Toshiba Corp 半導体装置の製造方法
DE102008035811B3 (de) * 2008-07-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Feldeffekt-Transistor mit einem verformten Kanalgebiet, das durch eine Wasserstoff induzierte Gitterdeformation hervorgerufen wird und Verfahren zum Einbringen des Wasserstoffes
KR20100038576A (ko) * 2008-10-06 2010-04-15 삼성전자주식회사 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076947A1 (en) * 1999-07-16 2002-06-20 Weimin Li Combined gate cap or digit line and spacer deposition using HDP
US20040146661A1 (en) * 2003-01-23 2004-07-29 Applied Materials, Inc. Hydrogen assisted hdp-cvd deposition process for aggressive gap-fill technology
US20050133876A1 (en) * 2003-12-17 2005-06-23 Haowen Bu Reduced hydrogen sidewall spacer oxide
US20080164491A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Structure and method for mobility enhanced mosfets with unalloyed silicide
US20100197124A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby

Also Published As

Publication number Publication date
DE102010040060A1 (de) 2012-03-01
US20120049296A1 (en) 2012-03-01
US8772843B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009055435B4 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102009031146B4 (de) Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses
DE102009031113B4 (de) Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102008059647B3 (de) Verfahren zur Herstellung einer Gateelektrodenstruktur mit Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateoberseite
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
DE102009046245A1 (de) Metallgateelektrodenstrukturen mit großem ε, die durch eine separate Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart hergestellt sind
DE102011004320B4 (de) Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102009047307A1 (de) Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102010003451B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε durch Vermeiden eines Polierprozesses zum Freilegen des Platzhaltermaterials
DE102009039521A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102009055393A1 (de) Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102011080440B4 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE102012213825A1 (de) Verhinderung eines ILD-Verlustes in Austauschgatetechnologien durch Oberflächenbehandlung
DE102011005718A1 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102009046241B4 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120713

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee