-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung komplexer integrierter Schaltungen mit Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifischen integrierten Schaltungen) und dergleichen macht es notwendig, eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau herzustellen, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die durch stark dotierte Gebiet, die als Drain- und Sourcegebiete bezeichnet sind und einen leicht dotierten oder nicht dotierten Gebiet erzeugt ist, etwa einem Kanalgebiet, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von den elektronischen Eigenschaften der Kanalgebiete, etwa der Dotierstoffkonzentration, der Bandlücke, der Beweglichkeit der Ladungsträger und – für eine gegebene Erstreckung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst die Leitfähigkeit des Kanalgebiets das Leistungsvermögen von MOS-Transistoren ganz wesentlich.
-
Gegenwärtig wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Basismaterial der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Trennung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das nachfolgende Ausführen von Hochtemperaturprozessen, wie sie beispielsweise in Ausheizprozessen erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
-
Aus den zuvor genannten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial einer Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets ständig verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Es zeigt sich, dass eine Verringerung der Kanallänge eine größere kapazitive Kopplung zwischen der Gateelektrode und dem Kanalgebiet erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Somit wurde die Dicke die Dicke der Siliziumdioxidschicht entsprechend verringert, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl generell die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal im Wesentlichen auf Hochgeschwindigkeitssignalpfade begrenzt wird, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Signalwege eingesetzt werden, erreichen die relativ hohen Leckströme, die durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateschicht hervorgerufen werden, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den thermischen Entwurfsleistungserfordernissen für viele Arten integrierter Schaltungen verträglich sind.
-
Daher wurde das Ersetzen von siliziumdioxidbasierten Dielektrika, zumindest teilweise, als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne siliziumdioxidbasierte Gateschichten. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht eine kapazitive Kopplung ergibt, die ansonsten nur durch eine extrem dünne Siliziumdioxidschicht erreich würde.
-
Des weiteren kann das Transistorleistungsvermögen verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, so dass das für gewöhnlich verwendete Polysiliziummaterial zumindest in der Nähe des Gatedielektrikumsmaterials ersetzt wird, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum zeigt, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine höhere Kapazität auf der Grundlage der gleichen Dicke wie eine siliziumdioxidbasierte Schicht sorgt, während zusätzlich die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird das nicht-Polysiliziummaterial, etwa in Form von Titannitrid und dergleichen, in Verbindung mit anderen Metallen so hergestellt, dass direkt mit dem dielektrischen Material mit großem ε in Verbindung steht, wodurch das Auftreten einer Verarmungszone im Wesentlichen vermieden wird, so dass eine bessere Leitfähigkeit im Vergleich zu dem dotierten Polysiliziummaterial erreicht wird. Da die Schwellwertspannung der Transistoren, die die Spannung repräsentiert, in der sich ein leitender Kanal in dem Kanalgebiet ausbildet, im Wesentlichen durch die Austrittsarbeit des metallenthaltenden Gatematerials bestimmt ist, muss eine geeignete Einstellung der wirksamen Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors und dessen Leistungseigenschaften sichergestellt sein, wenn metallenthaltende Elektrodenmaterialien verwendet werden.
-
Zusätzlich zum Bereitstellen komplexer Metallgateelektrodenstrukturen mit großem ε werden typischerweise andere Mechanismen in die Transistoren implementiert, um das Gesamtleistungsvermögen beispielsweise im Hinblick auf die elektronischen Eigenschaften des Kanalgebiets zu verbessern. Beispielsweise ist es gut bekannt, dass die Ladungsträgerbeweglichkeit in dem Kanalgebiet effizient modifiziert werden kann, in dem ein verformter Zustand darin hervorgerufen wird, was bewerkstelligt wird, indem diverse verformungsinduzierende Mechanismen eingesetzt werden, etwa das Vorsehen eingebetteten verformten Halbleitermaterials in den Drain- und Sourcegebieten, wodurch eine gewünschte Verformungskomponente in dem Kanalgebiet hervorgerufen wird.
-
Z. B. wird häufig Silizium/Germanium in p-Kanaltransistoren in den Drain- und Sourcebereichen eingesetzt, um eine kompressive Verformung in dem Kanalgebiet des p-Kanaltransistors hervorzurufen. Die Vorgehensweise des Bereitstellens eines eingebetteten verformungsinduzierenden Halbleitermaterials, etwa eines Silizium/Germaniummaterials, in den aktiven Gebieten der Transistoren wird typischerweise bewerkstelligt, indem Aussparungen in den aktiven Gebieten benachbart zu den Gateelektrodenstrukturen hergestellt werden und indem die Halbleiterlegierung, etwa die Silizium/Germaniumlegierung, unter Anwendung selektiver epitaktischer Aufwachstechniken bereitgestellt wird, wobei die Materialzusammensetzung und der Abstand der Halbleiterlegierung wesentlich die schließlich erreichte Verformung in dem Kanalgebiet des Transistors bestimmen. Generell ist der Einbau einer verformungsinduzierenden Silizium/Germaniumlegierung in das aktive Gebiet der p-Kanaltransistoren eine sehr vielversprechende Vorgehensweise, die wesentlich zu der Steigerung des Leistungsvermögens komplexer Transistoren beiträgt. In Verbindung mit komplexen Gateelektrodenstrukturen, die ein dielektrisches Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial aufweisen, wird jedoch ein ausgeprägter Zugewinn an Leistungsvermögen nicht mehr beobachtet, wobei angenommen wird, dass dies durch eine Wechselwirkung des schwellwerteinstellenden Materials des p-Kanaltranistors mit der verformungsinduzierenden Halbleiterlegierung in den Drain- und Sourcebereichen hervorgerufen wird. D. h., in komplexen Vorgehensweisen wird typischerweise die Schwellwertspannungseinstellung komplexer Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase bewerkstelligt, d. h. bei der Herstellung der Gateelektrodenstrukturen, wodurch der Einbau eines speziellen Kanalhalbleitermaterials an einer Oberfläche der aktiven Gebiete einer Transistorart erforderlich sein kann, um damit eine erforderliche Verschiebung der Bandlücken zwischen p-Kanaltransistoren und n-Kanaltransistoren zu erhalten, da das Vorsehen einer austrittsarbeitseinstellenden Metallsorte in den Gateelektrodenstrukturen von Transistoren unterschiedlicher Leitfähigkeitsart ggf. nicht ausreichend ist. Das zusätzliche Kanalhalbleitermaterial wird häufig in Form einer Halbleiterlegierung, etwa einer Silizium/Germanium-Legierung, vorgesehen, wobei die Dicke des zusätzlichen Halbleitermaterials und dessen Materialzusammensetzung einen wesentlichen Einfluss auf die schließlich erreichte Schwellwertspannung des betrachteten Transistors ausüben. Z. B. wird häufig eine Silizium/Germanium-Legierung in p-Kanaltransistoren als eine Oberflächenschicht der aktiven verwendet, auf der die Metallgateelektrodenstruktur mit großem ε hergestellt wird, wobei in Verbindung mit einem speziellen Aufbau der Gateisolationsschicht und des nachfolgenden metallenthaltenden Elektrodenmaterials die Dicke der Oberflächenschicht und deren Zusammensetzung, d. h. der Germaniumkonzentration, die resultierenden Transistoreigenschaften wesentlich bestimmen. Es wird jedoch angenommen, dass die Kanalhalbleiterlegierung zunehmend mit der verformungsinduzierenden Halbleiterlegierung, die in den Drain- und Sourcebereichen vorgesehen ist, in Wechselwirkung tritt, insbesondere, wenn sehr geringe Transistorabmessungen einzurichten sind.
-
Mit Bezug zu den 1a und 1b wird ein typischer Prozessablauf zur Herstellung von Transistoren mit komplexen Metallgateelektrodenstrukturen mit großem ε beschrieben, wie er von der Anmelderin bereits eingesetzt wird, um komplexe Transistoren herzustellen, um in dieser konventionellen Prozessstrategie auftretende Probleme aufzuzeigen.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer frühen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 ein Substrat 101, über welchem eine Halbleiterschicht 102 ausgebildet ist, die wiederum in eine Vielzahl aktiver Gebiete 102a, 102b mittels einer Isolationsstruktur 102c unterteilt ist. In dem gezeigten Beispiel entspricht das aktive Gebiet 102a einem p-Kanaltransistor 150a, während das aktive Gebiet 102b einem n-Kanaltransistor 150b entspricht. Es sollte beachtet werden, dass in diesem Zusammenhang ein aktives Gebiet als ein Halbleitergebiet zu verstehen ist, in und über welchem ein oder mehrere Transistoren herzustellen sind. Wie zuvor erläutert ist, umfasst das aktive Gebiet 102a ein „Kanalhalbleitermaterial” 103 in Form einer Silizium/Germaniumlegierung, d. h. in Form einer kristallinen Silizium/Germanium-Mischung, wobei die Schicht 103 eine Oberflächenschicht repräsentiert, die in der gezeigten Fertigungsphase das gesamte aktive Gebiet 102a deckt. Typischerweise liegt eine Dicke der Schicht 103 in einem Bereich von 8 bis 50 nm, während eine Germaniumkonzentration im Bereich von 25 bis ungefähr 30 Atomprozent liegt. Wie zuvor erläutert ist, üben die Materialzusammensetzungen, d. h. die Germaniumkonzentration und die Dicke der Schicht 103 einen deutlichen Einfluss auf die schließlich erreichte Schwellwertspannung des Transistors 150a aus. Der Transistor 150a umfasst ferner eine Gateelektrodenstruktur 110, während der Transistor 150b eine Gateelektrodenstruktur 110b aufweist. Die Gateelektrodenstrukturen 110a, 110b sind komplexe Metallgateelektrodenstrukturen mit großem ε und enthalten somit Gateisolationsschichten 111a, 111b und entsprechende metallenthaltende Elektrodenmaterialien 112a bzw. 112b. Des weiteren ist ein amorphes Siliziummaterial 113 über den jeweiligen metallenthaltenden Gateelektrodenmaterialien 112a bzw. 112b ausgebildet, woran sich eine Deckschicht oder ein Schichtsystem 114 beispielsweise aus Siliziumnitrid, Siliziumdioxid und dergleichen anschließt. Des weiteren besitzen beide Gateelektrodenstrukturen 110a, 110b eine Seitenwandbeschichtung oder einen Abstandshalter 115, um die Integrität der empfindlichen Materialien der Gateelektrodenstrukturen zu bewahren, wobei typischerweise Siliziumnitrid und dergleichen verwendet wird. Die Gateelektrodenstruktur 110a, umfasst ferner einen Seitenwandabstandshalter 116a, der den lateralen Abstand von Aussparungen 104 festlegt, die in dem aktiven Gebiet 102a herzustellen sind. Andererseits ist die Gateelektrodenstruktur 110b von einer Abstandshalterschicht 116 bedeckt, um die Gateelektrodenstruktur 110b und das aktive Gebiet 102b während der weiteren Bearbeitung zu schützen.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Isolationsstruktur 102c wird auf der Grundlage komplexer Lithögraphie-, Ätz-, Abscheide- und Einebnungstechniken hergestellt, um die Struktur 102c in Form einer flachen Grabenisolation bereitzustellen. Durch das Herstellen der flachen Grabenisolation innerhalb der anfänglichen Halbleiterschicht 102 werden somit die aktiven Gebiete 102a, 102b lateral begrenzt. Nach oder vor dem Herstellen der Isolationsstruktur 102c werden geeignete Dotierstoffsorten in die aktiven Gebiete 102a, 102b unter Anwendung gut etablierter Maskierungsschemata und Implantationstechniken eingebaut. Ferner wird eine Maske so hergestellt, dass diese das aktive Gebiet 102b abdeckt, um einen selektiven epitaktischen Aufwachsprozess zur Herstellung der Oberflächenschicht 103 in Form einer Silizium/Germaniumlegierung auszuführen. Zu diesem Zweck wird ein geeignetes dielektrisches Material, etwa Siliziumdioxid auf oder über den aktiven Gebieten 102a, 102b hergestellt und anschließend selektiv von dem aktiven Gebiet 102a entfernt. Bei Bedarf kann auch eine gewisse Absenkung in dem aktiven Gebiet 102a erzeugt werden, um eine im Wesentlichen ebene Oberflächentopographie nach dem Abscheiden des Materials der Schicht 103 zu erzeugen, wie dies beispielsweise in 1a gezeigt ist. Dazu können gut etablierte Ätztechniken angewendet werden. Daraufhin ist das Material der Schicht 103 aufgebracht unter Anwendung gut etablierter selektiver Aufwachstechniken, in denen Prozessparameter, etwa Durchflussraten von Vorstufengasen und dergleichen, geeignet so gewählt sind, dass eine gewünschte Materialzusammensetzung erhalten wird und das eine Materialabscheidung im Wesentlichen auf freiliegende kristalline Oberflächenbereiche beschränkt ist, während eine merkliche Materialabscheidung auf dielektrischen Oberflächenbereichen unterdrückt ist. Um eine geeignete Bandlückenverschiebung in dem oberen Bereich des aktiven Gebiets 102a im Vergleich zu dem aktiven Gebiet 102b zu erzeugen, ist typischerweise eine hohe Germaniumkonzentration wünschenswert, wobei gegenwärtig verfügbare Abscheiderezepte Germaniumkonzentration von bis zu ungefähr 30 Atomprozent zulassen. Zum Abscheiden der Schicht 103 kann folglich die Fehlanpassung der natürlichen Gitterkonstanten zwischen der Materialschicht 103 und dem Siliziummaterial des aktiven Gebiets 102a zu einem gewissen Grade an Verformung innerhalb der Schicht 103 und auch in dem Material des aktiven Gebiets 102a in der Nähe der Schicht 103 führen.
-
Nach dem Abscheiden des Materials 103 wird die Maske dem aktiven Gebiet 102b entfernt und geeignete Materialschichten werden hergestellt, um die Gateisolationsschichten 111a, 111b und die metallenthaltenden Elektrodenmaterialien 112a, 112b zu erzeugen. Dazu werden komplexe Prozessstrategien angewendet, wobei bei Bedarf eine sehr konventionelle dielektrische Materialschicht, etwa in Form von Siliziumoxinitrid hergestellt werden kann, woran sich das Abscheiden eines dielektrischen Materials mit großem ε, etwa eines hafniumoxidbasierten Materials und dergleichen anschließt. Ferner werden metallenthaltende Materialien aufgebracht, beispielsweise in Form von Titannitrid und dergleichen, möglicherweise in Verbindung mit zusätzlichen austrittsarbeitseinstellenden Metallsorten, etwa Aluminium, Lanthanum und dergleichen, wobei zusätzliche Wärmebehandlungen ausgeführt werden können, um eine Diffusion von austrittsarbeitseinstellenden Sorten zu bewirken und um die resultierende Materialkonfiguration thermisch zu stabilisieren. Nach einem derartigen komplexen Abscheide- und Strukturierungsschema werden somit die Gateisolationsschichten 111a, 111b und die Elektrodenmaterialien 112a, 112b mit den gewünschten elektronischen Eigenschaften bereitgestellt, die den Erfordernissen der Transistoren 150a bzw. 150b entsprechen. Daraufhin wird das amorphe Siliziummaterial 113 aufgebracht, wodurch das Material 113 mit einem im Wesentlichen neutralen Verspannungsverhalten bereitgestellt wird. Ferner wird die dielektrische Deckschicht oder das Schichtsystem 114 hergestellt, möglicherweise in Verbindung mit einem zusätzlichen Opfermaterial, wie es zum Strukturieren des resultierenden Materialschichtstapels erforderlich ist. Daraufhin werden komplexe Lithographie- und Ätzsequenzen angewendet, um die Gateelektrodenstrukturen 110a, 110b mit den gewünschten lateralen Abmessungen herzustellen, wobei eine Gatelänge von 40 nm und weniger in komplexen Anwendungen vorzusehen ist. Es sollte beachtet werden, dass die Gatelänge als die horizontale Erstreckung der Elektrodenmaterialien 112a, 112b entlang der Stromflussrichtung zu verstehen ist, die in 1a die horizontale Richtung darstellt. Als nächstes wird die schützende Beschichtung oder Abstandshaltermaterialien 115 abgeschieden, beispielsweise unter Anwendung komplexer CVD-(chemische Dampfabscheide-)Verfahren bei geringem Druck, Mehrschichtabscheidetechniken und dergleichen, woran sich eine Strukturierung der Schicht anschließt, um die Beschichtungen 115 zu erzeugen. Als nächstes wird die Platzhalterschicht 116 aufgebracht und wird lokal anisotrop geätzt, um den Abstandshalter 116a herzustellen, während die Schicht 116 im Wesentlichen über dem aktiven Gebiet 102b beibehalten wird. Daraufhin werden die Aussparungen 104 in dem aktiven Gebiet 102a erzeugt, wobei die Schicht 116 und möglicherweise ein Lackmaterial als Ätzmaske des Transistors 105b verwendet werden. Der Ätzprozess zur Herstellung der Aussparung 104 kann auf der Grundlage gut etablierter plasmabasierte Ätzprozesse, nasschemischer Ätzprozesse und dergleichen ausgeführt werden.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine verformungsinduzierende Silizium/Germanium-Legierung 105 in den Aussparungen 104 (siehe 1a) ausgebildet, was bewerkstelligt wird, indem selektive epitaktische Aufwachstechniken angewendet werden. Wie zuvor erläutert ist, kann, obwohl eine hohe Germaniumkonzentration im Hinblick auf das Vergrößern der Fehlanpassung der natürlichen Gitterkonstante zwischen dem Material 105 und dem verbleibenden Material des aktiven Gebiets 102a wünschenswert ist, in gegenwärtig verfügbaren selektiven epitaktischen Aufwachstechniken die Germaniumkonzentration nicht willkürlich erhöht werden. Es zeigt sich vielmehr, dass Germaniumkonzentrationen über 25% schwer realisierbar sind, wenn die eingebettete verformungsinduzierende Silizium/Germaniumlegierung 105 gebildet wird. In vielen Fällen ist es vorteilhaft, eine variierende Germaniumkonzentration vorzusehen, beispielsweise eine abgestufte Germaniumkonzentration, was vorteilhaft sein kann für die weitere Bearbeitung des Bauelements 100, beispielsweise im Hinblick auf die Herstellung von Metallsilizidgebieten in dem Material 105, im Hinblick auf die Verringerung der Anzahl von Gitterdefekten bei der Herstellung des Materials 105, und dergleichen. Folglich besitzt das Material 105 häufig eine maximale Germaniumkonzentration, die kleiner ist als die Germaniumkonzentration in der Schicht 103, wobei in dieser Hinsicht jedoch angenommen wird, dass eine deutliche Verringerung der Wirksamkeit des verformungsinduzierenden Mechanismus des Materials 105 hervorgerufen wird. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass eine ausgeprägte Verformungskomponente in der Schicht 103 und somit auch in dem benachbarten Siliziumbereich des Kanalgebiets 151 auftritt, wobei jedoch die Verformungskomponente entgegengesetzt orientiert ist im Vergleich zu der Verformungskomponente des lateral benachbarten Silizium/Germaniummaterials 105. Folglich wird ein wesentlicher Teil der Verformung, die in dem Kanalgebiet 151 durch das eingebettete Material 105 erzeugt wird, kompensiert oder sogar überkompensiert durch die Verformung, die durch das Material 103 hervorgerufen wird. Andererseits ist eine Verringerung der Germaniumkonzentration in der Schicht 103, was die negative Auswirkung auf die gesamten Verformungsbedingungen in dem Kanalgebiet 151 verringern würde, wenig wünschenswert, da dies wesentlich die resultierende Schwellwertspannung des Transistors 150a beeinflussen würde. In ähnlicher Weise kann eine Verringerung der Dicke der Schicht 103 zu einer ausgeprägten Änderung der schließlich erreichten Schwellwertspannung führen. Daher würde eine Änderung eines oder beider Parameter der Schicht 103 eine vollständige Umgestaltung des Halbleiterbauelements 100 erfordern. Andererseits ist eine Vergrößerung der Germaniumkonzentration in dem Material 105 schwer erreichbar auf der Grundlage aktuell verfügbarer selektiver epitaktischer Abscheiderezepte.
-
Die Druckschrift
US 2010/0109088 A1 beschreibt ein Verfahren, in welchem Transistoren unterschiedlicher Leitfähigkeitsart so hergestellt werden, dass in einem p-Kanaltransistor eine Silizium/Germaniumschicht nach Erzeugung einer Vertiefung in dem zugehörigen aktiven Gebiet aufgewachsen wird, und nach der Herstellung einer Gateelektrodenstruktur mit einem Dielektrikum mit großer Dielektrizitätskonstante ein verformungsinduzierendes Si/Ge-Material in das entsprechende aktive Gebiet eingebaut wird.
-
Die Druckschrift
US 2009/0075445 A1 beschreibt einen Transistor und ein dazugehöriges Verfahren, in welchem unterschiedliche Schichten aus Silizium/Germaniummaterial in dem aktiven Gebiet verwendet werden, um die Eigenschaften eines p-Kanaltransistors zu verbessern.
-
Die Druckschrift
DE 10 2009 010 883 A1 beschreibt ein Verfahren, in welchem die Konzentration einer Nicht-Siliziumsorte in einer Halbleiterlegierung durch Anwenden eines Oxidationsprozesses mit nachfolgender Ätzung erhöht werden kann. Auf diese Weise kann beispielsweise die Verformung in einem aktiven Gebiet eines Transistors vergrößert werden.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen bessere Verformungsbedingungen in dem Kanalgebiet von p-Kanaltransistoren auf der Grundlage eines schwellwertspannungseinstellenden Halbleiterlegierungsmaterials und einer verformungsinduzierenden Halbleiterlegierung erreicht werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Generell stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen bei einer vorgegebenen Konfiguration eines schwellwerteinstellenden Halbleiterlegierungsmaterials bessere Verformungsbedingungen erreicht werden, indem das halbleiterbasierte Elektrodenmaterial der Gateelektrodenstruktur als eine verformungsinduzierende Quelle verwendet wird, die zumindest teilweise die Verformung kompensieren kann, die durch das schwellwertspannungseinstellende Halbleiterlegierungsmaterial hervorgerufen wird. Dazu wird ein höherer Grad an Kristallisierung in Gang gesetzt, nachdem die Gateelektrodenstruktur strukturiert ist, wodurch die mittlere Gitterkonstante und somit das Volumen des Halbleitermaterials „reduziert” werden, wodurch die Verformung kompensiert wird, die durch die Halbleiterlegierung hervorgerufen wird, die unter der Gateelektrodenstruktur ausgebildet ist. Die Verringerung des Volumens kann in Gang gesetzt werden, indem zumindest ein Teil des Halbleitermaterials in Form eines polykristallinen Materials vorgesehen wird, dessen kristalline Struktur während eines Ausheizprozesses weiter verbessert wird, der vor dem Abscheiden der verformungsinduzierenden Halbleiterlegierung ausgeführt wird. Beispielsweise wird konventioneller Weise eine entsprechende Wärmebehandlung bei ungefähr 850 Grad C ausgeführt, nachdem die Aussparung in dem aktiven Gebiet hergestellt und bevor die Silizium/Germanium-Legierung aufgebracht wird. In dieser Wärmebehandlung werden natürliche Oxide „verdampft”, um bessere Oberflächenbedingungen für den nachfolgenden selektiven epitaktischen Aufwachsprozess zu schaffen. Andererseits ändert sich in dieser Behandlung das amorphe Siliziummaterial in der Gateelektrodenstruktur nicht wesentlich in seinem kristallinen Zustand, was konventioneller Weise als vorteilhaft erachtet wurde, um damit ein im Wesentlichen verspannungsneutrales Verhalten des amorphes Siliziummaterials sicherzustellen. Gemäß den hierin offenbarten Prinzipien kann das Halbleitermaterial in der Gateelektrodenstruktur jedoch effizient als eine Quelle zum Hervorrufen einer zusätzlichen Verformung benutzt werden, um damit die Verformungsbedingungen in dem Kanalgebiet wesentlich zu verbessern.
-
Insbesondere wird die zuvor genannte Aufgabe gelöst durch ein Verfahren gemäß dem Anspruch 1. Weitere vorteilhafte Ausführungsvarianten sind in den abhängigen Ansprüchen definiert.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung komplexer Transistoren zeigen, die eine Metallgateelektrodenstruktur mit großem ε und eine schwellwertspannungseinstellende Halbleiterlegierung in Verbindung mit einer verformungsinduzierenden Silizium/Germaniumlegierung in einer Transistorart gemäß konventioneller Prozessstrategien enthalten; und
-
2a bis 2f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine schwellwertspannungseinstellende Halbleiterlegierung und ein verformungsinduzierendes Halbleitermaterial mit besseren Verformungsbedingungen, beispielsweise in einem p-Kanaltransistor, hergestellt werden, wobei die Gateelektrodenstruktur als eine Verformungskompensationsquelle gemäß anschaulicher Ausführungsformen verwendet wird
-
Detaillierte Beschreibung
-
Generell betrifft die vorliegende Erfindung Fertigungstechniken, in denen die Gateelektrodenstrukturen effizient verwendet werden als eine Verformungskompensationsquelle, um bessere Verformungsbedingungen in dem Kanalgebiet eines Transistors zu erhalten, der eine schwellwertspannungseinstellende Halbleiterlegierung in Verbindung mit einer verformungsinduzierenden Halbleiterlegierung aufweist. Dazu wird die Kristallstruktur eines Halbleitermaterials der Gateelektrodenstruktur „verbessert”, d. h. die Anzahl und/oder die Größe von Kristallkörnern wird erhöht, was zu einer Verringerung des Volumens führt, was wiederum zu einem gewissen verformten Zustand beiträgt. Dazu wird zumindest ein Teil des Halbleitermaterials, etwa des Siliziummaterials, in Form eines polykristallinen Materials vorgesehen, beispielsweise wie es auch in weniger anspruchsvollen Halbleiterbauelementen eingesetzt wird, in denen siliziumdioxidbasierte Gatedielektrikumsmaterialien in Verbindung mit einem polykristallinen Siliziummaterial verwendet werden. Folglich können ähnliche Abscheiderezepte angewendet werden in Verbindung mit komplexen dielektrischen Materialien mit großem ε und metallenthaltenden Elektrodenmaterialien, um zumindest lokal einen gewissen polykristallinen Zustand des Halbleitermaterials zu schaffen, wobei dieser Zustand in einem nachfolgenden Ausheizprozess weiter verbessert werden kann, wodurch das gewünschte Kristallwachstum und somit die gewünschte Volumenverringerung erreicht wird, was zu einer Verspannungsübertragung in das Kanalgebiet führt, was die schwellwertspannungseinstellende Halbleiterlegierung aufweist. Auf diese Weise kann die nicht gewünschte innere Verformung des Kanalhalbleiterlegierungsmaterials, etwa eine Silizium/Germaniumlegierung, kompensiert werden oder zumindest deutlich reduziert werden, so dass die eigentliche verformungsinduzierende Wirkung einer eingebetteten Halbleiterlegierung, etwa einer Silizium/Germaniumlegierung, effektiver wird im Vergleich zu konventionellen Strategien, so dass eine ausgeprägte Zunahme des Leistungsvermögens im Vergleich zu konventionellen Strategien erreicht wird, wie sie zuvor mit Bezug zu den 1a und 1b beschrieben ist, selbst wenn eine vorgegebene Dicke und eine maximale Germaniumkonzentration für die Kanalhalbleiterlegierung anzuwenden sind.
-
Mit Bezug zu den 2a bis 2f werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer frühen Fertigungsphase. Wie gezeigt umfasst das Bauelement 200 ein Substrat 201, über welchem eine Halbleiterschicht 202, etwa eine Siliziumschicht, eine Silizium/Germaniumschicht, und dergleichen vorgesehen ist. Es sollte beachtet werden, dass eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substrat 201 und der Halbleiterschicht 202 vorgesehen ist, wenn ein SOI (Silizium-auf-Isolator) Architektur zu verwenden ist. Ferner umfasst die Halbleiterschicht 202 geeignet dimensionierte Isolationsstrukturen 202c, um mehrere aktive Gebiete lateral zu begrenzen, wobei der Einfachheit halber ein aktives Gebiet 202a dargestellt ist, das das aktive Gebiet für einen Transistor darstellt, der ein schwellwertspannungseinstellendes Halbleitermaterial 203 in Verbindung mit einem verformungsinduzierenden Halbleitermaterial erfordert, das noch in dem aktiven Gebiet 202a zu erzeugen ist. Beispielsweise besitzt in einigen anschaulichen Ausführungsformen die Schicht 203 eine Dicke von ungefähr 28 nm mit einer maximalen Germaniumkonzentration von ungefähr 30% oder weniger.
-
Ferner ist in der gezeigten Fertigungsphase eine Gateisolationsschicht 211 über dem aktiven Gebiet 202a ausgebildet, woran sich ein metallenthaltendes Elektrodenmaterial 212 anschießt, wobei die Schicht 211 und/oder die Schicht 212 eine austrittsarbeitseinstellende Metallsorte 212s aufweisen kann, beispielsweise in Form von Aluminium und dergleichen. Die Gateisolationsschicht 211 kann so vorgesehen werden, dass diese ein dielektrisches Material mit großem ε aufweist, etwa in Form eines geeigneten Metalloxids, beispielsweise als Hafniumoxid und dergleichen, wobei bei Bedarf ein dünnes oxidbasiertes Material direkt auf oder in der Oberflächenschicht 203 hergestellt ist. Die Schicht 212 kann in Form von Titannitrid oder einem anderen geeigneten metallenthaltenden Elektrodenmaterial vorgesehen werden, dass generell die erforderliche Austrittsarbeit und elektronischen Eigenschaften bereitstellt und das eine gewünschte thermische Stabilität besitzt. Die Schichten 211 und 212 können auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, beispielsweise durch Erzeugen der Schicht 211 und Anwenden einer geeigneten Abscheide- und Strukturierungsstrategie, möglicherweise in Verbindung mit thermischen Behandlungen, um die Austrittsarbeit und somit in Verbindung mit der Schicht 203 die Schwellwertspannung eines Transistors geeignet einzustellen, der noch in und über dem aktiven Gebiet 202a herzustellen ist.
-
2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Schicht aus Halbleitermaterial 213 vor dem metallenthaltenden Elektrodematerial 212 ausgebildet, wobei in einigen anschaulichen Ausführungsformen das Material 213 in einem polykristallinen Zustand vorgesehen wird. Beispielsweise umfasst die Schicht 213 ein Siliziummaterial in einem polykristallinen Zustand, das auf der Grundlage geeignet ausgewählter Abscheideparameter hergestellt wird, beispielsweise auf der Grundlage von CVD bei geringem Druck mit erhöhten Temperaturen, um damit eine polykristalline Struktur beim Abscheiden des Siliziummaterials zu erreichen. In anderen Fällen weist die Schicht 213 ein polykristallines Silizium/Germaniummaterial auf, beispielsweise mit einer Germaniumkonzentration von mehreren Atomprozent bis zu 30 Atomprozent oder mehr. In noch anderen anschaulichen Ausführungsformen weist die Schicht 213 zwei oder mehr Teilschichten auf, etwa Teilschichten 213a, 213b, die sich in der Materialzusammensetzung und/oder dem Kristallzustand unterscheiden. Z. B. kann die Teilschicht 213a in Form eines im Wesentlichen amorphen Halbleitermaterials, etwa eines Siliziummaterials, vorgesehen werden, während die Teilschicht 213b eine im Wesentlichen polykristalline Struktur besitzt, um damit ein weiteres kristallines Aufwachsen während des nachfolgenden Bearbeitens des Bauelements 200 in Gang zu setzen. Dazu wird die Schicht 213 auf der Grundlage zwei unterschiedlicher Abscheideparameter aufgebracht, beispielsweise auf der Grundlage dreier unterschiedlicher Temperaturen und dergleichen, um die Teilschichten 213a, 213b vorzusehen. Beispielsweise kann das Vorsehen der Teilschicht 213a in Form eines im Wesentlichen amorphen Materials zu unterschiedlichen Strukturierungsbedingungen während des nachfolgenden Strukturierens des Gateschichtstapels führen. Folglich können in diesem Falle ähnliche Prozessbedingungen angetroffen werden, zumindest in einer abschließenden Phase des Gatestrukturierungsprozesses, wie sie auch in etablierten komplexen konventionellen Vorgehensweisen angetroffen werden, wie sie zuvor mit Bezug zu den 1a und 1b beschrieben sind. Andererseits dient die Teilschicht 213b als ein „Saatmaterial” während eines nachfolgenden Ausheizprozesses, um ein gewünschtes Kristallwachstum in Gang zu setzen.
-
2c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Gateelektrodenstruktur 210 eines Transistors 250 auf einem Teil der Schicht 203 ausgebildet, die somit eine Oberflächenschicht des aktiven Gebiets 202a darstellt. Die Gateelektrodenstruktur 210 wird mit geeigneten lateralen Abmessungen vorgesehen, beispielsweise auf der Grundlage einer kritischen Gatelänge von 50 nm oder weniger, wie dies auch zuvor erläutert ist. Ein schützendes Beschichtungsmaterial 215 ist an Seitenwänden der Schichten 213, 212 und 212 ausgebildet, wodurch in Verbindung mit der Deckschicht oder einem Schichtsystem 214 diese empfindlichen Gatematerialien eingeschlossen werden. Zu beachten ist, dass bei Bedarf die schützende Beschichtung oder der Abstandshalter 215 auch weiter Abstandshalterelemente enthalten können, um geeigneter Weise einen lateralen Abstand von Aussparungen festzulegen, die in dem aktiven Gebiet 202a in einer späteren Fertigungsphase zu erzeugen sind. Wie gezeigt umfasst das Halbleitermaterial 213 der Gateelektrodenstruktur 210 zumindest lokal kristalline Bereiche, die durch 213p angegeben sind, um eine weitere Kristallisierung des Materials 213 in einem späteren Fertigungsschritt zu erreichen.
-
Die in 2c gezeigte Gateelektrodenstruktur 210 kann auf der Grundlage beliebiger geeigneter Lithographie- und Ätzstrategien hergestellt werden, wie dies beispielsweise auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In ähnlicher Weise wird die Seitenwandabstandshalterstruktur 215 hergestellt, wie dies auch zuvor beschrieben ist. In einigen anschaulichen Ausführungsformen wird nach dem Strukturieren der Gateelektrodenstruktur 210 ein geeigneter Ausheizprozess angewendet, um ein weiteres Kristallwachstum in dem Material 213 in Gang zu setzen, wodurch das Volumen des Materials 213 verringert wird, da das Material 213 dazu neigt, sein Volumen zu verringern und somit eine gewisse Verspannungskomponente in einen zentralen Bereich der Schicht 203 zu übertragen. In anderen anschaulichen Ausführungsformen wird ein entsprechender Ausheizprozess nach dem Strukturieren des aktiven Gebiets 202a ausgeführt.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Aussparungen 204 in dem aktiven Gebiet 202a vorgesehen, was bewerkstelligt wird, indem eine geeignete Ätzstrategie angewendet wird. Beispielsweise können plasmaunterstützte Ätzrezepte, nasschemische Ätzrezepte oder eine Kombination davon angewendet werden, um die Aussparungen 204 so herzustellen, dass diese eine gewünschte Form und Größe besitzen. Während der Herstellung der Aussparungen 204 wird folglich auch die Schicht 203 strukturiert, was zu einer gewissen Relaxation der inneren Verformungssituation führt, wobei jedoch dennoch eine ausgeprägte Verformung 203s in der Schicht 203 auftreten kann. Beispielsweise ist im Falle eines Silizium/Germanium-Matrials, das auf einem Siliziumbasismaterial des aktiven Gebiets 202a gebildet ist, eine gewisse kompressive Verformung vorhanden, die zu einer gewissen Zugverformungskomponente in dem verbleibenden Teil des aktiven Gebiets 202a führen kann. In dieser Situation wird ein Ausheizprozess 206 angewendet, beispielsweise bei Temperaturen von ungefähr 800 Grad C oder höher, etwa ungefähr 850 Grad C mit einer Prozesszeit von mehreren Sekunden bis mehreren 10 Sekunden, wobei etwa auch unerwünschte natürliche Oxidreste auf freiliegenden kristallinen Oberflächenbereichen innerhalb der Aussparungen 204 entfernt werden, während gleichzeitig ein gewisses Wiederaufwachsen oder ein Wachstum von Kristallkörnern in dem Material 213 in Gang gesetzt wird. Folglich führt ein größerer Anteil an kristalliner Struktur in dem Material 213 zu einem geringeren Volumen im Vergleich zu einer Phase mit geringerer Ordnung des Materials 213, so dass dieses sein Volumen verringert, was wiederum eine spezielle Art an Verformung in der Schicht 203 hervorruft, wodurch der Verformungskomponente 203s entgegengewirkt wird. Somit kann die Gateelektrodenstruktur 210 als eine Quelle zum Verringern oder zum Kompensieren der Verformungskomponente 203s in der Schicht 203 verwendet werden. Wie zuvor erläutert ist kann durch das Vorsehen zumindest eines Teils des Materials 213 in einem polykristallinen Zustand die Wirksamkeit einer weiteren Kristallisierung des Materials 213 während des Ausheizprozesse 206 verbessert werden, wodurch die Anwendung moderat niedriger Temperaturen und einer kürzeren Prozesszeit möglich ist, so dass die elektronischen Eigenschaften einer Gateelektrodenstruktur 210 nicht unnötig negativ beeinflusst werden, die zuvor eingestellt wurden als die Materialien 211 und 212 (siehe 2c) vorgesehen wurden. In anderen Fällen wird, wenn eine ausreichende thermische Stabilität dieser Materialien während der vorhergehenden Bearbeitung erreicht wurde, der Ausheizprozess 206 für mehrere Minuten und/oder bei höheren Prozesstemperaturen von 100 Grad C und höher ausgeführt.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. In dieser Phase wird eine verformungsinduzierende Halbleiterlegierung 205, in einer anschaulichen Ausführungsform eine germaniumenthaltende Halbleiterlegierung, in den Aussparungen 204 hergestellt (siehe 2d). Dazu wird ein geeignetes gut etabliertes selektives Aufwachsrezept angewendet, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Die Halbleiterlegierung 205, wenn diese Germanium enthält, besitzt eine maximale Germaniumkonzentration, die kleiner ist als eine maximale Germaniumkonzentration der Schicht 203, um beispielsweise mit anderen Transistoreigenschaften verträglich zu sein, während in einigen anschaulichen Ausführungsformen die Germaniumkonzentration in dem Material 205 bei Bedarf entlang einer Tiefenrichtung variieren kann, wie sie durch D angegeben ist, wenn dies für die gesamten Transistoreigenschaften erforderlich ist. Selbst in diesem Falle wird eine merkliche Verformung in einem Kanalgebiet 251 durch das Material 205 hervorgerufen, da eine negative. Auswirkung der Schicht 203 effizient kompensiert der zumindest deutlich reduziert werden kann auf Grund der Verformungskomponente 213s des Halbleitermaterials 213. Für vorgegebene elektronische Eigenschaften der Schicht 203 kann somit eine deutliche Verbesserung des Leistungsvermögens des Transistors 250 im Vergleich zu einem konventionellen Transistor erreicht werden, wie er beispielsweise mit Bezug zu dem Bauelement 100 beschrieben ist, wenn ansonsten die gleiche Transistorstruktur verwendet wird.
-
2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst der Transistor 250 Drain- und Sourcegebiete 254, die zumindest teilweise in dem verformungsinduzierenden Material 205 ausgebildet sind. Ferner ist eine Abstandshalterstruktur 218 möglicherweise in Verbindung mit einer weiteren Abstandshalterstruktur 216 oder in Verbindung mit der Struktur 215 (siehe 2c) vorgesehen und wird verwendet, um laterale und vertikale Dotierstoffprofile der Drain- und Sourcegebiete 254 einzustellen. Ferner wird in einigen anschaulichen Ausführungsformen eine Halbleiterverbindung 253, beispielsweise in Form einer Metall-Silizium-Germanium Verbindung vorgesehen, um den Kontaktwiderstand und die gesamte Leitfähigkeit der Drain- und Sourcegebiete 254 zu verbessern. In einigen anschaulichen Ausführungsformen wird auch eine Metallverbindung aus einem Teil des Halbleitermaterials 213 hergestellt, beispielsweise in Form eines Metallsilizids, wodurch ebenfalls die Gesamtleitfähigkeit der Gateelektrodenstruktur 210 verbessert wird.
-
Der in 2f gezeigte Transistor 250 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise werden die Drain- und Sourcegebiete 254 auf der Grundlage eines geeigneten Maskierungsschemas und auf der Grundlage von Implantationstechniken hergestellt, wobei die Abstandshalterstruktur 218 möglicherweise in Verbindung mit der Struktur 216 als eine effiziente Implantationsmaske verwendet wird, um den lateralen Abstand der Drain- und Sourcegebiete 254 und somit die elektrisch wirksame Länge des Kanalgebiets 251 einzustellen. Nach jeglichen Implantationsprozessen werden weitere Ausheizprozesse ausgeführt, um die Dotiermittel zu aktivieren und um durch Implantation hervorgerufene Schäden zu rekristallisieren. Auch in diesem Falle wird abhängig von den Ausheizparametern eine weitere Kristallisierung des Materials 213 erreicht, wodurch die gesamten Verformungsbedingungen in dem Kanalgebiet 251 weiter verbessert werden. In einigen Fällen wird ein Silizidierungsprozess ausgeführt, beispielsweise nach dem Entfernen der dielektrischen Deckschicht oder des Schichtsystems 214 (siehe 2e), was auf Grundlage geeigneter Silizidierungstechniken bewerkstelligt wird. Gleichzeitig kann bei Bedarf die Metallverbindung in den Gebieten 253 hergestellt werden. Als nächstes wird ein dielektrisches Zwischenschichtmaterial vorgesehen, beispielsweise in Form von Siliziumnitrid, Siliziumdioxid und dergleichen, das dann so strukturiert wird, dass es Kontaktöffnungen erhält, die mit einem geeigneten leitenden Material sodann aufgefüllt werden.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen die verformungsinduzierende Wirkung einer eingebetteten Halbleiterlegierung, etwa einer Silizium/Germanium-Legierung, verbessert wird, indem die Wirkung einer schwellwertspannungseinstellenden Halblegierung reduziert oder kompensiert wird, die in dem Kanalgebiet des Transistors vorgesehen ist, um die gesamten elektronischen Eigenschaften anzupassen. Dies wird bewerkstelligt, indem die Gateelektrodenstruktur, d. h. das darin enthaltene Halbleiterelektrodenmaterial, als eine effiziente verformungsinduzierende Quelle verwendet wird, indem die Kristallstruktur des Materials verbessert wird, was durch Anwenden eines geeigneten Ausheizprozesses vor der Herstellung eines verformungsinduzierenden Halbleitermaterials bewerkstelligt werden kann. D. h., der entsprechende Ausheizprozess wird während der Sequenz zur Herstellung der eingebetteten verformungsinduzierenden Silizium/Germanium-Legierung angewendet, wodurch ein sehr effizienter Gesamtprozessablauf möglich ist, da keine zusätzlichen Prozessschritte im Vergleich zu dem konventionellen Prozessablauf, wie er zuvor mit Bezug zu den 1a und 1b beschrieben ist, erforderlich sind. Daher können komplexe Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase bereitgestellt werden, wobei die negative Auswirkung auf die Verformungsbedingungen durch das schwellwerteinstellende Halbleitermaterial verringert werden, indem ein polykristallines Halbleitermaterial in der Gateelektrodenstruktur erzeugt wird.
