-
Gebiet der vorliegenden Erfindung
-
Allgemein betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Transistoren mit einer epitaktisch aufgewachsenen Silizium/Germanium-Mischung in den aktiven Gebieten der Transistoren.
-
Beschreibung des Stands der Technik
-
Die Herstellung komplexer integrierter Schaltungen erfordert das Bereitstellen einer großen Anzahl an Transistoren, die die dominierenden Schaltungselemente in komplexen integrierten Schaltungen repräsentieren. Beispielsweise werden mehrere hundert Millionen Transistoren in gegenwärtig verfügbaren komplexen integrierten Schaltungen vorgesehen, wobei das Leistungsverhalten der Transistoren in den geschwindigkeitskritischen Signalwegen das gesamte Leistungsverhalten der integrierten Schaltung ganz wesentlich bestimmt. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. In CMOS-Schaltungen werden komplementäre Transistoren, d. h. p-Kanaltransistoren und n-Kanaltransistoren, verwendet, um Schaltungselemente, etwa Inverter und andere Logikgatter aufzubauen, um damit sehr komplexe Schaltungsanordnungen zu erstellen, etwa CPUs, Speicherchips, und dergleichen. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor oder allgemein ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die wiederum zwischen stark dotierten Drain- und Sourcegebieten und einem invers oder schwach dotierten Kanalgebiet angeordnet ist, das zwischen dem Draingebiet und dem Sourcegebiet ausgebildet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Beweglichkeit der Ladungsträger und – für eine gegebene Erstreckung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Bei der stetigen Verringerung der Kanallänge von Feldeffekttransistoren ist generell eine höhere kapazitive Kopplung erforderlich, um die Steuerbarkeit des Kanalgebiets beizubehalten, wodurch typischerweise eine Anpassung der Dicke und/oder der Materialzusammensetzung des Gatedielektrikumsmaterials erforderlich ist. Beispielsweise ist für eine Gatelänge von ungefähr 80 nm ein Gatedielektrikumsmaterial auf der Grundlage von Siliziumdioxid mit einer Dicke von weniger als 2 nm erforderlich in Transistorelementen für hohe Geschwindigkeitsanforderungen, was jedoch zu erhöhten Leckströmen führt, die durch das Einprägen energiereicher Ladungsträger und durch das direkte Wandern der Ladungsträger durch das extrem dünne Gatedielektrikumsmaterial hervorgerufen werden. Da eine weitere Verringerung der Dicke von siliziumdioxidbasierten Gatedielektrika zunehmend inkompatibel ist mit dem thermischen Leistungserfordernissen komplexer integrierter Schaltungen wurden andere Alternativen entwickelt, um die Ladungsträgerbeweglichkeit in dem Kanalgebiet zu erhöhen, wodurch ebenfalls das Gesamtleistungsverhalten der Feldeffekttransistoren verbessert werden kann. Ein vielversprechender Ansatz in dieser Hinsicht ist das Erzeugen einer gewissen Art an Verformung in dem Kanalgebiet, da die Ladungsträgerbeweglichkeit in Silizium wesentlich von den Verformungsbedingungen des kristallinen Materials abhängt. Beispielsweise führt bei einer standardmäßigen Kristallkonfiguration des siliziumbasierten Kanalgebiets eine kompressive Verformung in einem p-Kanaltransistor zu einer höheren Beweglichkeit der Löcher, wodurch die Schaltgeschwindigkeit und der Durchlassstrom von p-Kanaltransistoren verbessert werden. Die gewünschte kompressive Verformung wird gemäß gut etablierten Vorgehensweisen erhalten, indem ein verformungsinduzierendes Halbleitermaterial, etwa in Form einer Silizium/Germanium-Mischung oder Legierung, in dem aktiven Gebiet des p-Kanaltransistors vorgesehen wird. Nach der Herstellung der Gateelektrodenstruktur werden beispielsweise Aussparungen lateral benachbart zu der Gateelektrodenstruktur in dem aktiven Gebiet erzeugt und werden nachfolgend mit der Silizium/Germanium-Legierung wieder aufgefüllt, die, wenn sie auf dem Siliziummaterial aufwächst, einen inneren verformten Zustand besitzt, der wiederum eine entsprechende kompressive Verformung in dem benachbarten Kanalgebiet hervorruft. Es wurden daher in der Vergangenheit viele Prozessstrategien entwickelt, um ein stark verformtes Silizium/Germanium-Material in die Drain- und Sourcebereiche von p-Kanaltransistoren einzubauen.
-
In anderen Vorgehensweisen wird die beeinträchtigte Steuerbarkeit des Kanalgebiets der Transistoren mit kurzem Kanal, die durch die ständige Verringerung der kritischen Abmessungen der Gateelektrodenstrukturen hervorgerufen wird, durch eine geeignete Anpassung der Materialzusammensetzung des Gatedielektrikumsmaterials berücksichtigt. Dazu wurde vorgeschlagen, dass für eine physikalisch geeignete Dicke eines Gatedielektrikumsmaterials, d. h. für eine Verringerung der Gateleckströme, eine gewünschte hohe Kopplung erreicht wird, indem geeignete Materialsysteme verwendet werden, die eine deutlich höhere Dielektrizitätskonstante im Vergleich zu den konventioneller Weise verwendeten siliziumdioxidbasierten Materialien besitzen. Beispielsweise besitzen dielektrische Materialien, die Hafnium, Zirkon, Aluminium und dergleichen enthalten, eine deutlich höhere Dielektrizitätskonstante und werden daher als dielektrische Materialien mit großem ε bezeichnet, die als Materialien zu verstehen sind, die eine Dielektrizitätskonstante von 10,0 oder höher besitzen, wenn dies gemäß typischen Messerfahren ermittelt wird. Es ist gut bekannt, dass die elektronischen Eigenschaften der Transistoren wesentlich von der Austrittsarbeit des Gateelektrodenmaterials abhängen, die wiederum die Bandstruktur des Halbleitermaterials in den Kanalgebieten beeinflusst, die von dem Gateelektrodenmaterial durch die Gatedielektrikumsschicht getrennt sind. In gut etablierten polysilizium/siliziumdioxidbasierten Gateelektrodenstrukturen wird die entsprechende Schwellwertspannung, die wesentlich durch das Gatedielektrikumsmaterial und das benachbarte Elektrodenmaterial beeinflusst ist, eingestellt, indem in geeigneter Weise das Polysiliziummaterial dotiert wird, um die Austrittsarbeit des Polysiliziummaterials an der Grenzfläche zwischen dem Gatedielektrikumsmaterial und dem Elektrodenmaterial in geeigneter Weise einzustellen. In ähnlicher Weise muss in Gateelektrodenstrukturen, die ein Gatedielektrikumsmaterial mit großem ε enthalten, die Austrittsarbeit für n-Kanaltransistoren bzw. p-Kanaltransistoren geeignet eingestellt werden, wozu ggf. geeignet ausgewählte austrittsarbeitseinstellende Metallsorten, etwa Lanthan für n-Kanaltransistoren und Aluminium für p-Kanaltransistoren und dergleichen, erforderlich sind. Aus diesem Grunde werden entsprechende metallenthaltende leitende Materialien nahe an dem Gatedielektrikumsmaterial mit großem ε angeordnet, um eine geeignet gestaltete Grenzfläche zu erzeugen, die zu der Sollaustrittsarbeit der Gateelektrodenstruktur führt. In einigen konventionellen Vorgehensweisen wird die Einstellung der Austrittsarbeit in einer sehr späten Fertigungsphase durchgeführt, d. h. nach jeglichen Hochtemperaturprozessen, nachdem ein Platzhaltermaterial der Gateelektrodenstrukturen, etwa Polysilizium, durch ein geeignetes austrittsarbeitseinstellendes Material in Verbindung mit einem Elektrodenmetall, etwa Aluminium und dergleichen, ersetzt wird. In diesem Falle sind jedoch sehr komplexe Strukturierungs- bzw. Abscheideprozesssequenzen im Zusammenhang mit Gateelektrodenstrukturen erforderlich, die kritische Abmessungen von 50 nm und deutlich weniger besitzen, was zu ausgeprägten Schwankungen der resultierenden Transistoreigenschaften führen kann.
-
Daher wurden andere Prozessstrategien vorgeschlagen, in denen die austrittsarbeitseinstellenden Materialien in einer frühen Fertigungsphase aufgebracht werden, d. h. bei der Herstellung der Gateelektrodenstrukturen, wobei die Metallsorten thermisch stabilisiert und eingekapselt werden, um die gewünschte Austrittsarbeit und somit die Schwellwertspannung der Transistoren zu erhalten, ohne dass eine unerwünschte Beeinflussung durch die weitere Bearbeitung erfolgt. Es zeigt sich, dass für eine geeignete Metallsorte und für metallenthaltende Elektrodenmaterialien eine geeignete Anpassung der Bandlücke des Kanalhalbleitermaterials ggf. erforderlich ist, beispielsweise in den p-Kanaltransistoren, um in geeigneter Weise die Austrittsarbeit einzustellen. Aus diesem Grunde wird häufig ein sogenanntes schwellwerteinstellendes Halbleitermaterial, etwa in Form einer Silizium/Germaniummischung, auf den aktiven Gebieten der p-Kanaltransistoren erzeugt, bevor die Gateelektrodenstrukturen hergestellt werden, wodurch die gewünschte Verschiebung der Bandlücke des Kanalhalbleitermaterials erreicht wird. Die elektronischen Eigenschaften und insbesondere die Schwellwertspannung der p-Kanaltransistoren hängen somit wesentlich von den Eigenschaften der Silizium/Germanium-Mischung ab, d. h. von der Materialzusammensetzung und der Schichtdicke sowie von der Gleichmäßigkeit dieser Parameter, so dass komplexe selektive epitaktische Aufwachstechniken typischerweise erforderlich sind, um die Silizium/Germanium-Mischung mit gleichmäßigen und vordefinierten Eigenschaften zu erzeugen.
-
Folglich muss in komplexen Halbleiterbauelementen ein Silizium/Germaniummaterial mit genau definierten Eigenschaften bereitgestellt werden, beispielsweise wie dies zuvor für das geeignete Einstellen der Bandlückenverschiebung für das Kanalmaterial erläutert ist, während in anderen Fällen zusätzlich oder alternativ ein Silizium/Germanium-Material als ein eingebettetes verformungsinduzierendes Material vorzusehen ist, wobei ebenfalls die Eigenschaften des eingebetteten Halbleitermaterials wesentlich das Leistungsverhalten der Transistoren beeinflussen. Obwohl diese Prozesstechniken deutliche Vorteile bringen, beispielsweise im Hinblick auf das Reduzieren der gesamten Prozesskomplexität, etwa im Hinblick auf Austauschgateverfahren oder im Hinblick auf das Verbessern der gesamten Leistungsbilanz, zeigt sich dennoch, dass die Materialzusammensetzung und die Schichtdicke eines epitaktisch aufgewachsenen Silizium/Germanium-Materials nicht willkürlich festgelegt werden können, ohne dass die schließlich erreichten Transistoreigenschaften nicht wesentlich beeinflusst werden, wie dies detaillierter mit Bezug zu den 1a bis 1e beschrieben ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements, in welchem ein Silizium/Germanium-Material in dem Kanalbereich einer Transistorart auf der Grundlage eines epitaktischen Aufwachsprozesses vorzusehen ist. In der gezeigten Fertigungsphase umfasst das Bauelement 100 ein Substrat 101 und eine siliziumbasierte Halbleiterschicht 102, wobei das Substrat 101 und die Halbleiterschicht 102 eine Vollsubstratkonfiguration oder eine SOI-Konfiguration bilden, wobei dies von der erforderlichen Transistorarchitektur abhängt. Z. B. ist für eine SOI-Konfiguration eine vergrabene Isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 102 ausgebildet und trennt somit die Schicht 102 von dem Substrat 101. Die Halbleiterschicht 102 umfasst ferner Isolationsstrukturen 102c, etwa flache Grabenisolationen, die Halbleitergebiete oder aktive Gebiete lateral begrenzen, wovon zwei als 102a, 102b angegeben und in 1a gezeigt sind. In dem dargestellten Beispiel entspricht das aktive Gebiet 102a dem Halbleitergebiet eines p-Kanaltransistors, während das aktive Gebiet 102b einem n-Kanaltransistor entspricht. Eine geeignete Maskenschicht 103, etwa in Form eines Siliziumdioxidmaterials, ist auf dem aktiven Gebiet 102b ausgebildet, um als eine Abscheidemaske für das selektive epitaktische Aufwachsen eines Silizium/Germaniummaterials in dem aktiven Gebiet 102a zu dienen. In einigen anschaulichen Beispielen wird typischerweise eine Vertiefung 102r in dem Gebiet 102a vor dem eigentlichen Abscheiden des Silizium/Germanium-Materials vorgesehen.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Isolationsstruktur 102c kann unter Anwendung komplexer Lithographie-, Ätz-, Abscheide- und Einebnungstechniken hergestellt werden, wobei vor oder nach der Erzeugung der Isolationsstruktur 102c geeignete Wannendotierstoffsorten in die aktiven Gebiete 102a, 102b eingebaut werden, um die grundlegenden Transistoreigenschaften zu definieren. Dazu können gut etablierte Implantationstechniken und Maskierungsschemata angewendet werden. Daraufhin wird die Maske 103 hergestellt, beispielsweise durch Oxidation, Abscheidung und dergleichen, wobei ein nicht gewünschter Bereich des Maskenmaterials von dem aktiven Gebiet 102a etwa durch Aufbringen einer Lackmaske und Ausführen eines geeigneten Ätzprozesses entfernt wird. Wie gezeigt wird die Vertiefung 102r mit einer geeigneten Tiefe hergestellt, so dass eine gewünschte Oberflächentopographie nach dem Abscheiden des Silizium/Germanium-Materials erhalten wird. Als nächstes wird ein selektiver epitaktischer Aufwachsprozess ausgeführt nach entsprechenden Reinigungsprozessen und dergleichen, wobei die Prozessparameter so eingerichtet werden, dass eine signifikante Halbleitermaterialabscheidung im Wesentlichen auf freiliegende Oberflächenbereiche des aktiven Gebiets 102a beschränkt ist, während eine ausgeprägte Abscheidung auf dielektrischen Oberflächenbereichen, etwa der Maske 103 und der Isolationsstruktur 102c, unterdrückt wird. Dazu werden gut etablierte CVD-(chemische Dampfabscheide-)Techniken mit Prozesstemperaturen im Bereich von 650°C bis 750°C auf der Grundlage geeignet ausgewählter Gasdurchflussraten und einem Prozessdruck ausgeführt, wobei der Anteil an Germanium in der Silizium/Germaniummischung auf der Basis des Steuerns der entsprechenden Gasdurchflussraten festgelegt werden kann. Wie zuvor erläutert ist, hängen die resultierenden elektronischen Eigenschaften und insbesondere die resultierende Schwellwertspannung wesentlich von der Dicke des Silizium/Germanium-Materials und dessen Materialzusammensetzung ab, d. h., dem darin enthaltenen Germanium-Anteil. Beispielsweise werden eine Dicke von 8 bis 12 nm und ein Germanium-Anteil von bis zu 25% verwendet, um die erforderliche Schwellwertspannung zu erreichen.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Silizium/Germanium-Mischung oder Legierung 104 in dem aktiven Gebiet 102a ausgebildet und stellt somit einen Teil davon dar, wodurch die gewünschte Bandlückenverschiebung erreicht wird, wie dies zuvor erläutert ist. Ferner ist eine Gateelektrodenstruktur 160a eines p-Kanaltransistors 150a auf dem Kanalmaterial 104 ausgebildet und weist ein Gatedielektrikumsmaterial 163a und ein metallenthaltendes Elektrodenmaterial 162a auf, woran sich ein weiteres Elektrodenmaterial 161, etwa Silizium und dergleichen, anschließt. Ferner sind die Materialien 163a, 162a, 161 durch eine Abstandshalterstruktur 165, beispielsweise in Form eines Siliziumnitridmaterials und dergleichen, eingeschlossen, wobei auch eine Deckschicht 164 vorgesehen ist, beispielsweise in Form von Siliziumdioxid, Siliziumnitrid und dergleichen. In ähnlicher Weise ist eine Gateelektrodenstruktur 160b eines n-Kanaltransistors 150 auf dem aktiven Gebiet 102b ausgebildet und besitzt im Wesentlichen den gleichen Aufbau wie die Gateelektrodenstruktur 160a. D. h., ein Gatedielektrikumsmaterial 163b in Verbindung mit einem metallenthaltenden Elektrodenmaterial 162b und dem Elektrodenmaterial 161 sind damit der Abstandshalterstruktur 165 und einer Deckschicht 164 vorgesehen. Zu beachten ist, dass die Gatedielektrikumsmaterialien 163a, 163b im Wesentlichen den gleichen Aufbau besitzen können sich jedoch im Hinblick auf eine austrittsarbeitseinstellende Sorte unterscheiden können, die während der vorhergehenden Bearbeitung möglicherweise eingebaut wurde. Beispielsweise werden häufig geeignete Substanzen in das Gatedielektrikumsmaterial diffundiert, um damit in geeigneter Weise die Eigenschaften im Hinblick auf das Erreichen einer gewünschten Gesamtaustrittsarbeit und somit Schwellwertspannung zu modifizieren. Wie zuvor erläutert ist, können die Gatedielektrikumsschichten 163a, 163b ein dielektrisches Material mit großem ε, etwa in Form von Hafniumoxid und dergleichen aufweisen, möglicherweise in Verbindung mit einem dünnen konventionellen dielektrischen Material etwa in Form von Siliziumoxinitrid und dergleichen, um damit bessere Grenzflächeneigenschaften zu erreichen. Die metallenthaltenden Elektrodenmaterialien 162a, 162b können im Wesentlichen den gleichen Aufbau besitzen oder können sich im Hinblick auf eine austrittsarbeitseinstellende Sorte unterscheiden, wobei dies von der gesamten Prozessstrategie abhängt, die zur Herstellung der Gateelektrodenstrukturen 160a, 160b angewendet wird.
-
Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1b gezeigt ist, kann die folgenden Prozesse umfassen. Zunächst wird die grundlegende Materialzusammensetzung der Gatedielektrikumsschichten 163a, 163b vorgesehen, möglicherweise in Verbindung mit jeglichen austrittsarbeitseinstellenden Metallsorten und zusätzlichen Deckmaterialien, etwa Titannitrid und dergleichen, und es wird eine geeignete Behandlung, etwa Ausheizprozesse und dergleichen, angewendet, um die gesamten Eigenschaften der Gatedielektrikumsmaterialien 163a, 163b einzustellen. Daraufhin wird das gleiche oder es werden unterschiedliche Materialien für die Schichten 162a, 162b aufgebracht, woran sich das Abscheiden des Materials 161 anschließt, beispielsweise in Form von amorphem oder polykristallinem Silizium. Ferner werden weitere Materialien, etwa das Deckmaterial 164 vorgesehen und der resultierende Schichtstapel wird auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert. Daraufhin wird die Abstandshalterstruktur 165 hergestellt mittels geeigneter Abscheide- und Ätzstrategien, um damit insbesondere die empfindlichen Materialien 163a, 163b und 162a, 162b einzuschließen.
-
Auf Grund des Kanalmaterials 104 kann somit eine geeignete Schwellwertspannung für den Transistor 150a im Prinzip erreicht werden, wobei jedoch ausgeprägte Defekte in dem Material 104, die als 104a angegeben sind, beobachtet werden, wenn das Material 104 mit einer Dicke und einer Materialzusammensetzung bereitgestellt wird, wie diese auch zuvor angegeben ist. Beispielsweise werden Defektwerte von 200000 und mehr Defekten pro cm2 beim Ausführen entsprechender Defektätzexperimente beobachtet. Entsprechende Defekte in dem Kanalgebiet des Transistors 150a führen jedoch zu einer ausgeprägten Veränderung der Transistoreigenschaften oder können zu einem nicht akzeptablen Transistorleistungsverhalten führen.
-
1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst der Transistor 150a die Gateelektrodenstruktur 160a, möglicherweise mit einer zusätzlichen Abstandshalterstruktur 166, die die Abstandshalterstruktur 165 (siehe 1b) enthält. Die Abstandshalterstruktur 166 kann zum Festlegen des lateralen und vertikalen Dotierstoffprofils von Drain- und Sourcegebieten 152 dienen. In ähnlicher Weise umfasst der Transistor 150b die Gateelektrodenstruktur 160b und entsprechende Drain- und Sourcegebiete 152, die jedoch eine diverse Leitfähigkeitsart im Vergleich zu den Gebieten 152 des Transistors 150a besitzen. Die Transistoren 150a, 150b können auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, um die Abstandshalterstruktur 166 und die Drain- und Sourcegebiete 152 herzustellen. Somit kann, wie gezeigt ist, ein Kanalgebiet 151 mit dem Silizium/Germanium-Material 104 ein schlechteres Leistungsverhalten auf Grund der hohen Anzahl an Defekten 104a besitzen, wie dies auch zuvor erläutert ist. Grundsätzlich könnte die Defektrate verringert werden, indem etwa der Anteil an Germaniummaterial in der Schicht 104 verringert wird und/oder indem die Dicke reduziert wird, was jedoch andererseits zu deutlich geänderten Schwellwertspannungen führen kann, was nicht kompatibel ist mit dem gesamten Entwurfsaufbau des Transistors 150a.
-
Obwohl die zuvor beschriebene Prozessstrategie einen vielversprechenden Ansatz bietet, um die grundlegenden Transistoreigenschaften festzulegen, etwa die Austrittsarbeit und somit die Schwellwertspannung komplexer Transistoren während einer frühen Fertigungsphase, kann jedoch die resultierende hohe Defektrate des Silizium/Germanium-Materials ausgeprägte Bauteilausfälle auf Grund der entsprechenden Dislokationsdefekte hervorrufen, die noch wesentlich in Zahl und Größe ansteigen können, wenn die Germaniumkonzentration auf einen Pegel von ungefähr 25 Atomprozent und mehr anzuheben ist, um damit in geeigneter Weise die Schwellwertspannung des p-Kanaltransistors einzustellen. Eine Verringerung der Dicke der Silizium/Germanium-Schicht zur Verringerung der Anzahl der Dislokationsdefekte ist jedoch keine gangbare Lösung, da einer Verringerung der Dicke auch wesentlich die resultierende Schwellwertspannung beeinflusst, wodurch die Wirkung der höheren Germaniumkonzentration wieder aufgehoben würde.
-
Die
US 2008/0 128 750 A1 offenbart NMOS- und PMOS-Transistoren mit einer Halbleiterlegierung mit gradueller Germaniumkonzentration.
-
Die
US 2004/0219 726 A1 offenbart ein Substrat mit einer Opferschicht aus einer Halbleiterlegierung mit gradueller Germaniumkonzentration.
-
Im Hinblick auf die zuvor beschriebene Situation ist es die Aufgabe der vorliegenden Erfindung Prozesstechniken und Halbleiterbauelemente bereitzustellen, in denen komplexe Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung hergestellt werden können, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Die vorliegende Erfindung stellt allgemein Halbleiterbauelemente und Fertigungstechniken bereit, in denen die elektronischen Eigenschaften eines Kanalgebiets eines komplexen Feldeffekttransistors eingestellt werden, indem eine speziell ausgebildete Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, vorgesehen wird, wobei die Anzahl an ausgeprägten Gitterdefekten, etwa an Dislokationen, deutlich reduziert wird, indem ein abgestuftes Konzentrationsprofil über die Dicke der Halbleiterlegierung hinweg eingerichtet wird. D. h., die schwellwerteinstellende Halbleiterlegierung wird so vorgesehen, dass sie eine kleinere Gitterfehlanpassung relativ zu dem Halbleiterbasismaterial des betrachteten aktiven Gebiets aufweist, so dass an einer Grenzfläche, die zwischen dem schwellwerteinstellenden Halbleitermaterial und dem Siliziumbasismaterial gebildet ist, das Aufwachsen der Halbleiterlegierung in Gang gesetzt wird, ohne dass eine große Wahrscheinlichkeit des Erzeugens von Gitterdefekten besteht. Beispielsweise werden die Aufwachsbedingungen so eingestellt, dass ein anfänglicher Anteil der atomaren Sorte, die eigentlich die Gitterfehlanpassung hervorruft, etwa der Germaniumsorte in einer Silizium/Germanium-Materialmischung, 10 Atomprozent oder deutlich weniger beträgt, wobei dies von der Art der betrachteten atomaren Sorte abhängt. Wenn beispielsweise eine Halbleiterlegierung mit einer atomaren Sorte mit deutlich unterschiedlichem kovalenten Radius abzuscheiden ist, kann eine geeignete Konzentration von weniger als 10 Atomprozent während einer Anfangsphase des Aufwachsprozesses verwendet werden. Daraufhin wird die Konzentration der atomaren Sorte der Halbleiterlegierung geeignet so angepasst, dass ein graduelles oder variierendes Konzentrationsprofil erhalten wird, um schließlich die gewünschte Zusammensetzung der Halbleiterlegierung an deren Oberfläche zu erhalten. Durch das Festlegen des Anfangskonzentrationswertes und des Endkonzentrationswertes für die Legierungssorte und durch das Einstellen des entsprechenden Konzentrationsgradienten kann nicht nur eine bessere Gitterqualität erhalten werden, sondern es wird auch ein hoher Grad an Flexibilität beim Einstellen der resultierenden Schwellwertspannung des betrachteten Transistors erreicht. Durch das Einrichten eines graduellen oder variierenden bzw. abgestuften Konzentrationsprofils können die Aufwachsbedingungen während einer beliebigen Phase des epitaktischen Aufwachsprozesses in einem Zustand gehalten werden, in welchem das Erzeugen von Gitterdefekten reduziert ist, da beispielsweise die entsprechende Schichtdicke und/oder die Konzentration in jeder einzelnen Aufwachsphase bei nicht kritischen Werten gehalten werden können, wodurch eine hohe Kristallqualität des aufgewachsenen Halbleiterlegierungsmaterials sichergestellt ist.
-
Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren gemäß Anspruch 1 oder 11 und durch die Vorrichtung nach Anspruch 17 gelöst.
-
Kurze Beschreibung der Zeichnungen
-
Diverse Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen auch deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1c schematisch ein herkömmliches komplexes Halbleiterbauelement zeigen, wobei die Schwellwertspannung eines p-Kanaltransistors in einer frühen Fertigungsphase auf der Grundlage einer Silizium/Germanium-Legierung eingestellt wird, über der eine Metallgateelektrodenstruktur mit großem ε gebildet wird;
-
2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen komplexe Feldeffekttransistoren hergestellt werden, wovon einige eine schwellwerteinstellende Halbleiterlegierung mit einem abgestuften Konzentrationsprofil erhalten, um Gitterdefekte gemäß anschaulicher Ausführungsformen zu reduzieren.
-
Detaillierte Beschreibung
-
Die vorliegende Erfindung stellt allgemein Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, in das aktive Gebiet spezieller Transistoren, etwa von p-Kanaltransistoren, eingebaut wird, wobei eine deutlich geringere Anzahl an Gitterdefekten erreicht wird, was bewerkstelligt wird, indem die Halbleiterlegierung mit einem variierenden oder abgestuften Konzentrationsprofil vorgesehen wird. In dieser Hinsicht ist ein variierendes oder graduelles oder abgestuftes Konzentrationsprofil als ein „vertikales” Profil einer Konzentration der betrachteten legierungsbildenden Sorte über die Dicke der Halbleiterlegierung hinweg zu verstehen, wobei die Konzentration an einer Oberfläche oder Grenzfläche unterschiedlich ist zu der Konzentration, die zumindest an einer dazwischen liegenden Position bestimmt wird, d. h. einer Zwischenschicht. Beispielsweise sind Konzentrationswerte der legierungsbildenden Sorte in entsprechenden gegenüberliegenden Grenzflächen oder Oberflächen der betrachteten Schicht unterschiedlich, während in anderen Fällen ein Konzentrationsmaximum an einer Zwischenposition über die Dicke der Halbleiterlegierung hinweg angeordnet ist. Beispielsweise variiert in einigen hierin offenbarten anschaulichen Ausführungsformen die Konzentration der Halbleiterlegierung derart, dass der Grad an Gitterfehlanpassung an einer Grenzfläche, die zwischen dem Halbleiterbasismaterial und der Halbleiterlegierung gebildet ist, geringer ist im Vergleich zu der Gitterfehlanpassung an der gegenüberliegenden Oberfläche oder Grenzfläche. In dieser Hinsicht ist eine Gitterfehlanpassung als die Differenz der natürlichen, d. h. der entspannten, Gitterzustände der betrachteten Halbleitermaterialien zu verstehen. Wenn beispielsweise ein Siliziumbasismaterial in dem aktiven Gebiet vorgesehen ist und das darauf herzustellende Halbleiterlegierungsmaterial ist eine Silizium/Germaniumlegierung, ist generell die natürliche Gitterkonstante des Silizium/Germaniummaterials größer als die natürliche Gitterkonstante des Siliziums, wodurch eine gewisse Gitterfehlanpassung erhalten wird, wobei die Größe der Fehlanpassung mit einer Zunahme der Germaniumkonzentration wächst, die die legierungsbildende Sorte mit dem größeren kovalenten Radius im Vergleich zu der Siliziumsorte des Halbleiterbasismaterials ist. Typischerweise ist eine erhöhte Gitterfehlanpassung mit einer Zunahme entsprechender Dislokationsdefekte verknüpft, die beim Aufwachsen einer Halbeliterlegierung auf einem Halbleiterbasismaterial hervorgerufen werden, wie dies beispielsweise in konventionellen schwellwerteinstellenden Halbleiterlegierungen der Fall ist, um die speziellen elektronischen Eigenschaften in dem Kanalgebiet von p-Kanaltransistoren festzulegen.
-
Im Zusammenhang mit der vorliegenden Erfindung ist ein „variierendes” oder „graduelles oder abgestuftes” Konzentrationsprofil als eine beliebige Art an Variation zu verstehen, etwa als eine im Wesentlichen kontinuierliche Änderung oder als eine sprunghafte Änderung, in der ein ausgeprägter Unterschied der Konzentration in zwei oder mehr „Teilschichten” der Halbleiterlegierung festgestellt wird.
-
In einigen anschaulichen hierin offenbarten Ausführungsformen wird die schwellwerteinstellende Halbleiterlegierung auf der Grundlage von CVD-(chemische Dampfabscheide-)Techniken bei geringem Druck erzeugt, wobei das betrachtete Halbleitermaterial selektiv auf einem Basismaterial aufgewachsen wird, wobei Prozessparameter, etwa Temperatur, Gasdurchflussraten, Druck und dergleichen geeignet so festgelegt werden, dass eine ausgeprägte Materialabscheidung auf dielektrischen Oberflächenbereichen, etwa auf Siliziumdioxid, Siliziumnitrid und dergleichen, unterdrückt ist, während die atomaren Substanzen im Wesentlichen auf dem Halbleiterbasismaterial anhaften. Z. B. sind gut etablierte Abscheiderezepte verfügbar, in denen die Prozesstemperatur im Bereich von ungefähr 500°C bis 900°C liegt und ein Druck von ungefähr 0,133 Pa bis 133 Pa (1 mTorr bis 1 Torr) angewendet wird, wobei gut etablierte CVD-Abscheideanlagen in Verbindung mit geeigneten Vorstufenmaterialien, etwa Silan, Germaniumhydrid und dergleichen angewendet werden.
-
Mit Bezug zu den 2a bis 2e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1c verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer frühen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 200 ein Substrat 201 in Verbindung mit einer Halbleiterschicht 202, die in einigen anschaulichen Ausführungsformen ein Siliziummaterial ist. Wenn eine SOI-(Silizium-auf-Isolator-)Architektur zu verwenden ist, ist ein vergrabenes isolierendes Material (nicht gezeigt) unter der Halbleiterschicht 202 ausgebildet. Ferner umfasst in der gezeigten Fertigungsphase die Halbleiterschicht 202 Isolationsgebiete 202c, die lateral aktive Gebiete 202a, 202b abgrenzen, wovon eines eine geeignete Halbleiterlegierung erhält, um damit die elektronischen Eigenschaften im Hinblick auf die Schwellwertspannung und dergleichen für einen Feldeffekttransistor einzustellen, der in und über dem entsprechenden aktiven Gebiet herzustellen ist. In dem gezeigten Beispiel erhält das aktive Gebiet 202a eine schwellwerteinstellende Halbleiterlegierung, während ein aktives Gebiet 202b durch ein geeignetes Hartmaskenmaterial 203, etwa durch Siliziumdioxid, Siliziumnitrid, amorphen Kohlenstoff oder eine Kombination davon abgedeckt ist.
-
Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies auch beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Nach der Herstellung der aktiven Gebiete 202a, 202b wird somit das Hartmaskenmaterial 203 gemäß einer geeigneten Prozessstrategie aufgebracht. Z. B. werden Materialschichten verwendet, die zuvor für die Herstellung der Isolationsstruktur 202c bereitgestellt wurden, während in anderen Fällen zusätzliche oder alternativ zu der Vorgehensweise weitere Materialschichten aufgebracht werden oder durch Oxidation hergestellt werden, wobei dies von den gesamten Prozessbedingungen abhängt. Daraufhin wird die entsprechende Maskenschicht auf der Basis geeigneter Lithographietechniken strukturiert, wodurch das aktive Gebiet 202a freigelegt wird. In einigen anschaulichen Ausführungsformen, wie dies gezeigt ist, wird das aktive Gebiet 202a abgesenkt, wie dies durch 202r angegeben ist, um damit bessere Aufwachsbedingungen während des nachfolgenden epitaktischen Aufwachsprozesses zu schaffen und auch um eine bessere endgültige Oberflächentopographie der aktiven Gebiete 202a, 202b zu erhalten, nachdem die schwellwerteinstellende Halbleiterlegierung hergestellt ist. Nach der optionalen Absenkung des aktiven Gebiets 202a können geeignete Reinigungsrezepte angewendet werden, um Kontaminationsstoffe, natürliche Oxide und dergleichen abzutragen, was durch geeignete Nasschemien, Wärmebehandlungen und dergleichen bewerkstelligt werden kann. Daraufhin wird das Bauelement 200 der Einwirkung einer Abscheideatomsphäre 207 ausgesetzt, um selektiv eine Halbleiterlegierung auf dem aktiven Gebiet 202a abzuscheiden. Wie zuvor erläutert ist, sind gut etablierte LPCVD-Rezepte verfügbar, um eine Vielzahl an Halbleiterlegierungen, etwa Silizium/Germanium, Silizium/Germanium/Zinn, Galliumarsenid, und dergleichen abzuscheiden, wobei typischerweise eine Abscheidetemperatur und ein Prozessdruck angewendet werden, wie dies zuvor angegeben ist. In der gezeigten Ausführungsform können legierungsbildende Atomsorten 207a, 207b mit einer speziellen Konzentration in der Atomsphäre 207 vorgesehen werden, um damit eine gewünschte Anfangsmaterialzusammensetzung bei der Herstellung der Halbleiterlegierung in der freiliegenden Oberfläche oder Grenzfläche 202s zu erhalten. In einigen anschaulichen Ausführungsformen sind die Sorten 207a, 207b Silizium und Germanium, um eine Silizium/Germanium-Legierung mit einer variierenden Konzentration dieser legierungsbildenden Substanzen zu bilden. Z. B. werden das Vorstufengas, etwa Germaniumhydrid, und das siliziumenthaltende Vorstufengas so bereitgestellt, dass eine relativ geringe Germaniumkonzentration erhalten wird, um damit eine Anfangslegierungsschicht zu erzeugen, die eine geringe Gitterfehlanpassung im Hinblick auf das Halbleiterbasismaterial besitzt, d. h. im Hinblick auf das Material der Oberfläche 202s des aktiven Gebiets 202a. Während einer Anfangsphase des Abscheideprozesses 207 werden somit relativ unkritische Abscheidebedingungen geschaffen, wodurch das Erzeugen einer ausgeprägten Anzahl an Dislokationsdefekten vermieden wird.
-
2b zeigt schematisch das Bauelement 200 in einer fortgeschrittenen Phase des Abscheideprozesses 207. Wie gezeigt, ist eine erste Schicht oder ein Schichtbereich 204a auf der Oberfläche 202s gebildet, die nunmehr eine Grenzfläche zwischen dem Halbleiterbasismaterial des aktiven Gebiets 202a und der Halbleiterlegierung, die darauf zu bilden ist, darstellt, wobei der erste Bereich 204a eine geeignete Zusammensetzung so besitzt, dass eine unerwünschte Erzeugung von Dislokationsdefekten vermieden wird, wie dies zuvor erläutert ist. In einigen anschaulichen Ausführungsformen wird die Schicht 204a als eine Silizium/Germaniumlegierung mit einer Germaniumkonzentration von 10 Atomprozent oder weniger an der Grenzfläche 202f hergestellt. In anderen Fällen wird die Schicht 204a mit einer Germaniumkonzentration von ungefähr 5 Atomprozent oder weniger an der Grenzfläche 202f erzeugt. In dieser Hinsicht sollte beachtet werden, dass die Grenzfläche 202s als eine Materialschicht zu verstehen ist, die eine Germaniumkonzentration besitzt, die 1 Atomprozent oder weniger enthält.
-
In anderen anschaulichen Ausführungsformen ist in der Schicht 204a eine weitere Atomsorte, etwa Kohlenstoff und dergleichen eingebaut, wenn dies für die Kristallqualität der Halbleiterlegierung an der Grenzfläche 202s als geeignet erachtet wird. In einigen anschaulichen Ausführungsformen wird die Konzentration der Sorten 207a, 207b weiter in dieser Phase des Abscheideprozesses 207 variiert, beispielsweise um die Konzentration der legierungsbildenden Sorten mit dem unterschiedlichen kovalenten Radius, etwa der Germaniumsorte, zu erhöhen, um damit eine weitere Schicht oder einen Schichtbereich mit einer Materialzusammensetzung zu schaffen, der geeignet ist um die schließlich gewünschten elektronischen Eigenschaften eines Kanalgebiets zu erhalten, das in dem aktiven Gebiet 202a zu erzeugen ist. Zu diesem Zweck werden beispielsweise die Gasdurchflussraten der entsprechenden Vorstufenmaterialien geeignet eingestellt, indem anlageninterne Steuerungsressourcen und Mechanismen verwendet werden, wie sie typischerweise in etablierten Abscheideanlagen verfügbar sind.
-
2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Phase, wobei eine Schicht oder ein Schichtbereich 204b auf der Schicht 204a gebildet ist, so dass eine variierende oder graduelle abgestufte Konzentration des Profils über die Dicke der Schichten 204a, 204b hinweg erreicht wird. Wie zuvor erläutert ist, können die Schichten 204a und 204b individuell eine im Wesentlichen konstante Materialzusammensetzung besitzen, die sich jedoch voneinander gemäß den gewünschten gesamten Konzentrationsgradienten unterscheidet. In anderen Fällen wird ein im Wesentlichen kontinuierlicher Übergang innerhalb und ggf. zwischen den Schichten 204a, 204b eingestellt, so dass in diesem Falle eine entsprechende Unterscheidung diskreter Teilschichten nicht angebracht ist. In diesem Falle repräsentieren die Schichten 204a, 204b eine resultierende Dicke der Halbleiterlegierung mit variierendem Konzentrationsprofil in Abhängigkeit von der Abscheidezeit, der Abscheidrate und der variierenden Konzentration der legierungsbildenden Sorte in der Abscheideatmosphäre. Ferner kann in dieser Phase der Abscheideprozess 207, die in 2c gezeigt ist, eine weitere Variation der Konzentration erreicht werden, indem die Gasdurchflussraten der Sorten 207a, 207b geeignet eingestellt werden, um damit eine gewünschte erdgültige Dicke und ein gewisses Konzentrationsprofil gemäß den gesamten Bauteilerfordernissen zu erreichen.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein schwellwerteinstellendes Halbleitermaterial 204 auf dem aktiven Gebiet 202a gebildet, d. h. auf dem entsprechenden Basismaterial, und somit repräsentiert die Schicht 204 nunmehr einen Teil des aktiven Gebiets 202a, auf welchem eine komplexe Gateelektrodenstruktur herzustellen ist. In dem in 2d gezeigten Beispiel sind drei Schichten 204a, 204b, 204c als separate Schichten gezeigt, während in anderen Fällen die Anzahl und die Dicke derartiger unterscheidbarer Schichten variieren kann. In anderen Fällen ist der Übergang in derartigen hypothetischen Schichten mit unterschiedlicher Konzentration entsprechend dem Abscheiderezept so eingestellt, dass ein gewünschter Konzentrationsgradient und eine Variation über die Dicke der Schicht 204 hinweg erhalten werden. In einigen anschaulichen Ausführungsformen wird die Materialzusammensetzung derart gewählt, dass der Grad an Gitterfehlanpassung an einer Oberseitenfläche 204s größer ist als eine entsprechende Gitterfehlanpassung an der Grenzfläche 202s. Beispielsweise beträgt für eine Silizium/Germanium-Legierung die Germaniumkonzentration an der Oberseitenfläche 204s 30 Atomprozent oder mehr, wobei zu beachten ist, dass auch eine andere gewünschte Konzentration eingestellt werden kann. In anderen Fällen wird die Konzentration so festgelegt, dass der Grad an Gitterfehlanpassung an der Grenzfläche 202s gering ist und in Richtung der oberen Fläche ansteigt, wobei der Grad an Gitterfehlanpassung dann abnehmen kann, um damit gut definierte Oberflächenbedingungen an der Oberfläche 204s zu schaffen. Beispielsweise kann die Germaniumkonzentration an der Grenzfläche 202s gering sein und kann bis zu einem gewünschten Wert, beispielsweise bis zu 30 Atomprozent oder mehr ansteigen, und kann nachfolgend abfallen, um damit eine Germaniumkonzentration von ungefähr 10 Atomprozent oder weniger oder eine Germaniumkonzentration von Null zu erreichen, so dass eine im Wesentlichen reine Siliziumoberfläche geschaffen wird. Auf diese Weise werden ähnliche Bedingungen für die aktiven Gebiete 202a, 202b für die weitere Bearbeitung geschaffen, beispielsweise zur Herstellung eines siliziumdioxidbasierten Gatedielektrikumsmaterials, möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε, wobei dennoch das abgestufte Profil in der Schicht 204 für ausreichend Flexibilität sorgt, um eine gewünschte Schwellwertspannung zu erreichen.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 250a, der in einer anschaulichen Ausführungsform ein p-Kanaltransistor ist, in und über dem aktiven Gebiet 202a gebildet, das die Halbleiterlegierung 204 mit dem abgestuften Konzentrationsprofil enthält. Der Transistor 250a enthält Drain- und Sourcegebiete 252 in Verbindung mit einem Kanalgebiet 251, das zumindest teilweise in der Schicht 204 ausgebildet ist. Ferner ist eine Gateelektrodenstruktur 260a auf der schwellwerteinstellenden Halbleiterlegierung 204 gebildet und umfasst ein dielektrisches Material mit großem ε 263a in Verbindung mit einem metallenthaltenden Elektrodenmaterial 262a, woran sich ein weiteres Elektrodenmaterial 261, etwa ein Halbleitermaterial und dergleichen anschließt. Ferner ist eine Seitenwandabstandshalterstruktur 266 in der Gateelektrodenstruktur 260a vorgesehen, die für das Einstellen des lateralen und vertikalen Profils der Drain- und Sourcegebiete 252 verwendet werden kann, wenn diese auf der Grundlage von Implantationstechniken hergestellt werden. In ähnlicher Weise ist ein zweiter Transistor 250b in und über dem aktiven Gebiet 202b ausgebildet und ist in einer anschaulichen Ausführungsform ein n-Kanaltransistor. Ferner sind die Drain- und Sourcegebiete 252 in Verbindung mit dem Kanalgebiet 251 in dem aktiven Gebiet 202b gemäß den Erfordernissen des Transistors 250b vorgesehen. Eine Gateelektrodenstruktur 260b ist auf dem aktiven Gebiet 202b ausgebildet und weist ein dielektrisches Material mit großem ε 263b in Verbindung mit einem metallenthaltenden Elektrodenmaterial 262b und einem weiteren Elektrodenmaterial 261 auf. Ferner ist die Abstandshalterstruktur 266 auch in der Gateelektrodenstruktur 260 vorgesehen. Zu beachten ist, dass die Transistoren 250a, 250b auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden können, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Insbesondere können die entsprechenden Schwellwertspannungen auf der Grundlage der Materialien 263a und/oder 262a in Verbindung mit der Legierung 204 einerseits und auf der Grundlage der Materialien 263b, 262b andererseits eingestellt werden. Wie zuvor erläutert ist, wird in einigen Fällen ein konventionelles dielektrisches Material beispielsweise in Form eines Siliziumoxinitridmaterials und dergleichen vorgesehen, wie dies durch 267a, 267b angegeben ist, um bessere Grenzflächeneigenschaften für die Gateelektrodenstrukturen 260a, 260b zu erreichen. In einigen anschaulichen Ausführungsformen werden die Schichten 267a, 267b auf der Grundlage ähnlicher Prozessbedingungen hergestellt, wenn beispielsweise ein geeignet angepasstes Halbleitermaterial an der Oberseitenfläche der Schicht 204 vorgesehen wird, das ähnliche Eigenschaften besitzt wie das aktive Gebiet 202b. In anderen Fällen wird das Material 267a auf der Oberseite der Schicht 204 erzeugt, die eine gewünschte hohe Germaniumkonzentration besitzt, wenn eine Silizium/Germaniumlegierung betrachtet wird. Auf Grund der besseren Gitterkonfiguration des Materials 204, insbesondere an der Grenzfläche 202 wird eine bessere Gleichmäßigkeit der Transistoreigenschaften erreicht, während gleichzeitig Ausbeuteverluste deutlich verringert werden.
-
Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die Schwellwertspannung von Feldeffekttransistoren in Verbindung mit komplexen Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase eingestellt wird, indem eine speziell angepasste Kanalhalbleiterlegierung bereitgestellt wird, die ein variierendes Konzentrationsprofil über die Dicke des Materials hinweg aufweist, wodurch eine bessere Flexibilität bei der Einstellung der gesamten Transistoreigenschaften erreicht wird, während gleichzeitig die Anzahl an Dislokationsdefekten deutlich verringert wird, da das Material mit einer geringen Gitterfehlanpassung an der Grenzfläche zum Halbleiterbasismaterial hergestellt werden kann, während ein gewünschter Konzentrationsgradient bei dem weiteren Aufwachsen der Halbleiterlegierung eingestellt wird. Auf diese Weise können gut etablierte CVD-Epitaxietechniken bei geringem Druck angewendet werden, wobei dennoch ein hoher Grad an Flexibilität bei der Einstellung der Transistoreigenschaften erreicht wird und wobei unerwünschte Ausbeuteverluste vermieden werden, die in konventionellen Vorgehensweisen durch Dislokationsdefekte hervorgerufen werden.
