DE102010029532B4 - Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist - Google Patents

Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist Download PDF

Info

Publication number
DE102010029532B4
DE102010029532B4 DE102010029532A DE102010029532A DE102010029532B4 DE 102010029532 B4 DE102010029532 B4 DE 102010029532B4 DE 102010029532 A DE102010029532 A DE 102010029532A DE 102010029532 A DE102010029532 A DE 102010029532A DE 102010029532 B4 DE102010029532 B4 DE 102010029532B4
Authority
DE
Germany
Prior art keywords
region
etching process
forming
etching
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010029532A
Other languages
English (en)
Other versions
DE102010029532A1 (de
Inventor
Frank Wirbeleit
Andy Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010029532A priority Critical patent/DE102010029532B4/de
Priority to US13/113,698 priority patent/US8664056B2/en
Priority to TW100118253A priority patent/TWI503896B/zh
Priority to SG2011038684A priority patent/SG176409A1/en
Priority to CN201110153220.4A priority patent/CN102263032B/zh
Publication of DE102010029532A1 publication Critical patent/DE102010029532A1/de
Application granted granted Critical
Publication of DE102010029532B4 publication Critical patent/DE102010029532B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

Verfahren mit: Bilden eines amorphen Bereichs in einem anfänglich kristallinen aktiven Gebiet eines Transistors benachbart zu einer Gateelektrodenstruktur des Transistors; Ausführen eines ersten Ätzprozesses, der ein im Wesentlichen isotropes Ätzverhalten aufweist, derart, dass Material des amorphen Bereichs in einer im Wesentlichen richtungsunabhängigen Weise entfernt und eine Aussparung geschaffen wird; Ausführen eines zweiten Ätzprozesses derart, dass eine Größe und eine Form der Aussparung eingestellt wird, wobei der zweite Ätzprozess eine kristallographisch anisotrope Abtragsrate besitzt; und Bilden einer verformungsinduzierenden Halbleiterlegierung zumindest in der Aussparung durch Ausführen eines selektiven epitaktischen Aufwachsprozesses.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere Transistoren mit verformten Kanalgebieten unter Anwendung eines eingebetteten Si/Ge-Materials (Silizium/Germanium), um die Ladungsträgerbeweglichkeit in den Kanalgebieten der Transistoren zu erhöhen.
  • Beschreibung des Stands der Technik
  • Die Herstellung komplexer integrierter Schaltungen macht es erforderlich, eine große Anzahl an Transistoren vorzusehen, die das wesentliche Schaltungselement für komplexe Schaltungen repräsentieren. Beispielsweise werden mehrere 100 Millionen Transistoren in gegenwärtig verfügbaren komplexen integrierten Schaltungen eingebaut. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. In CMOS-Schaltungen werden komplementäre Transistoren, d. h. p-Kanaltransistoren und n-Kanaltransistoren, verwendet, um Schaltungselemente herzustellen, etwa Inverter und andere Logikgatter, um damit sehr komplexe Schaltungsanordnungen zu entwerfen, etwa CPUs, Speicherchips und dergleichen. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor oder allgemein ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Drain- und Sourcegebieten und einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – vom Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Die kontinuierliche Verringerung der Transistorabmessungen beinhaltet jedoch eine Reihe von Problemen, die damit verknüpft sind und die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise sind sehr anspruchsvolle Dotierstoffprofile in vertikaler Richtung und auch in lateraler Richtung in den Drain- und Sourcegebieten erforderlich, um einen geringen Schichtwiderstand und Kontaktwiderstand in Verbindung mit der gewünschten Kanalsteuerbarkeit zu erreichen. Ferner wird auch das Gatedielektrikumsmaterial an die geringere Kanallänge angepasst, um damit die erforderliche Kanalsteuerbarkeit zu bewahren. Jedoch üben einige Mechanismen zum Beibehalten einer guten Kanalsteuerbarkeit auch einen negativen Einfluss auf die Ladungsträgerbeweglichkeit in dem Kanalgebiet des Transistors aus, wodurch die Vorteile teilweise aufgehoben werden, die durch die Verringerung der Kanallänge erreicht werden.
  • Da die kontinuierliche Größenreduzierung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung sehr komplexer Prozesstechniken notwendig macht und auch zu einer weniger ausgeprägten Leistungssteigerung auf Grund der Mobilitätsbeeinträchtigung beiträgt, wurde vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente zu verbessern, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet bei einer vorgegebenen Kanallänge erhöht wird, wodurch eine Leistungssteigerung möglich ist, die vergleichbar ist mit dem Voranschreiten zu einem Technologiestandard, in welchem kleinere kritische Abmessungen erforderlich sind, wobei jedoch viele der Prozessanpassungen, die mit der Größenreduzierung verknüpft sind, vermieden oder zumindest zeitlich verschoben werden.
  • Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem etwa eine Zugverspannung oder eine kompressive Verspannung in der Nähe des Kanalgebiets erzeugt wird, um damit eine zugehörige Verformung in dem Kanalgebiet hervorzurufen, was zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet bei einer standardmäßigen Kristallkonfiguration des aktiven Siliziummaterials, d. h. einer (100) Oberflächenorientierung und einer Ausrichtung der Kanallänge in der <110> Richtung, die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit ausdrückt. Andererseits kann eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geboten wird, das Verhalten von p-Transistoren zu verbessern. Die Einführung einer Verspannungs- oder Verformungstechnik in den Herstellungsablauf integrierter Schaltungen ist ein sehr vielversprechender Ansatz, da verformtes Silizium als eine „neue” Art an Halbleitermaterial betrachtet werden kann, das die Herstellung schneller leistungsfähiger Halbleiterbauelemente ermöglicht, ohne dass teuere Halbleitermaterialien erforderlich sind, wobei auch viele der gut etablierten Fertigungstechniken weiterhin verwendbar sind.
  • Es wurde daher vorgeschlagen, beispielsweise ein Silizium/Germanium-Material nahe an dem Kanalgebiet anzuordnen, um damit eine kompressive Verspannung hervorzurufen, die zu einer entsprechenden Verformung führt. Bei der Herstellung des Si/Ge-Materials werden die Drain- und Sourcegebiete der PMOS-Transistoren selektiv abgesenkt, um Aussparungen zu bilden, während die NMOS-Transistoren maskiert sind, und nachfolgend wird das Silizium/Germanium-Material selektiv in den Aussparungen des PMOS-Transistors durch epitaktisches Aufwachsen erzeugt.
  • Obwohl die Technik große Vorteile im Hinblick auf eine Leistungssteigerung von p-Kanaltransistoren und damit auch für das gesamte CMOS-Bauelement bietet, zeigt sich jedoch, dass in modernen Halbleiterbauelementen, die eine große Anzahl an Transistoren erhalten, eine erhöhte Variabilität des Bauteilleistungsverhaltens beobachtet wird, was mit der zuvor beschriebenen Technik zum Einbau eines verformten Silizium/Germanium-Legierungsmaterials in den Drain- und Sourcegebieten von p-Kanaltransistoren verknüpft ist.
  • Die Anwesenheit eines verformungsinduzierenden Silizium/Germanium-Materials in den Drain- und Sourcegebieten von p-Kanaltransistoren kann drastisch den Durchlassstrom des Transistors verändern, so dass selbst kleine Schwankungen während des Einbaus des Silizium/Germanium-Materials oder entsprechende Schwankungen in der Materialzusammensetzung da her deutlich das Leistungsverhalten des p-Kanaltransistors beeinflussen. Die verformungsinduzierende Wirkung des eingebetteten Silizium/Germanium-Materials hängt von der Menge des eingebetteten verformungsinduzierenden Halbleitermaterials und dessen Abstand in Bezug auf das Kanalgebiet ab und ist auch von der Größe und der Form des verformungsinduzierenden Halbleitermaterials abhängig. Beispielsweise kann ein Einbau eines größeren Anteils an Germanium zu einer Zunahme der resultierenden Verformung führen, da der entsprechende Gitterunterschied zwischen dem Silizium/Germanium-Material und dem Siliziummaterial des aktiven Gebiets größer wird. Die maximale Konzentration an Germanium in der Halbleiterlegierung hängt jedoch von der angewendeten Prozessstrategie ab, da ein weiterer Anstieg der Germaniumkonzentration zu einer unerwünschten Germanium-Agglomeration führen kann, was wiederum zu erhöhten Gitterdefekten und dergleichen führen kann. Ferner hängen die Menge des verformungsinduzierenden Materials und dessen Form in den Drain- und Sourcegebieten von der Größe und der Form der Aussparungen ab, die in den Drain- und Sourcebereichen erzeugt werden, wobei auch der effektive Abstand von dem Kanalgebiet im Wesentlichen auf der Grundlage der Größe und der Form der entsprechenden Aussparungen festgelegt ist. Somit spielen für eine gegebene Abscheidetechnik zum Bereitstellen des verformungsinduzierenden Silizium/Germanium-Materials, d. h. für eine vorgegebene Germanium-Konzentration in dem Halbleitermaterial, die Größe und die Form der Aussparungen eine wichtige Rolle beim Einstellen des Gesamtleistungsvermögens des Transistors, wobei insbesondere die Gleichmäßigkeit über den Chip hinweg und die Gleichmäßigkeit über das Substrat hinweg der resultierenden Leistungssteigerung von p-Kanaltransistoren wesentlich von der Größe und der Form der Aussparungen abhängt.
  • Ein typischer konventioneller Prozessablauf zur Herstellung eines eingebetteten Silizium/Germanium-Materials in p-Kanaltransistoren umfasst die folgenden Prozessschritte. Nach der Herstellung der aktiven Halbleitergebiete, um darin und darüber Transistoren herzustellen, was typischerweise durch Herstellen geeigneter Isolationsstrukturen bewerkstelligt wird, die die aktiven Gebiete lateral begrenzen, während die Gateelektrodenstrukturen auf der Grundlage einer geeigneten Prozessstrategie hergestellt worden. D. h. geeignete Materialien, etwa dielektrische Materialien, Elektrodenmaterialien und dergleichen werden in Verbindung mit einem oder mehreren geeigneten dielektrischen Deckmaterialien vorgesehen, die zusätzlich zu dem eigentlichen Strukturieren des Gateschichtstapels als Ätz- und Abscheidemasken in einer späten Fertigungsphase verwendet werden, wenn das eingebettete verformungsinduzierende Silizium/Germanium-Material hergestellt wird. In komplexen Anwendungen werden die Gateelektrodenstrukturen von Feldeffekttransistoren mit einer Gatelänge von 50 nm und weniger vorgesehen, wodurch das grundlegende verbesserte Transistorverhalten erreicht wird, beispielsweise im Hinblick auf die Schaltgeschwindigkeit und den Durchlassstrom. Die geringeren kritischen Abmessungen tragen aber ebenfalls zu einer ausgeprägten Abhängigkeit des resultierenden Transistorverhaltens von Prozessschwankungen bei, insbesondere wenn diese durch Implementieren eines sehr effizienten leistungssteigernden Mechanismus hergestellt werden, etwa das Einbetten des verformungsinduzierenden Silizium/Germanium-Materials in p-Kanaltransistoren. Beispielsweise kann eine Schwankung des lateralen Abstands des Silizium/Germanium-Materials in Bezug auf das Kanalgebiet in überproportionaler Weise das schließlich erreichte Leistungsvermögen beeinflussen, insbesondere wenn grundsätzlich äußerst größenreduzierte Transistoren betrachtet werden. Beispielsweise kann das Ausbilden von Seitenwandabstandshaltern an den Gateelektrodenstrukturen zum Bewahren der Integrität empfindlicher Materialien, etwa des Gatedielektrikumsmaterials, des Elektrodenmaterials, und dergleichen, den lateralen Abstand deutlich beeinflussen, wobei ein einfaches Verringern der resultierenden Abstandshalterbreite nicht unbedingt mit anderen Bauteilerfordernissen verträglich ist, etwa der Integrität der Gatematerialien. Somit kann insbesondere bei einer reduzierten Gatelänge selbst eine geringe Schwankung der Abstandshalterbreite wesentlich zu einer Gesamtvariabilität der resultierenden Leistungssteigerung beitragen, die durch das eingebettete Silizium/Germanium-Material erreicht wird. Auf der Grundlage des dielektrischen Deckmaterials und der Seitenwandabstandshalterstrukturen werden dann Aussparungen in die Drain- und Sourcebereiche geätzt, wobei die Größe und die Form im Wesentlichen auf der Grundlage der Ätzparameter der jeweiligen Ätzstrategie festgelegt sind. Es sollte beachtet werden, dass andere Transistoren, etwa n-Kanaltransistoren, in denen ein eingebautes Silizium/Germanium-Material nicht erforderlich ist, mittels einer geeigneten Maskenschicht abgedeckt sind. Es ist gut bekannt, dass die Ätzrate in anisotropen plasmaunterstützten Prozessen von der lokalen Nachbarschaft eines gewissen Bauteilbereichs abhängt. In plasmaunterstützten anisotropen Ätzprozessen, die auf der Grundlage von Wasserstoffbromid und dergleichen zum Ätzen durch Siliziummaterial ausgeführt werden, werden geeignete organische Additive verwendet, um die anisotrope Natur in Verbindung mit geeignet ausgewählten Plasmabedingungen des betrachteten Ätzprozesses einzustellen. Die Anwesenheit reaktiver Komponenten, organische Additive und selbst die Plasmabedingungen können jedoch leicht abhängig von den lokalen Bedingungen variieren, etwa der „Dichte” an Schaltungselementen, und dergleichen. D. h., die lokale Struktur des Halbleiterbauelements kann die lokalen Ätzbedingungen beeinflussen, beispielsweise können in einem Bereich eine Vielzahl an freiliegenden Oberflächen, die zu ätzen sind, vorhanden sein, während in anderen Bauteilbereichen eine deutlich geringere „Dichte” entsprechender Oberflächenbereiche vorhanden ist, wodurch zu einem unterschiedlichen Ätzverhalten in diesen Bereichen beigetragen wird. Beispielsweise tritt bei der Herstellung von Aussparungen in den siliziumbasierten Drain- und Sourcegebieten von Transistoren in dicht gepackten Bauteilbereichen, d. h. in Bauteilbereichen, in denen dicht liegende Gateelektroden von Transistoren vorhanden sind, ein anderes Ätzverhalten auf im Vergleich zu weniger dicht gepackten Bauteilbereichen. Ein entsprechender Effekt ist als „Musterabhängigkeit” gut bekannt, was somit zu einem Unterschied in der Größe und/oder der Form der resultierenden Aussparungen führt, was wiederum daher zu einer sehr ausgeprägten Variabilität des Transistorleistungsverhaltens führt, wie dies auch zuvor erläutert ist.
  • In einigen konventionellen Vorgehensweisen wird die Variabilität in der Größe und Form der resultierenden Aussparungen zumindest zu einem gewissen Grade kompensiert, indem zusätzlich ein nasschemischer Ätzprozess ausgeführt wird, der eine hohe kristallographische Anisotropie aufweist, so dass eine genaue Einstellung des lateralen Abstands der Aussparungen und ihrer Größe und Form erreicht wird. Beispielsweise kann ein kristallographisch anisotroper Ätzprozess bewerkstelligt werden, indem gut etablierte Ätzmittel, etwa Tetramethylammoniumhydroxid (TMAH), Kaliumhydroxid und dergleichen verwendet werden, wobei die nasschemische Ätzchemie ein inneres „anisotropes” Ätzverhalten im Hinblick auf unterschiedliche Kristallorientierungen des zu strukturierenden Siliziummaterials besitzt. Somit bietet dieser innere Unterschied in der Ätzrate eine Möglichkeit der Beschränkung des Ätzverhaltens in der lateralen Richtung der Aussparungen bei standardmäßiger Kristallkonfiguration des siliziumbasierten Materials, wodurch eine bessere Prozessgleichmäßigkeit im Hinblick auf die Größe und die Form der resultierenden Aussparungen erreicht wird. Typischerweise wird eine standardmäßige Kristallorientierung eines Siliziummaterials verwendet, d. h. eine (100) Oberflächenorientierung, wobei die Transistorlängsrichtung entlang einer <110> Richtung oder einer physikalisch äquivalenten Richtung angeordnet ist, wobei eine deutlich geringere Ätzrate entlang von <111> Richtungen beobachtet wird im Vergleich zu anderen Kristallachsen, etwa den <110>, <100> Achsen oder entsprechenden äquivalenten Richtungen. Es sollte beachtet werden, dass in dieser Anmeldung entsprechende Kristallorientierungen so zu verstehen sind, dass diese physikalisch äquivalente Orientierungen repräsentieren, d. h. eine <100> Orientierung ist so zu verstehen, dass diese jede physikalisch äquivalente Orientierung repräsentiert, etwa <010>, <001>, <–100> und dergleichen. Das gleiche gilt für Kristallebenen.
  • Folglich werden beim Anwenden eines abschließenden kristallographisch anisotropen Ätzschrittes gut definierte Seitenwandflächen in der Aussparung beispielsweise gemäß der Kristallgeometrie erzeugt, wobei die (111) Ebenen als „Ätzstoppschichten” dienen.
  • Obwohl diese konventionelle Vorgehensweise bessere Ätzbedingungen und somit eine geeignete Form der resultierenden Aussparungen ergibt, zeigt sich dennoch, dass eine deutliche Schwankung in der Tiefe der Aussparungen über Halbleiterchipgebiete hinweg beobachtet wird, wobei eine geringere Tiefe der Aussparungen in Bauteilbereichen mit dicht liegenden Gateelektrodenstrukturen angetroffen wird, wohingegen eine größere Tiefe in Bauteilbereichen mit weniger dicht gepackten Transistoren angetroffen wird.
  • Die DE 10 2008 049733 B3 offenbart Aussparungen für verformungsinduzierende Halbleiterlegierungen, die mittels eines kristallographisch anisotropen Ätzverfahrens gebildet werden.
  • Im Lichte der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung Fertigungstechniken zur Herstellung von Transistoren mit verbessertem Leistungsverhalten auf der Grundlage eines eingebauten verformungsinduzierenden Halbleitermaterials bereitzustellen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Fertigungsstrategien zum Einbau eines Halbleitermaterials in Aussparungen bereit, die in den Drain- und Sourcebereichen von Transistoren vorgesehen sind, wobei eine deutlich geringere Abhängigkeit von Musterdichteeffekten vorhanden ist, wenn die entsprechenden Aussparungen hergestellt werden. Dazu wird das Material des Halbleitergebiets, das zu strukturieren ist, in geeigneter Weise auf der Grundlage einer Prozessstrategie modifiziert, die eine deutlich geringere oder keine Abhängigkeit von der Strukturdichte besitzt, etwa mit Hilfe eines Ionenimplantationsprozesses, wodurch eine „Schablone” in dem halbleiterbasierten Material geschaffen wird. Das modifizierte Halbleitermaterial wird dann auf der Grundlage eines isotropen Ätzprozesses, etwa eines nasschemischen Ätzprozesses, eines isotropen plasmaunterstützten Ätzprozesses geätzt, wobei das modifizierte Material für eine bessere Gleichmäßigkeit und Steuerbarkeit des Ätzprozesses sorgt. In einigen anschaulichen Ausführungsformen wird die Materialmodifizierung zur Erzeugung eines ausgeprägten Kristallschadens und somit zu einer Amorphisierung des Materials, was dann zu einer deutlich unterschiedlichen Ätzrate führt oder zu einer unterschiedlichen Reaktion auf andere Materialbehandlungsprozesse, etwa einen Oxidationsprozess, so dass eine bessere Gleichmäßigkeit im Hinblick auf die Größe und die Form einer entsprechenden Aussparung erreicht wird. Des weiteren kann eine verbesserte Form erhalten werden, indem ein kristallographisch anisotroper Ätzprozess ausgeführt wird, beispielsweise um gut definierte Seitenwandflächenbereiche zu schaffen, die mit dem Kanalgebiet der betrachteten Transistoren in Verbindung sind.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden in einem anfänglich kristallinen Gebiet eines Transistors eines amorphen Bereichs lateral benachbart zu einer Gateelektrodenstruktur eines Transistors. Das Verfahren umfasst ferner das Ausführen eines ersten Ätzprozesses, der ein im Wesentlichen isotropes Ätzverhalten aufweist, derart, dass Material des amorphen Bereichs in einer im Wesentlichen richtungsunabhängigen Weise abgetragen wird und derart, dass eine Aussparung erzeugt wird. Das Verfahren umfasst ferner das Ausführen eines zweiten Ätzprozesses derart, dass die Große und die Form der Aussparung eingestellt werden, wobei der zweite Ätzprozess eine kristallographisch anisotrope Abtragsrate besitzt. Ferner umfasst das Verfahren das Bilden einer verformungsinduzierenden Halbleiterlegierung zumindest in der Aussparung durch Ausführen eines selektiven epitaktischen Aufwachsprozesses.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Transistors. Das Verfahren umfasst das Ausführen eines Ionenimplantationsprozesses derart, dass eine Implantationssorte in ein Halbleitergebiet eingeführt wird, das lateral benachbart zu einer Gateelektrodenstruktur angeordnet ist. Das Verfahren umfasst ferner das Bilden von Aussparungen in dem Halbleitergebiet lateral benachbart zu der Gateelektrodenstruktur durch Ausführen eines Ätzprozesses und durch Steuern des Ätzprozesses unter Anwendung der Implantationssorte. Des weiteren umfasst das Verfahren das Bilden einer verformungsinduzierenden Halbleiterlegierung in den Aussparungen und das Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet benachbart zu der Gateelektrodenstruktur.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Modifizieren eines Bereichs eines aktiven Gebiets eines Transistors derart, dass eine erhöhte Abtragsrate im Hinblick auf ein isotropes Ätzrezept erreicht wird. Das Verfahren umfasst ferner das Ausführen eines Ätzprozesses und das Anwenden des Ätzrezepts derart, dass eine Aussparung in dem aktiven Gebiet geschaffen wird. Des weiteren wird mindestens eine geneigte Seitenwandfläche in der Aussparung erzeugt und es wird ein verformungsinduzierendes Halbleiterlegierungsmaterial in der Aussparung hergestellt.
  • Kurze Beschreibung der Zeichnungen
  • Diverse Ausführungsformen der vorliegenden Erfindung sind auch in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während eines Prozesses mit einer geringeren Strukturdichtenabhängigkeit zeigen, etwa während eines Ionenimplantationsprozesses, um einen Oberflächenbereich des Halbleitermaterials eines aktiven Gebiets benachbart zu einer Gateelektrodenstruktur zu modifizieren, wodurch die Größe und die Form von Aussparungen effizient festgelegt werden, die in dem aktiven Gebiet gemäß anschaulicher Ausführungsformen zu bilden sind;
  • 1c schematisch ein Dotierstoffkonzentrationsprofil einer Implantationssorte zeigt, die in dem aktiven Gebiet eingebaut ist, um die Größe und die Form von Aussparungen gemäß anschaulicher Ausführungsformen festzulegen;
  • 1d bis 1g schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein Transistor fertiggestellt wird, in welchem eine verformungsinduzierende Halbleiterlegierung eingebaut ist, die auf der Grundlage von Aussparungen mit verbesserter Form und Größe gemäß anschaulicher Ausführungsformen hergestellt ist; und
  • 1h und 1i schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen eine selektive Materialmodifizierung auf der Grundlage eines Implantationsprozesses in Verbindung mit einem oder mehreren zusätzlichen Prozessen erreicht wird, etwa mit einer Wärmebehandlung, einem Oxidationsprozess und dergleichen, um in geeigneter Weise die Größe und die Form von noch herzustellenden Aussparungen festzulegen.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung Techniken bereit, um Aussparungen in aktiven Gebieten von Transistoren herzustellen, indem ein Prozess mit einer geringeren Empfindlichkeit im Hinblick auf Strukturdichteeffekte angewendet wird, um damit die Größe und die Form von Aussparungen und somit von resultierenden eingebetteten Halbleitermaterialien festzulegen, etwa von verformungsinduzierenden Halbeitermaterialien in Form von Silizium/Germanium, Silizium/Kohlenstoff und dergleichen. Es sollte beachtet werden, dass in diesem Zusammenhang eine verformungsinduzierende Halbleitermischung, etwa ein Silizium/Germanium-Material, auch als eine Halbleiterlegierung bezeichnet wird und ein im Wesentlichen kristallines Halbleitermaterial bezeichnet, das eine unterschiedliche natürliche Gitterkonstante im Vergleich zu einem Siliziummaterial besitzt.
  • Die bessere Gleichmäßigkeit beim Festlegen der Form und der Größe von Aussparungen wird in einigen anschaulichen Ausführungsformen auf der Grundlage eines Ionenimplantationsprozesses erreicht, in welchem eine geeignete Implantationssorte so eingebaut wird, dass diese die Materialeigenschaften des getroffenen Bereichs des aktiven Gebiets modifiziert, beispielsweise im Hinblick auf die Ätzrate, die Oxidationsrate und dergleichen. Es ist beispielsweise gut bekannt, dass viele effiziente Ätzchemien, etwa TMAH, eine deutlich andere Ätzrate in einem Halbleitermaterial, etwa ein Siliziummaterial besitzen, wenn darin eine geeignete Implantationssorte eingebaut ist, im Vergleich zu dem gleichen Material ohne die Implantationssorte. Z. B. führt der Einbau von Xenon zu einer Verringerung der Gesamtätzrate insbesondere nach dem Wiederherstellen der anfänglichen kristallographischen Konfiguration, wenn TMAH zum Ätzen von Silizium selektiv in Bezug auf Siliziumdioxid, Siliziumnitrid und dergleichen verwendet wird. Ferner besitzt TMAH eine andere Ätzrate, d. h. eine deutlich höhere Ätzrate, in einem im Wesentlichen amorphen Siliziummaterial im Vergleich zu einem kristallinen Halbleitermaterial, so dass das absichtliche Erzeugen schwerer Kristallschäden zu einer erhöhten Abtragsrate führt und somit eine effiziente Steuerung des nachfolgenden Ätzprozesses ermöglicht. In ähnlicher Weise reagieren auch andere Ätzchemikalien unterschiedlich auf eine Modifizierung der Kristallstruktur, beispielsweise durch Erzeugen einer erhöhten Ätzrate für ein im Wesentlichen amorphes Material, wodurch ebenfalls eine gewünschte Einstellung der Größe und der Form von Aussparungen möglich ist, die in einem nachfolgenden Ätzprozess zu bilden sind.
  • In anderen Fällen ist die Oxidationsrate des Siliziummaterials effizient modifizierbar, beispielsweise kann dies erhöht werden, indem ein Teil des aktiven Gebiets amorphisiert wird, so dass eine bessere Gleichmäßigkeit bei der Ausbildung eines Oxids erreicht wird, selbst wenn der Oxidationsprozess selbst eine gewisse Abhängigkeit von Strukturdichteunterschieden zeigt.
  • Durch geeignetes Formen des Implantationsprofils während des Implantationsprozesses können somit die gewünschte Größe und Form der herzustellenden Aussparung definiert werden, wobei in einigen anschaulichen Ausführungsformen die Größe und die Form in einem weiteren Ätzprozess „feineingestellt” werden können, der auf der Grundlage eines kristallographisch anisotropen Ätzprozesses ausgeführt wird. Beispielsweise wird in einigen anschaulichen Ausführungsformen die gesamte Ätzsequenz zum Bereitstellen der Aussparung auf der Grundlage des modifizierten Halbleitermaterials bewerkstelligt, indem nasschemische Ätzchemien angewendet werden, ohne dass jegliche plasmaunterstützte Ätzprozesse eingesetzt werden. Auf diese Weise kann ein sehr effizienter Gesamtprozessablauf erreicht werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem eine Halbleiterschicht 102 vorgesehen ist, die ein siliziumbasiertes Halbleitermaterial repräsentieren kann, da der Großteil komplexer integrierter Schaltungen gegenwärtig und in der vorhersehbaren Zukunft auf der Grundlage von Siliziummaterial hergestellt wird. Es sollte jedoch beachtet werden, dass die hierin offenbarten Prinzipien auch auf andere Halbleitermaterialien, etwa ein Silizium/Germaniummaterial, und dergleichen, angewendet werden können, wobei ein entsprechender verformungsinduzierender Mechanismus auf der Grundlage eines eingebetteten Halbleitermaterials eingerichtet wird oder wenn ein Halbleitermaterial in ein aktives Gebiets eines Halbleiterbauelements neu eingebettet werden muss. Das Halbleitermaterial 102 kann einen Teil eines kristallinen Substratmaterials des Substrats 101 repräsentieren, wenn eine Vollsubstratkonfiguration betrachtet wird. In anderen Fällen (nicht gezeigt) ist eine vergrabene isolierende Materialschicht unter der Halbleiterschicht 102 vorgesehen. Wie gezeigt, weist in der gezeigten Fertigungsphase das Bauelement 100 eine Isolationsstruktur 102c auf, die lateral mehrere aktive Gebiete oder Halbleitergebiete in der Schicht 102 begrenzt, wobei der Einfachheit halber ein einzelnes aktives Gebiet 102a in 1a dargestellt ist. Es sollte beachtet werden, dass der Begriff „Halbleiterschicht” hierin verwendet wird für die Schicht 102 und dabei so zu verstehen ist, dass eine Materialschicht bezeichnet wird, die anfänglich in Form eines Halbleitermaterials bereitgestellt wurde, die jedoch andere nicht-Halbleitermaterialien, etwa die Isolationsstrukturen 102c, in einer fortgeschrittenen Fertigungsphase aufweisen kann. Das Halbleitergebiet oder aktive Gebiet 102a kann als ein aktives Gebiet in dem Sinne verstanden werden, dass ein oder mehrere Transistoren, etwa ein Transistor 150, in und über dem Halbleitergebiet 102a hergestellt werden. D. h., das Halbeitergebiet 102a besitzt oder erhält eine geeignete grundlegende Dotierstoffkonzentration, um damit die grundlegenden Transistoreigenschaften einzustellen, wobei auch pn-Übergänge in dem aktiven Gebiet 102a in einer späteren Fertigungsphase herzustellen sind, um damit den Transistor 150 fertigzustellen. In der gezeigten Fertigungsphase ist eine Gateelektrodenstruktur 160 auf dem aktiven Gebiet 102a ausgebildet und besitzt einen beliebigen geeigneten Aufbau im Hinblick auf die Bauteilerfordernisse und die weitere Bearbeitung des Bauelements 100. Beispielsweise ist ein Gatedielektrikumsmaterial 162, etwa ein siliziumoxidbasiertes Material, ein dielektrisches Material mit großem ε, oder eine Kombination davon vorgesehen in Verbindung mit einem geeigneten Elektrodenmaterial 163, etwa einem Siliziummaterial, und dergleichen, das mit einer geeigneten Gatelänge vorgesehen ist, d. h. in 1a die horizontale Abmessung, die 50 nm und weniger in komplexen Anwendungen betragen kann. Ferner kann eine Seitenwandabstandshalterstruktur 161, die beispielsweise eine Beschichtung 161a und ein Abstandshalterelement 161b aufweist an Seitenwänden so vorgesehen sein, dass die Integrität der Materialien 162, 163 bewahrt wird. Des weiteren kann ein dielektrisches Deckmaterial oder Materialien 164 vorgesehen sein, das als eine Ätz- und Abscheidemaske während der weiteren Bearbeitung dient. Die Abstandshalterstruktur 161 wird in Form von Siliziummaterial, Siliziumdioxidmaterial und dergleichen vorgesehen. In ähnlicher Weise kann die dielektrische Deckschicht 164 in Form eines geeigneten dielektrischen Materials bereitgestellt werden.
  • Das Bauelement 100 umfasst ein modifiziertes Gebiet 152, das an einer Sourceseite 151s des Transistors 150 vorgesehen ist, wobei in dem gezeigten Beispiel auch ein modifiziertes Gebiet 153 in dem aktiven Gebiet 102a auf einer Drainseite 151d vorgesehen ist. in einigen anschaulichen Ausführungsformen besitzen die modifizierten Gebiete 152, 153 eine deutlich größere Anzahl an Gitterdefekten im Vergleich zu dem verbleibenden aktiven Gebiet 102. D. h., die mittlere Konzentration der Gitterdefekte in den Gebieten 152, 153 ist mindestens um fünf Größenordnungen größer als in dem verbleibenden aktiven Gebiet 102a, wobei diese Situation auch als ein amorpher Zustand bezeichnet werden kann. Beispielsweise kann zusätzlich zu der größeren Anzahl an Gitterdefekten in den Gebieten 152, 153 eine größere Menge einer spezifischen Implantationssorte eingebaut sein, etwa Xenon, Germanium und dergleichen, die zum Erzeugen des gewünschten amorphisierten Zustands der Gebiete 152, 153 verwendet wird. Die Größe und die Form der Gebiete 152, 153 kann somit durch implantationsspezifische „Grenzen” „definiert” sein, wobei diese Grenzen einen gewissen Grad an Variabilität auf Grund der Natur eines Implantationsprozesses besitzen. In dieser Anmeldung wird ein Teil des aktiven Gebiets 102a als außerhalb der Gebiete 152, 153 angeordnet erachtet, wenn die mittlere Konzentration von Gitterdefekten in einem geeignet ausgewählten Einheitsvolumen einen Wert besitzt, der kleiner ist als zwei Größenordnungen einer maximalen Konzentration an Gitterdefekten. D. h., wenn eine maximale Konzentration an Gitterdefekten an irgendeiner Stelle innerhalb der Gebiete 152, 153 festgelegt wird, wird jeder Bereich des aktiven Gebiets 102a als außerhalb der Gebiete 152, 153 liegend betrachtet, sobald eine mittlere Konzentration angetroffen wird, die mindestens zwei Größenordnungen kleiner ist als diese maximale Konzentration.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. Die Isolationsstrukturen 102c werden in der Halbleiterschicht 102 auf der Grundlage einer geeigneten Fertigungsstrategie geschaffen, d. h. durch Vorsehen einer geeigneten Hartmaske auf der Grundlage komplexer Lithographietechniken und durch Strukturieren der Halbleiterschicht 102, um Gräben herzustellen, die nachfolgend mit einem geeigneten dielektrischen Material aufgefüllt werden. Nach dem Entfernen von überschüssigen Material und von jeglichem Hartmaskenmaterial wird die weitere Bearbeitung fortgesetzt, indem geeignete Materialien für die Gateelektrodenstruktur 160 bereitgestellt werden und indem der resultierende Schichtstapel unter Anwendung komplexer Lithographie-Strukturierungstechniken strukturiert wird. Auf diese Weise werden das Gatedielektrikumsmaterial 162, das Elektrodenmaterial 163 und das Deckmaterial 164 mit einer gewünschten Gatelänge vorgesehen, und anschließend wird die Abstandshalterstruktur 161 hergestellt, beispielsweise durch gut steuerbare Abscheide- und Ätztechniken, um den gewünschten Einschluss der empfindlichen Materialien 162, 163 zu ermöglichen und auch um einen gewünschten lateralen Abstand für die weitere Bearbeitung zum Einbau eines Halbleitermaterials in das Gebiet 102a zu schaffen. Dazu werden gut etablierte CVD (chemische Dampfabscheidung) Prozesse mit geringem Druck, Mehrschichtabscheidetechniken und dergleichen angewendet. Es sollte beachtet werden, dass andere Transistoren und Gateelektrodenstrukturen durch eine Maskenschicht abgedeckt sein können, etwa durch die Materialschichten, die zur Herstellung der Abstandshalterstruktur 161 verwendet werden, und dergleichen. Daraufhin werden die modifizierten Gebiete 152, 153 auf der Grundlage eines Ionenbeschusses oder eines Implantationsprozesses 103 hergestellt, in welchem eine geeignete Implantationssorte, etwa Xenon, Germanium, Silizium und dergleichen verwendet wird, um die gewünschte Materialmodifizierung zu erzeugen. Beispielsweise kann, wie zuvor erläutert ist, die Modifizierung in dem Bereitstellen einer ausgeprägten Menge an Gitterdefekten gesehen werden, wodurch ein im Wesentlichen kristallines Material des Gebiets 102a lokal in einen amorphen Bereich umgewandelt wird, wodurch den Gebieten 152, 153 deutlich unterschiedliche Ätzraten im Hinblick auf eine Vielzahl gut etablierter Ätzstrategien im Vergleich zu dem verbleibenden Bereich des aktiven Gebiets 102a verliehen werden. Dazu werden die Prozessparameter des Ionenimplantationsprozesses 103 für eine gegebene Implantationssorte so gewählt, dass in geeigneter Weise die mittlere Eindringtiefe und das Konzentrationsmaximum der Implantationssorte an einer spezifizierten Tiefe in dem aktiven Gebiet 102a festgelegt sind. Beispielsweise können schwere Ionen, etwa Xenon, Germanium, und dergleichen eine ausgeprägte Gitterschädigung bei moderat geringerer Implantationsdosis von beispielsweise 1014 bis 1015 pro cm2 erzeugen. Geeignete Prozessparameter können effizient auf der Grundlage von Simulationen, Experimenten und dergleichen ermittelt werden, um damit beispielsweise die Tiefe der Gebiete 152, 153 einzustellen.
  • In anderen anschaulichen Ausführungsformen wird der Implantationsprozess 103 so ausgeführt, dass ein Konzentrationsmaximum einer gewünschten Implantationssorte an einer gewünschten Tiefe angeordnet wird, um damit eine bessere Steuerung eines nachfolgenden Ätzprozesses zu ermöglichen. Beispielsweise sind viele Ätzchemien für gewisse Implantationssorten empfindlich, etwa Datiermittel in Form von n-Datiermitteln, Xenon und dergleichen, wodurch eine deutliche Verringerung der Ätzrate erreicht wird, wenn beispielsweise ein im Wesentlichen kristalliner Zustand wieder hergestellt wird.
  • 1b zeigt schematisch das Halbleiterbauelement 100 während eines Implantationsprozesses oder einer Sequenz aus Prozessen, um die Größe und die Form der modifizierten Bereiche in dem aktiven Gebiet 102a mit einem höheren Grad an Flexibilität einzustellen. Wie gezeigt, wird zusätzlich oder alternativ zu dem in 1a gezeigten Implantationsprozess 103 ein Implantationsprozess 103a ausgeführt, wobei der eintreffende Ionenstrahl in Bezug auf eine Oberflächennormale geneigt ist, wodurch eine erhöhte Eindringtiefe in einer lateralen Richtung auf der Sourceseite 151s erreicht wird, wie dies durch das modifizierte Gebiet 152a angegeben ist. D. h., das Gebiet 152a erstreckt sich unter die Abstandshalterstruktur 161, wobei ein entsprechender Grad an Überlappung auf der Grundlage der Implantationsenergie und des Neigungswinkels des geneigten Implantationsschrittes 103a festgelegt ist. Andererseits kann die Gateelektrodenstruktur 160 effizient den Einbau der Implantationssorte während des Prozesses 103a auf der Dreinseite 151d blockieren, wodurch das Gebiet 153a in der gezeigten Weise erzeugt wird. Ferner kann zusätzlich oder alternativ ein Implantationsprozess 103b mit einem Neigungswinkel von im Wesentlichen Null ausgeführt werden, beispielsweise wie dies auch zuvor mit Bezug zu dem Implantationsprozess 103a in 1a erläutert ist, wodurch die modifizierten Bereiche 152b, 153b gebildet werden, wobei eine Kombination der Gebiete 152a, 152b einen größeren Überlapp im Vergleich zu der Kombination der Gebiete 153b und 153a ergibt, was vorteilhaft sein kann, wenn eine asymmetrische Konfiguration für eine verformungsinduzierende Halbleiterlegierung als vorteilhaft erachtet wird. in ähnlicher Weise wird ein geneigter Implantationsprozess 103c ggf. angewendet, wodurch das modifizierte Gebiet 153c erzeugt wird, das eine gewünschte Überlappung mit der Gateelektrodenstruktur 160 besitzt, während andererseits das entsprechende Gebiet 152c deutlich von der Gateelektrodenstruktur 160 beabstandet ist. Folglich kann durch Kombinieren der Implantationsprozesse 103a, 103b einerseits oder durch Kombinieren der Implantationsprozesse 103b, 103c andererseits eine asymmetrische Konfiguration für die resultierenden modifizierten Bereiche geschaffen werden. In anderen Fällen wird, wenn mindestens die geneigten Implantationsschritte 103a, 103c kombiniert werden, ein höherer Grad an Überlappung erreicht, wobei die resultierende Konfiguration symmetrisch ist, wenn die gleichen Prozessparameter während der Implantationsprozesse 103a, 103c mit Ausnahme des Vorzeichens des Neigungswinkels angewendet werden, während in anderen Fällen eine asymmetrische Konfiguration erreicht wird, indem unterschiedliche Implantationsparameter angewendet werden. Es sollte beachtet werden, dass auch eine unterschiedliche Tiefe der modifizierten Gebiete erreicht wird, zumindest in der Nähe der Gateelektrodenstruktur, indem unterschiedliche Größen für den Neigungswinkel und/oder unterschiedliche Implantationsenergien angewendet werden. Wenn beispielsweise der Implantationsprozess 103a mit einem kleineren Neigungswinkel und/oder einer erhöhten Implantationsenergie ausgeführt wird, ergibt sich ein tieferes Gebiet 152a, falls dies gewünscht ist, während eine entsprechende Anpassung der Implantationsparameter des Prozesses 103b und/oder 103c zu einer geringeren Tiefe der Gebiete 153b und/oder 153c führen. Durch Anwenden einer geeigneten Implantationssequenz und entsprechender Prozessparameter können somit die Größe und die Form der modifizierten Gebiete 152, 153 oder jeglicher Kombinationen der modifizierten Gebiete 152a, ..., 152c, 153a, ..., 153c erhalten werden.
  • 1c zeigt schematisch die Abhängigkeit der Konzentration und/oder der Ätzrate in Bezug auf die Tiefe des aktiven Gebiets 102a. Wie gezeigt, repräsentiert die vertikale Achse die Tiefe des Gebiets 102a, während die horizontale Achse die Konzentration und die Ätzrate für ein vorgegebenes Ätzrezept angibt. Die durchgezogene Linien stellt die Konzentration einer Implantationssorte dar, etwa von Xenon, Germanium, und dergleichen, die so eingebaut ist, dass das Konzentrationsmaximum an einer spezifischen Tiefe innerhalb des aktiven Gebiets 102a angeordnet ist, wobei jedoch die Konzentration der resultierenden Gitterdefekte einen etwas anderen Verlauf haben kann, und durch die gestrichelte Linie gezeigt ist, die einer zugehörigen Ätzrate entspricht und damit von der Konzentration der Gitterdefekte abhängt. In der qualitativen Darstellung in 1c ist deutlich, dass eine gewünschte Modifikation der Ätzrate auf der Grundlage des zuvor ausgeführten Implantationsprozesses erreicht werden kann, wobei die lokale Modifizierung erreicht wird, indem geeignete Implantationsparameter ausgewählt werden. Beispielsweise fällt, wie gezeigt ist, in einer gewissen Tiefe die Ätzrate deutlich ab und kann somit die Möglichkeit bieten, die Gleichmäßigkeit während eines entsprechenden Ätzprozesses deutlich zu verbessern, wodurch auch jegliche Strukturdichteabhängigkeitseffekte des Ätzprozesses verringert werden.
  • Es sollte beachtet werden, dass eine ähnliche Korrelation der Konzentration und/oder der Ätzrate für die horizontale „Grenze” der modifizierten Bereiche 152, 153 (siehe 1a) besteht.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein Ätzprozess 104 so ausgeführt, dass ein Bereich des aktiven Gebiets 102a entfernt wird, so dass Aussparungen 102s, 102d lateral benachbart zu der Gateelektrodenstruktur 160 geschaffen werden, wobei ein gewisser Grad an „Überlappung” auf der Grundlage der zuvor ausgeführten Implantationssequenz eingestellt werden kann. Der Ätzprozess 104 wird in einigen anschaulichen Ausführungsformen auf der Grundlage eines nasschemischen Ätzrezepts ausgeführt, beispielsweise unter Anwendung von TMAH, Kaliumhydroxid, und dergleichen, wobei in diesem Falle die entsprechenden Ätzchemien ein im Wesentlichen isotropes Ätzverhalten in den modifizierten Bereichen 152, 153 (siehe 1a) besitzen, da die Kristallstruktur in diesen Bereichen im Wesentlichen zerstört ist. Auf Grund des amorphen Zustands kann auch die Ätzrate wesentlich höher sein im Vergleich zu dem kristallinen Bereich des aktiven Gebiets 102a, so dass die amorphen Materialien effizient abgetragen werden, während die entsprechende Ätzrate deutlich abfällt, wenn die Konzentration an Gitterdefekten kleiner wird, wodurch ein selbststeuerndes Ätzverhalten erreicht wird. Beispielsweise ergibt sich beim auslaufenden Rand der Konzentration und somit der Ätzrate, wie sie in 1c gezeigt ist, ein deutlicher Abfall der Ätzaktivität und kann somit eine bessere Gleichmäßigkeit des Ätzprozesses 104 hervorrufen, selbst wenn lokal variierende Ätzbedingungen auf Grund der Unterschiede in der Strukturdichte auftreten. D. h., ein „ungleichmäßiger” Verlauf des Ätzprozesses in einer Phase mit deutlich geringerer Ätzrate trägt zu einer deutlich geringeren Anteil zur gesamten Prozessgleichmäßigkeit bei im Vergleich zu konventionellen Strategien, in denen der gesamte Ätzprozess auf der Grundlage eines nicht-modifizierten Materials und grundsätzlich auf der im Wesentlichen gleichen Ätzrate ausgeführt wird, so dass entsprechende lokal variierende Ätzbedingungen wesentlich zu Ungleichmäßigkeiten in Große und Form der resultierenden Aussparungen beitragen.
  • Wie zuvor mit Bezug zu 1b erläutert ist, wird auch ein Unterschied in der Tiefe der Aussparungen 102s, 102d während des Ätzprozesses 104 erreicht, wobei dennoch ein gewisser Grad an Gleichmäßigkeit geschaffen wird. In ähnlicher Weise kann ein gewünschter Grad an Überlappung oder asymmetrischer Struktur während des Ätzprozesses 104 auf Grund der zuvor bereitgestellten modifizierten Bereiche (siehe 1a und 1b) erreicht werden. Folglich besteht ein hoher Grad an Gleichmäßigkeit, beispielsweise für eine Tiefe 102h der Aussparungen 102s, 102b. Es sollte beachtet werden, dass der Ätzprozess 104 auf der Grundlage eines kristallographisch anisotropen nasschemischen Ätzrezepts ausgeführt werden kann, während in anderen Fällen isotrope plasmaunterstützte Ätzrezepte verwendet werden. Auf Grund der vorhergehenden Modifizierung wird in jedem Falle ein im Wesentlichen richtungsunabhängiges Ätzverhalten während des Entfernens des modifizierten Materialbereichs erreicht.
  • 1e zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen ein zusätzlicher Ätzprozess 105 auf der Grundlage eines kristallographisch anisotropen Ätzrezepts ausgeführt wird, beispielsweise auf der Grundlage von TMAH und dergleichen, um damit eine insgesamt bessere Gesamtkonfiguration und Gleichmäßigkeit der Aussparungen 102s, 102d zu erreichen. In der gezeigten Ausführungsform wird eine im Wesentlichen standardmäßige Kristallkonfiguration für das aktive Gebiet 102a verwendet, wobei eine <100> Orientierung senkrecht zu horizontalen Oberflächenbereichen des aktiven Gebiets 102a angeordnet ist, etwa der Unterseite der Aussparungen 102s, 102d. In dieser Konfiguration wird eine geneigte Seitenwandfläche 102w gebildet, die beispielsweise die Kristallgeometrie im Hinblick auf <111> Orientierungen angibt, wodurch eine bessere Gleichmäßigkeit zum Anschluss an ein Kanalgebiet 156 erreicht wird. In einigen anschaulichen Ausführungsformen werden die Ätzprozesse 104, 105 als einzelne Ätzschritte auf der Grundlage eines nasschemischen Ätzrezepts angewendet, beispielsweise unter Verwendung des gleichen Mittels, möglicherweise mit unterschiedlichen Prozessparametern, etwa in Form der Konzentration, der Temperatur und dergleichen, so dass die entsprechenden Ätzbedingungen individuell in geeigneter Weise eingestellt werden können. Während des Prozesses 104 aus 1d werden somit die grundlegende Form und Größe der Aussparungen 102s, 102d mit einem hohen Grad an Gleichmäßigkeit über das gesamte Substrat 101 hinweg eingestellt, wobei während des Ätzprozesses 105 die Größe und die Form gemäß den Bauteil- und Prozesserfordernissen fein abgestimmt werden. Es sollte beachtet werden, dass unterschiedliche Prozessbedingungen während des Prozesses 105 im Vergleich zu dem Prozess 104 für eine erhöhte Ätzrate während des Prozesses 105 sorgen, wenn in den kristallinen Bereich des aktiven Gebiets 102a geätzt wird im Vergleich zu dem Ätzprozess 104, in welchem eine geringe Ätzrate in dem kristallinen Bereich des Materials 102a als vorteilhaft erachtet wird, um damit eine bessere Steuerung des Ätzprozesses 104 und somit der grundlegenden Größe und Konfiguration der Aussparungen 102s, 102d zu erreichen.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein selektiver epitaktischer Aufwachsprozess 106 angewendet wird, um ein Halbieitermaterial 104, etwa ein verformungsinduzierendes Halbleitermaterial, in dem zuvor hergestellten Aussparungen, die eine bessere Gleichmäßigkeit in Bezug auf die Größe und Form besitzen, zu bilden. Dazu wird ein beliebiges geeignetes und gut etabliertes Abscheiderezept angewendet, wobei die Abstandshalterstruktur 161 und die dielektrische Deckschicht 164 als eine Abscheidemaske dienen.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst der Transistor 150 Drain- und Sourcegebiete 155d, 155s, die zumindest teilweise in dem zuvor ausgebildeten Halbleitermaterial 154 hergestellt sind. Ferner ist eine geeignete Seitenwandabstandshalterstruktur 165 für die Gateelektrodenstruktur 160 vorgesehen, die zum geeigneten Einstellen des vertikalen und lateralen Dotierstoffprofils der Drain- und Sourcegebiete 155d, 155s verwendet wird.
  • Der in 1g gezeigte Transistor 150 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. D. h., nach der Herstellung des Halbleitermaterials 154, beispielsweise in Form von Silizium/Germanium, Silizium/Kohlenstoff, und dergleichen, werden die Abstandshalterstruktur 161 oder ein Teil davon oder die Deckschicht 164 (siehe 1f) abgetragen und die Drain- und Sourcegebiete 155d, 155s werden hergestellt, möglicherweise in Verbindung mit der Abstandshalterstruktur 165, wobei dies mit gut etablierten Prozessstrategien erfolgen kann. Daraufhin wird das endgültige Dotierstoffprofil der Drain- und Sourcegebiete 155d, 155s auf der Grundlage von Ausheizprozessen eingestellt. Somit können geeignete Verformungsbedingungen in dem Kanalgebiet 156 mit einem hohen Grad an Gleichmäßigkeit über das gesamte Bauelement 100 hinweg erreicht werden, wobei die Materialien 154 mit einer geeigneten Konfiguration vorgesehen werden, beispielsweise im Hinblick auf die Tiefe, die Asymmetrie, die Überlappung mit der Gateelektrodenstruktur 160 und dergleichen. Somit wird ein hoher Grad an Flexibilität bei der Einstellung des Leistungsverhaltens des Transistors 150 erreicht, während gleichzeitig eine verbesserte Prozessgleichmäßigkeit im Vergleich zu konventionellen Strategien gewährleistet ist.
  • 1h zeigt schematisch das Halbleiterbauelement 100 während eines Implantationsprozesses 103a, um einen Teil des aktiven Gebiets 102a zu modifizieren, der im Wesentlichen den Aussparungen 102s, 102d entspricht, die noch herzustellen sind. Beispielsweise wird eine Xenonsorte eingebaut und wird an einer gewünschten Tiefe angeordnet und mit einer geeigneten Überlappung mit der Gateelektrodenstruktur 160 vorgesehen, wie dies auch zuvor erläutert ist. Auf diese Weise kann eine maximale Konzentration mit einer moderat geringen Konzentrationsstreuung in dem aktiven Gebiet 102a vorgesehen werden, wodurch eine präzise Festlegung der Größe und der Form der Aussparungen 102s, 102d, die noch herzustellen sind, möglich ist.
  • 1i zeigt schematisch das Halbleiterauelement 100, wenn es einer weiteren Behandlung 107 unterzogen wird, beispielsweise in Form einer Wärmbehandlung, um durch Implantation hervorgerufene Schäden zu rekristallisieren, wodurch eine Schicht 107a gebildet wird, die die zuvor eingebaute Implantationssorte, etwa Xenon, enthält, wobei auch der Bereich 107b eine im Wesentlichen kristalline Konfiguration erhält, in der ein deutlich geringerer Anteil an Implantationssorte vorgesehen ist, wie dies auch aus 1c erkennbar ist. Somit kann die Schicht 107a als eine effiziente Ätzsteuer- oder Ätzstoppmaterialschicht dienen, wenn gewisse Chemien angewendet werden, etwa TMAH, wodurch die Größe und die Form der jeweiligen Aussparungen so erhalten werden, wie dies durch das Material 107a vorgegeben ist, selbst wenn die entsprechende Ätzchemie grundsätzlich ein kristallographisch anisotropes Ätzverhalten besitzt.
  • In anderen anschaulichen Ausführungsformen umfasst die Behandlung 107 einen Oxidationsprozess, beispielsweise auf der Grundlage eines nasschemischen Oxidationsprozesses, eines plasmainduzierten Oxidationsprozesses und dergleichen, wobei die erhöhte Oxidationsrate eines im Wesentlichen amorphisierten Bereichs des Materials auch den oxidierten Bereich führt, dessen Größe und Form im Wesentlichen durch den zuvor durchgeführten Implantationsprozess festgelegt ist. Folglich kann die weitere Bearbeitung auf der Grundlage eines Ätzprozesses durchgeführt werden, in welchem vorzugsweise der oxidierte Bereich entfernt wird in selektiver Weise in Bezug auf den nicht oxidierten Bereich des aktiven Gebiets 102a, woran sich möglicherweise ein kristallographisch anisotroper Ätzprozess anschließt, wie dies auch zuvor erläutert ist. Folglich können auch in diesem Falle die Größe und die Form effizient auf der Grundlage eines Prozesses eingestellt werden, der eine geringere Strukturdichteabhängigkeit besitzt, wobei eine sehr effiziente nachfolgende Prozesssequenz zu Aussparungen mit verbesserter Gleichmäßigkeit führt, wobei auch eine hohe Flexibilität der Einstellung der Größe und der Form dieser Aussparungen erreicht wird.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen eine bessere Gleichmäßigkeit von Transistorelementen erreicht wird, wenn ein Halbleitermaterial, etwa ein verformungsinduzierendes Halbleitermaterial, in die Drain- und Sourcebereiche der Transistoren einzubauen ist. Dazu wird die grundlegende Größe und Form der Aussparungen mittels eines Ionenimplantationsprozesses festgelegt, was zu einer geeigneten Modifizierung der Materialeigenschaften führt, beispielsweise im Hinblick auf die Ätzrate, wodurch eine Ätzsteuerbarkeit und Gleichmäßigkeit während des nachfolgenden eigentlichen Herstellens der Aussparungen erreicht werden.
  • Beispielsweise werden eine gewünschte Größe und Form auf der Grundlage nasschemischer Ätzchemien erhalten, selbst wenn diese Chemien grundsätzlich ein kristallographisch an isotropes Ätzverhalten besitzen.

Claims (20)

  1. Verfahren mit: Bilden eines amorphen Bereichs in einem anfänglich kristallinen aktiven Gebiet eines Transistors benachbart zu einer Gateelektrodenstruktur des Transistors; Ausführen eines ersten Ätzprozesses, der ein im Wesentlichen isotropes Ätzverhalten aufweist, derart, dass Material des amorphen Bereichs in einer im Wesentlichen richtungsunabhängigen Weise entfernt und eine Aussparung geschaffen wird; Ausführen eines zweiten Ätzprozesses derart, dass eine Größe und eine Form der Aussparung eingestellt wird, wobei der zweite Ätzprozess eine kristallographisch anisotrope Abtragsrate besitzt; und Bilden einer verformungsinduzierenden Halbleiterlegierung zumindest in der Aussparung durch Ausführen eines selektiven epitaktischen Aufwachsprozesses.
  2. Verfahren nach Anspruch 1, wobei der erste Ätzprozess als ein nasschemischer Ätzprozess ausgeführt wird.
  3. Verfahren nach Anspruch 1, wobei der erste Ätzprozess unter Anwendung eines isotropen Plasmaätzprozesses ausgeführt wird.
  4. Verfahren nach Anspruch 1, wobei der erste und der zweite Ätzprozess als nasschemische Ätzprozesse ausgeführt werden.
  5. Verfahren nach Anspruch 1, wobei Bilden des amorphen Bereiches umfasst: Ausführen eines Ionenimplantationsprozesses.
  6. Verfahren nach Anspruch 5, wobei Ausführen des Ionenimplantationsprozesses umfasst: Verwenden eines Neigungswinkels von nicht Null.
  7. Verfahren nach Anspruch 1, wobei der erste Ätzprozess so ausgeführt wird, dass der amorphe Bereich im Wesentlichen vollständig entfernt wird.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Modifizieren einer Materialzusammensetzung und/oder einer Kristallstruktur des amorphen Bereichs vor dem Ausführen des ersten Ätzprozesses.
  9. Verfahren nach Anspruch 8, wobei eine Materialzusammensetzung des amorphen Bereichs modifiziert wird und wobei der modifizierte Bereich eine größere Ätzrate im Vergleich zu einem nicht-modifizierten Bereich des aktiven Gebiets besitzt, wenn der erste Ätzprozess ausgeführt wird.
  10. Verfahren nach Anspruch 8, wobei die kristalline Struktur durch Ausführen eines Ausheizprozesses modifiziert wird.
  11. Verfahren zur Herstellung eines Transistors, wobei das Verfahren umfasst: Ausführen eines Ionenimplantationsprozesses derart, dass eine Implantationssorte in ein Halbleitergebiet lateral benachbart zu einer Gateelektrodenstruktur eingeführt wird; Bilden von Aussparungen in dem Halbleitergebiet lateral benachbart zu der Gateelektrodenstruktur durch Ausführen eines Ätzprozesses und durch Steuern des Ätzprozesses unter Anwendung der Implantationssorte; Bilden einer verformungsinduzierenden Halbleiterlegierung in den Aussparungen; und Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet.
  12. Verfahren nach Anspruch 11, wobei der Ionenimplantationsprozess so ausgeführt wird, dass ein amorpher Bereich erzeugt wird.
  13. Verfahren nach Anspruch 12, wobei Ausführen eines Ätzprozesses umfasst: Entfernen des amorphen Bereichs unter Anwendung eines isotropen Ätzrezepts.
  14. Verfahren nach Anspruch 13, wobei Bilden der Aussparungen ferner umfasst: Anwenden eines kristallographischen anisotropen Ätzrezepts nach dem Entfernen des amorphen Bereichs.
  15. Verfahren nach Anspruch 11, wobei Bilden der Aussparungen ferner umfasst: Modifizieren einer Materialzusammensetzung eines Teils des Halbleitergebiets derart, dass dieser Teil eine erhöhte Ätzrate besitzt.
  16. Verfahren nach Anspruch 11, wobei Ausführen des Ionenimplantationsprozesses umfasst: Anwenden eines Neigungswinkels.
  17. Verfahren nach Anspruch 11, wobei Ausführen des Ionenimplantationsprozesses umfasst: Verwenden einer ersten Parametereinstellung zum Einführen der Implantationssorte auf einer Drainseite und Verwenden einer zweiten Parametereinstellung zum Einführen der Implantationssorte auf einer Sourceseite, wobei sich die erste Parametereinstellung von der zweiten Parametereinstellung unterscheidet.
  18. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Modifizieren eines Bereichs eines aktiven Gebietes eines Transistors derart, dass dieser Bereich eine erhöhte Abtragsrate in Bezug auf ein anisotropes Ätzrezept besitzt; Ausführen eines Ätzprozesses und Anwenden des Ätzrezepts derart, dass eine Aussparung in dem aktiven Gebiet erzeugt wird; Bilden mindestens einer geneigten Seitenwandfläche in der Aussparung; und Bilden einer verformungsinduzierenden Halbleiterlegierung in der Aussparung.
  19. Verfahren nach Anspruch 18, wobei Bilden mindestens einer geneigten Seitenwandfläche umfasst: Ausführen eines nasschemischen Ätzprozesses mit unterschiedlichen Abtragsraten in Bezug auf mindestens zwei unterschiedliche Kristallachsen.
  20. Verfahren nach Anspruch 18, wobei Modifizieren eines Bereichs des aktiven Gebiets umfasst: Einbauen einer Implantationssorte.
DE102010029532A 2010-05-31 2010-05-31 Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist Expired - Fee Related DE102010029532B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010029532A DE102010029532B4 (de) 2010-05-31 2010-05-31 Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
US13/113,698 US8664056B2 (en) 2010-05-31 2011-05-23 Transistor with embedded strain-inducing material formed in diamond-shaped cavities based on a pre-amorphization
TW100118253A TWI503896B (zh) 2010-05-31 2011-05-25 具有依預非晶化埋設於稜形凹窩之應變誘發材料之電晶體
SG2011038684A SG176409A1 (en) 2010-05-31 2011-05-27 A transistor with embedded strain inducing material formed in diamond-shaped cavities based on a preamorphization
CN201110153220.4A CN102263032B (zh) 2010-05-31 2011-05-31 具有嵌埋应变诱发材料的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010029532A DE102010029532B4 (de) 2010-05-31 2010-05-31 Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist

Publications (2)

Publication Number Publication Date
DE102010029532A1 DE102010029532A1 (de) 2011-12-01
DE102010029532B4 true DE102010029532B4 (de) 2012-01-26

Family

ID=44924756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010029532A Expired - Fee Related DE102010029532B4 (de) 2010-05-31 2010-05-31 Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist

Country Status (5)

Country Link
US (1) US8664056B2 (de)
CN (1) CN102263032B (de)
DE (1) DE102010029532B4 (de)
SG (1) SG176409A1 (de)
TW (1) TWI503896B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029532B4 (de) * 2010-05-31 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US8951877B2 (en) * 2013-03-13 2015-02-10 Globalfoundries Inc. Transistor with embedded strain-inducing material formed in cavities based on an amorphization process and a heat treatment
US9054217B2 (en) 2013-09-17 2015-06-09 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device having an embedded source/drain
US9299784B2 (en) * 2013-10-06 2016-03-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with non-linear surface
US9812577B2 (en) 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US10163912B2 (en) * 2016-01-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain proximity
US10141426B2 (en) * 2016-02-08 2018-11-27 International Business Macahines Corporation Vertical transistor device
CN109273524B (zh) * 2017-07-17 2021-10-15 中芯国际集成电路制造(上海)有限公司 隧穿场效应晶体管及其形成方法
US11107696B1 (en) * 2019-10-29 2021-08-31 Xilinx, Inc. Implantation for etch stop liner

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049733B3 (de) * 2008-09-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541343B1 (en) * 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
JP4780818B2 (ja) * 2000-03-03 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6403434B1 (en) * 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
JP2007515790A (ja) * 2003-12-16 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ＭＯＳＦＥＴ構造体内に歪みＳｉチャネルを形成する方法
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
DE102005041225B3 (de) * 2005-08-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
US7528072B2 (en) * 2006-04-20 2009-05-05 Texas Instruments Incorporated Crystallographic preferential etch to define a recessed-region for epitaxial growth
US7413961B2 (en) * 2006-05-17 2008-08-19 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a transistor structure
US7825400B2 (en) * 2006-06-09 2010-11-02 Intel Corporation Strain-inducing semiconductor regions
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US20080237634A1 (en) * 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
US7964910B2 (en) * 2007-10-17 2011-06-21 International Business Machines Corporation Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure
US7851313B1 (en) * 2007-11-09 2010-12-14 Xilinx, Inc. Semiconductor device and process for improved etch control of strained silicon alloy trenches
US7767534B2 (en) * 2008-09-29 2010-08-03 Advanced Micro Devices, Inc. Methods for fabricating MOS devices having highly stressed channels
KR101668097B1 (ko) * 2010-03-12 2016-10-24 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법
US8198194B2 (en) * 2010-03-23 2012-06-12 Samsung Electronics Co., Ltd. Methods of forming p-channel field effect transistors having SiGe source/drain regions
DE102010029532B4 (de) * 2010-05-31 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
KR101797964B1 (ko) * 2010-10-01 2017-11-15 삼성전자주식회사 반도체 장치의 제조 방법 및 그 방법으로 제조된 반도체 장치
KR20120042301A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 반도체 장치의 제조방법
US8569139B2 (en) * 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
US20120119302A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
US8431460B2 (en) * 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8482079B2 (en) * 2011-06-15 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US8946064B2 (en) * 2011-06-16 2015-02-03 International Business Machines Corporation Transistor with buried silicon germanium for improved proximity control and optimized recess shape
US8999794B2 (en) * 2011-07-14 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned source and drain structures and method of manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049733B3 (de) * 2008-09-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors

Also Published As

Publication number Publication date
DE102010029532A1 (de) 2011-12-01
CN102263032B (zh) 2015-07-01
US20110294269A1 (en) 2011-12-01
SG176409A1 (en) 2011-12-29
US8664056B2 (en) 2014-03-04
TW201209932A (en) 2012-03-01
TWI503896B (zh) 2015-10-11
CN102263032A (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
DE102010029532B4 (de) Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE102008059501B4 (de) Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102006009272B4 (de) Verfahren zur Herstellung eines verspannten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter
DE102005041225B3 (de) Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102008049733B3 (de) Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102008035816A1 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren auf der Grundlage eines Silizium/Kohlenstoff-Materials
DE102008063399B4 (de) Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102010064282B4 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE102008049719A1 (de) Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102009047314B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch Reduzieren einer Breite von Versatzabstandshaltern
DE102009046241B4 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120427

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee