DE10297583B4 - Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken - Google Patents

Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken Download PDF

Info

Publication number
DE10297583B4
DE10297583B4 DE10297583T DE10297583T DE10297583B4 DE 10297583 B4 DE10297583 B4 DE 10297583B4 DE 10297583 T DE10297583 T DE 10297583T DE 10297583 T DE10297583 T DE 10297583T DE 10297583 B4 DE10297583 B4 DE 10297583B4
Authority
DE
Germany
Prior art keywords
region
silicon layer
silicon
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10297583T
Other languages
English (en)
Other versions
DE10297583T5 (de
Inventor
Darin Campbell Chan
William G. Milpitas En
Mark W. Austin Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE10297583T5 publication Critical patent/DE10297583T5/de
Application granted granted Critical
Publication of DE10297583B4 publication Critical patent/DE10297583B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, das die Schritte umfasst:
Bereitstellen einer Siliziumschicht (14) über einer Isolationsschicht (12), wobei die Siliziumschicht (14) einen ersten Bereich und einen zweiten Bereich aufweist;
teilweise Entfernen des ersten Bereichs der Siliziumschicht (14), wobei eine Dicke des zweiten Bereichs größer als eine Dicke des ersten Bereichs ist; und
Bilden eines ersten Transistors in dem ersten Bereich und eines zweiten Transistors in dem zweiten Bereich, wobei:
der erste Transistor erste Source/Drain-Gebiete (40a, 42a) und der zweite Transistor zweite Source/Drain-Gebiete (40b, 42b) aufweist, und wobei eine Tiefe der zweiten Source/Drain-Gebiete (40b, 42b) größer als eine Tiefe der ersten Source/Drain-Gebiete (40a, 42a) ist,
wobei die ersten Source/Drain-Gebiete (40a, 42a) mit einem ersten Dotierstoff und die zweiten Source/Drain-Gebiete (40b, 42b) mit einem zweiten Dotierstoff hergestellt sind, und
wobei die Diffusionsrate des zweiten Dotierstoffs in Silizium bei gleichem Temperatur/Zeitprofil größer als die Diffusionsrate des ersten...

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleiterbauelementen und betrifft insbesondere das Herstellen von Silizium-auf-Isolator-Bauelementen mit verbesserten Eigenschaften.
  • HINTERGRUND DER ERFINDUNG
  • In den letzten Jahrzehnten hat sich in der Halbleiterindustrie eine Revolution durch die Verwendung der Halbleitertechnologie zur Herstellung kleiner, hochintegrierter elektronischer Bauelemente ereignet, und die momentan am häufigsten verwendete Halbleitertechnologie beruht auf Silizium. Es werden eine Vielzahl von Halbleiterbauelementen mit diversen Anwendungen in zahlreichen Disziplinen hergestellt. Ein Halbleiterbauelement auf Siliziumbasis ist ein Metall-Oxid-Halbleiter-(MOS)-Transistor. Der MOS-Transistor ist einer der grundlegendsten Bausteine der meisten modernen elektronischen Schaltungen. Insbesondere wird in diesen elektronischen Schaltungen eine hohe Leistungsfähigkeit und geringe Kosten verwirklicht, da die Leistungsfähigkeit des MOS-Transistors erhöht und die Herstellungskosten verringert werden.
  • Ein typisches MOS-Bauelement umfasst ein Halbleitervollsubstrat, auf dem eine Gateelektrode angeordnet ist. Die Gateelektrode, die als ein Leiter dient, empfängt ein Eingangssignal, um die Funktion des Bauelements zu steuern. Es werden typischerweise Source- und Draingebiete in Bereichen des Substrats in der Nachbarschaft der Gateelektroden ausgebildet, indem die Gebiete mit einem Dotierstoff eines gewünschten Leitfähigkeitstyps dotiert werden. Die Leitfähigkeit des dotierten Gebiets hängt von der Art der Verunreinigung ab, die zum Dotieren des Gebiets verwendet wird. Das typische MOS-Bauelement ist symmetrisch dahingehend, dass Source und Drain austauschbar sind. Ob ein Gebiet als ein Source- oder ein Draingebiet fungiert, hängt typischerweise von den entsprechenden angelegten Spannungen und der Art des hergestellten Bauelements ab. Hierin wird der gemeinsame Begriff Source/Drain-Gebiet verwendet, um im Allgemeinen ein aktives Gebiet zu bezeichnen, das für die Ausbildung eines Source oder eines Drains verwendet wird.
  • Als Alternative zur Herstellung eines MOS-Bauteils auf einem Halbleitervollsubstrat kann die Halbleiterschicht auf einem isolierenden Substrat gebildet werden, oder über einer Isolationsschicht, die auf einem Halbleitersubstrat ausgebildet ist. Diese Technologie wird als Silizium-auf-Isolator-(SOI)-Technologie bezeichnet. Silizium-auf-Isolator-Materialien bieten mögliche Vorteile gegenüber Vollmaterialien bei der Herstellung von integrierten Schaltungen mit hohem Leistungsvermögen. Beispielsweise wird durch die dielektrische Isolierung und die Reduzierung der parasitären Kapazität das Schaltungsverhalten verbessert. Im Vergleich zu Schaltungen auf Vollsubstraten ist ferner SOI widerstandsfähiger gegenüber Strahlung. Beispielsweise wird die Silizium-auf-Saphir-(SOS)-Technologie seit Jahren erfolgreich angewendet, um strahlungsresistente komplementäre MOS-(CMOS-)Schaltungen für Militäranwendungen herzustellen. Die Schaltungsanordnung in SOI kann ebenfalls deutlich vereinfacht und die Packungsdichte stark erhöht werden, wenn die Bauteile ohne Körperkontakte hergestellt werden, so dass die Körpergebiete dieser Bauteile „schwebend bzw. potentialfrei” sind.
  • Ein Nachteil vieler SOI-Bauteile ist das Fehlen eines Kontakts vom Körper bzw. vom Siliziumvollmaterial zu dem MOS-Transistor. Wenn das Kanal/Körper-Gebiet „potentialfrei” bleibt, können diverse Hystereseeffekte eine korrekte Schaltungsfunktion verhindern. Zu diesen Effekten gehört der sogenannte „Kink- bzw. Knick-”Effekt und die parasitäre laterale bipolare Wirkung. Teilweise verarmte Bauteile sind solche, deren maximale Verarmungsbreite in dem Körper kleiner als die Dicke der Halbleiter-Si-Schicht ist, und es entsteht ein quasi-neutrales Gebiet, das ein schwebendes Potential aufweist. Diese Effekte mit potentialfreiem Körper führen zu einem ungewünschten Verhalten in SOI-Bauteilen.
  • MOS-Bauelemente mit SOI-Struktur teilen sich typischerweise in zwei Gruppen auf, abhängig von der Art der Dotierstoffe, die zur Ausbildung der Source-, Drain- und Kanalgebiete verwendet wird. Die beiden Gruppen werden häufig als n-Kanal- und p-Kanal-Bauteile bezeichnet. Die Art des Kanals wird auf der Grundlage des Leitfähigkeitstyps des Kanals festgelegt, der sich bei dem transversalen elektrischen Feld ausbildet. In einem n-Kanal-MOS-(NMOS)-Bauteil ist beispielsweise die Leitfähigkeit des Kanals bei einem transversalen elektrischen Feld diejenige Leitfähigkeitsart, die mit n-Verunreinigungen (beispielsweise Arsen oder Phosphor) verknüpft ist. Andererseits ist der Kanal eines p-Kanal-MOS-(PMOS)-Bauteils unter dem Einfluss des transversalen elektrischen Feldes mit p-Verunreinigungen (z. B. Bor) verknüpft.
  • Ein Aspekt bei der Herstellung von NMOS- und CMOS-SOI-Transistoren ist das Beibehalten einer geeigneten Kanallänge. Die Kanallänge kann beispielsweise verkürzt werden, wenn die Source/Drain-Gebiete einer hohen Temperatur und/oder einer langen Einwirkungsdauer während der Aktivierung unterworfen werden. Dies bewirkt eine übermäßige laterale Diffusion der Dotierstoffe, was wiederum eine Verkürzung der Kanallänge hervorruft. NMOS- und PMOS-Transistoren werden auf einem einzelnen Chip hergestellt und unterliegen daher dem gleichen Temperatur/Zeit-Profil während der Dotierstoffaktivierung. Da jedoch die NMOS- und PMOS-Transistoren unter Anwendung unterschiedlicher Dotierstoffe hergestellt werden, die mit hoher Wahrscheinlichkeit unterschiedliche Diffusionseigenschaften besitzen, ist das Temperatur/Zeit-Profil zumindest für den NMOS- oder den PMOS-Transistor nicht optimal.
  • Ein weiterer Aspekt bei der Herstellung von Transistoren auf einer SOI-Struktur ist die Ausbildung sowohl vollständig verarmter als auch teilweise verarmter Transistoren. in einem vollständig verarmten Transistor erstrecken sich die Source/Drain-Gebiete durch die gesamte Siliziumschicht bis zu dem Isolator, während in einem teilweise verarmten Transistor sich die Source/Drain-Gebiete nur teilweise durch die Siliziumschicht erstrecken. Ein Unterschied zwischen einem teilweise verarmten Transistor und einem vollständig verarmten Transistor besteht darin, dass die Schwellwertspannung zur Erzeugung eines Treiber- oder Durchlassstromes für einen vollständig verarmten Transistor geringer als die Schwellwertspannung für einen teilweise verarmten Transistor ist. Es besteht daher ein Bedarf für ein verbessertes Verfahren zur Herstellung von Bauelementen auf einer SOI-Struktur, die ein verbessertes Leistungsverhalten, eine Minimierung der Effekte des potentialfreien Körpers und eine separate Optimierung unterschiedlicher Transistoren, die auf der SOI-Struktur ausgebildet sind, ermöglicht.
  • Aus der US 5 463 238 A ist eine CMOS-Struktur auf einem SOI-Substrat bekannt, wobei die komplementären Transistoren auf Siliziumgebieten unterschiedlicher Dicke ausgebildet sind. Derjenige Transistor, dessen Implantationsstoffe in die Source-/Draingebiete höhere Diffusionsgeschwindigkeiten bei gleichen Temperatur/Zeitprofil aufweisen, ist auf einer dünneren Siliziumschicht ausgebildet, während der Transistor, dessen Implantationsstoffe in die Source-/Draingebiete eine niedrigere Diffusionsgeschwindigkeit bei gleichem Temperatur/Zeitverlauf aufweisen, auf einem dickeren Siliziumgebiet gebildet ist.
  • Die JP 07-106579 A offenbart SOI-Transistoren deren Schwellwertspannung durch anpassen der Gateoxidschichtdicke eingestellt wird. Transistoren, deren Source-/Drain- Dotierstoffe eine niedrigere Diffusionsgeschwindigkeit aufweisen, können auf einem dickeren Siliziumgebiet gebildet werden als Transistoren, deren Source-/Drain-Dotierstoffe eine höhere Diffusionsgeschwindigkeit bei gleichem Temperatur/Zeitverlauf aufweisen.
  • Die US 5 940 691 A lehrt, dass in vollständig verarmten SOI-Transistoren die Schwellwertspannung durch die Siliziumschichtdicke als auch durch Variieren der Dotierung in der Siliziumschicht beeinflusst werden kann.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren gemäß Anspruch 1 gelöst.
  • Eine Technik zur Herstellung eines Halbleiterbauelements wird bereitgestellt, die das Leistungsverhalten verbessert, die Effekte des potentialfreien Körpers minimiert und eine separate Optimierung unterschiedlicher, auf einer SOI-Struktur ausgebildeten Transistoren ermöglicht. Das erfindungsgemäße Verfahren umfasst das Bereitstellen einer Siliziumhalbleiterschicht über einer isolierenden Schicht und das teilweise Entfernen eines ersten Bereichs der Silizium schicht. Die Siliziumschicht umfasst den ersten Bereich und einen zweiten Bereich und eine Dicke des zweiten Bereichs ist größer als eine Dicke des ersten Bereichs. Anfänglich können der erste und der zweite Bereich der Siliziumschicht die gleiche Dicke aufweisen.
  • In einem Aspekt der Erfindung wird der erste Bereich der Siliziumschicht teilweise durch Ätzen entfernt. Das teilweise Abtragen des ersten Bereichs der Siliziumschicht kann ferner das Abscheiden einer Lackschicht über der Siliziumschicht und das Belichten und Entwickeln des Lackes zum Freilegen des ersten Bereichs der Siliziumschicht umfassen. Die Dicke des ersten Bereichs wird durch Ätzen des ersten Bereichs für eine vorbestimmte Zeitdauer festgelegt.
  • In einem noch weiteren Aspekt der Erfindung wird der erste Bereich des Siliziums teilweise entfernt, indem der erste Bereich der Siliziumschicht oxidiert und das oxidierte Silizium abgetragen wird. Die teilweise Entfernung des ersten Bereichs der Siliziumschicht kann ferner das Abscheiden einer Maskenschicht und eines Lackes über der Siliziumschicht und das Belichten und das Entwickeln des Lackes zum Freilegen eines Bereichs der Maskenschicht über dem ersten Bereich der Siliziumschicht und das Entfernen der Maskenschicht über den ersten Bereich der Siliziumschicht umfassen. Nach dem teilweisen Entfernen des ersten Bereichs kann sodann die Maskenschicht entfernt werden.
  • Isolierende Elemente können gebildet werden, nachdem oder bevor der erste Bereich der Siliziumschicht teilweise abgetragen ist. Ferner wird ein erster Transistor in dem ersten Bereich und ein zweiter Transistor in dem zweiten Bereich hergestellt. Der erste Transistor kann ein vollständig verarmter Transistor und der zweite Transistor kann ein teilweise verarmter Transistor sein. Des weiteren weist der erste Transistor Source/Drain-Gebiete auf, die mit einem ersten Dotierstoff hergestellt sind, und der zweite Transistor weist Source/Dain-Gebiete auf, die mit einem zweiten Dotierstoff hergestellt sind, wobei die Diffusionsaktivität bzw. Diffusionsrate des zweiten Dotierstoffs in Silizium größer als die Diffusionsaktivität des ersten Dotierstoffes in Silizium ist.
  • Ein entsprechendes Halbleiterbauelement umfasst eine isolierende Schicht und eine Siliziumhalbleiterschicht über der isolierenden Schicht. Die Siliziumschicht weist einen ers ten Bereich und einen zweiten Bereich auf und eine Dicke des zweiten Bereichs ist größer als eine Dicke des ersten Bereichs.
  • Weitere Vorteile der vorliegenden Erfindung werden für den Fachmann aus der folgenden detaillierten Beschreibung ersichtlich, wobei lediglich die bevorzugte Ausführungsform der vorliegenden Erfindung durch Veranschaulichung der besten Art zum Ausführen der vorliegenden Erfindung gezeigt und beschrieben ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es wird auf die beigefügten Zeichnungen hingewiesen, wobei Elemente mit gleichen Bezugszeichen durchwegs gleiche Elemente repräsentieren, und wobei:
  • 1a bis 1d schematisch aufeinanderfolgende Phasen eines SOI-Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 2a bis 2d schematisch aufeinanderfolgende Phasen eines SOI-Herstellungsverfahrens gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen.
  • 3 schematisch ein SOI-Halbleiterbauteil zeigt mit unterschiedlichen Bereichen mit Siliziumschichten, die unterschiedliche Dicken aufweisen.
  • 4 das Halbleiterbauelement aus 3 zeigt, nachdem Strukturelemente auf den Siliziumschichten mit unterschiedlichen Dicken ausgebildet sind.
  • 5 ein SOI-Halbleiterbauelement schematisch darstellt, in welchem die isolierenden Gebiete entfernt sind.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung verbessert das Leistungsverhalten, verringert die Effekte des potentialfreien Körpers und erlaubt eine separate Optimierung unterschiedlicher Transistoren, die auf einer SOI-Struktur ausgebildet sind. Dies wird teilweise erreicht, indem ein Halbleiterbauelement mit unterschiedlichen Bereichen bereitgestellt wird, wobei jeder Bereich eine Siliziumhalbleiterschicht der SOI-Struktur aufweist und wobei eine Dicke eines Bereichs der Siliziumschicht sich von der Dicke eines anderen Bereichs der Siliziumschicht unterscheidet. Auf diese Weise kann die Dicke jedes Bereichs der Siliziumschicht abhängig von Faktoren, etwa, ob ein Transistor, der auf der SOI-Struktur gebildet ist, teilweise oder vollständig verarmt ist, und den Diffusionseigenschaften der zur Herstellung der Transistoren verwendeten Dotierstoffe, optimiert werden.
  • In den 1 bis 5 sind Ausführungsformen der vorliegenden Erfindung dargestellt. 1a und 2a zeigen eine konventionelle SOI-Struktur. Die SOI-Struktur umfasst eine Siliziumhalbleiterschicht 14 über einer Isolationsschicht 12. Die SOI-Struktur wird dann über einem Substrat 10 positioniert. Die Erfindung ist nicht auf die Art und Weise eingeschränkt, in der die SOI-Struktur gebildet wird. Beispielsweise enthält ein Verfahren zur Herstellung einer SOI-Struktur das Implantieren einer hohen Dosis an Sauerstoff in das Substrat 10. Das Substrat 10 wird dann einem Ausheizprozess unterworfen, der eine Siliziumisolationsschicht 12 und die Siliziumschicht 14 über der Isolationsschicht 12 erzeugt. Ein weiteres Verfahren zur Herstellung einer SOI-Struktur umfasst eine Technik, die als Scheiben-Bonden bezeichnet wird, wobei die SOI-Struktur auf ein Substrat 10 aufgebracht wird. Das Substrat 10 kann aus einem beliebig Material hergestellt sein, das zur Verwendung mit einer SOI-Struktur geeignet ist, beispielsweise werden Metallsubstrate in Betracht gezogen. In einem Aspekt ist jedoch das Substrat 10 aus Silizium hergestellt.
  • Die Isolationsschicht 12 kann aus einem beliebigen Material gebildet sein, das zur Verwendung mit einer SOI-Struktur geeignet ist. Beispielsweise sind Saphir und Si3N4 Materialien, die für die Verwendung in einer SOI-Struktur als akzeptabel bekannt. In gewissen Aspekten ist jedoch die Isolationsschicht 12 aus SiO2 hergestellt. Obwohl in dieser Hinsicht keine Einschränkung besteht, kann die Isolationsschicht 12 eine Dicke von ungefähr 100 bis 500 nm aufweisen.
  • Die Siliziumschicht 14 ist über der Isolationsschicht 12 ausgebildet und die Siliziumschicht 14 ist nicht auf eine spezielle Dicke beschränkt. Jedoch wird gemäß der vorliegenden Erfindung die Dicke der Siliziumschicht 14 für spezielle einzelne Bauteile, die auf der Scheibe ausgebildet sind, optimiert. Auf diese Weise kann ein Halbleiterbauelement mit unterschiedlichen Bereichen bereitgestellt werden, wobei jeder Bereich eine Siliziumschicht 14 mit einer Dicke aufweist, die sich von der Dicke eines weiteren Bereichs unterscheidet. Ferner ist die Erfindung auch nicht auf die Art und Weise eingeschränkt, in der die Dicke der Siliziumschicht 14 jedes Bereichs modifiziert wird. In den 1a bis 1d und 2a bis 2d sind zwei beispielhafte Verfahren zum Modifizieren der Dicke der Siliziumschicht 14 dargestellt.
  • In 1b wird ein Photolack 22 über der Siliziumschicht 14 gebildet und in 1c wird der Photolack 22 selektiv unter Anwendung eines photolithographischen Systems, etwa eines optischen Projektionssystems des Einzelbildtyps selektiv belichtet, wobei ultraviolettes Licht aus einer Quecksilberdampflampe durch ein erstes Retikel und ein fokussierendes Objektiv projiziert wird, um ein erstes Bildmuster zu erhalten. Der Photolack 22 wird dann entwickelt und die belichteten Bereiche des Photolacks 22 werden entfernt, um Öffnungen in dem Photolack 22 hervorzubringen. Die Öffnungen legen Bereiche der Siliziumschicht 14 frei, die damit die Bereiche der Siliziumschicht 14 mit einer modifizierten Dicke definieren. Es wird dann ein Ätzprozess, typischerweise ein anisotroper Ätzprozess, obwohl die Erfindung nicht darauf eingeschränkt ist, ausgeführt, um eine gewisse Dicke der freigelegten Bereiche der Siliziumschicht 14 abzutragen.
  • In 1d wird der verbleibende Photolack 22 entfernt und eine Halbleiterbauteilvorstufe mit unterschiedlichen Bereichen mit einer Siliziumschicht 14 mit unterschiedlichen entsprechenden Dicken wird bereitgestellt. Wenn der Photolack 22 entfernt ist, wie in 3 gezeigt ist, können Isolationsstrukturelemente 18 in der Siliziumschicht 14 vorgesehen werden. Die Erfindung ist jedoch nicht auf die Art und Weise eingeschränkt, in der die Isolationsstrukturelemente 18 hergestellt werden. Z. B. kann ein flacher Isolationsgraben gebildet werden, indem istrop mit Nassätztechniken oder anisotrop mit Trockenätztechniken geätzt wird. Anschließend wird ein Oxid in den Graben abgeschieden. Als eine Alternative zu dem flachen Isolationsgraben kann ein Feldoxid gebildet werden. Ein Feldoxid wird typischerweise mittels thermischer Oxidation in einer Sauerstoff-Dampf-Atmosphäre bei Temperaturen von ungefähr 850 bis 1050°C gebildet. Es kann eine strukturierte, der Oxidation widerstehende Maske verwendet werden, um ein Oxidieren von Nichtisolationsbauteilgebieten zu verhindern. Nach der Ausbildung des Feldoxids wird die Maske unter Anwendung bekannter Techniken, beispielsweise heißer Phosphorsäure für eine Siliziumnitridmaske oder gepufferter Fluorsäure für eine Flächenoxidmaske, entfernt.
  • Alternativ, wie in den 2a bis 2d gezeigt ist, können die Isolationsstrukturelemente 18 ausgebildet werden, bevor die Dicke gewisser Bereiche der Siliziumschicht 14 modifiziert wird. Wie ferner auch in den 2a bis 2d gezeigt ist, kann eine Hartmaske über der Siliziumschicht 14 hergestellt werden, um das Ätzen der Siliziumschicht 14 zu vereinfachen. Wie in 2b gezeigt ist, werden die Isolationsstrukturelemente 18 in der Siliziumschicht 14 gebildet; wie zuvor beschrieben ist, ist die Erfindung nicht auf die Art und Weise eingeschränkt, mit der die Isolationsstrukturelemente 18 hergestellt werden.
  • In 2c wird eine Maskenschicht 20 über der Siliziumschicht 14 gebildet, wobei die Erfindung nicht auf eine spezielle Maskenschicht 20 eingeschränkt ist. Z. B. kann die Maskenschicht 20 aus einer antireflektierenden Beschichtung gebildet werden, die vorteilhafterweise während der Strukturierung feiner Linien verwendet wird. Gemäß einem Aspekt ist die Maskenschicht 20 aus Siliziumnitrid gebildet.
  • Nach der Herstellung der Maskenschicht 20 wird Photolack 22 über der Maskenschicht 20 aufgebracht. In 2d wird der Photolack 22 selektiv unter Anwendung eines photolithographischen Systems, etwa eines optischen Projektionssystems des Einzelbildtyps selektiv belichtet, wobei ultraviolettes Licht aus einer Quecksilberdampflampe durch ein erstes Retikel und ein fokussierendes Objektiv projiziert wird, um ein erstes Bildmuster zu erhalten. Der Photolack 22 wird dann entwickelt und die belichteten Bereiche des Photolacks 22 werden entfernt, um Öffnungen in dem Photolack 22 bereitzustellen. Die Öffnungen legen Bereiche der Maskenschicht 20 frei. Ein Bereich der freigelegten Maskenschicht 20 unter den Öffnungen in dem Photolack 22 wird dann entfernt, wodurch Bereiche der Siliziumschicht 14, die zu modifizieren sind, freigelegt werden.
  • Nachdem Bereiche der Maskenschicht 20 entfernt wurden, werden die freigelegten Bereiche der Siliziumschicht 14 teilweise entfernt, wobei die Erfindung nicht auf die Art und Weise beschränkt ist, in welcher die freigelegten Bereiche der Siliziumschicht 14 teilweise entfernt werden. Beispielsweise können die freigelegten Bereiche der Siliziumschicht 14 teil weise unter Anwendung eines Ätzverfahrens, etwa eines anisotropen Ätzverfahrens entfernt werden. Der Anteil der freigelegten Bereiche der Siliziumschicht 14, die entfernt werden, kann beispielsweise dadurch bestimmt werden, dass die freigelegten Bereiche der Siliziumschicht 14 dem Ätzprozess für eine gegebene Zeit unterworfen werden, da die Abtragsrate für Silizium für ein gegebenes Ätzmittel bekannt ist. Ein weiteres Beispiel des teilweisen Entfernens freigelegter Bereiche der Siliziumschicht 14 umfasst das Oxidieren der freigelegten Bereiche der Siliziumschicht 14, um Siliziumoxid zu bilden. Das Siliziumoxid kann dann entfernt werden, wobei lediglich die Siliziumschicht 14 zurückbleibt. Ein Vorteil des Anwendens dieses Prozesses besteht darin, dass der Verbrauch von Silizium zur Ausbildung von Siliziumoxid sehr genau gesteuert werden kann, und dies ermöglicht eine präzise Steuerung des teilweisen Entfernens der freigelegten Bereiche der Siliziumschicht 14.
  • Wie in 3 gezeigt ist, ist nach dem Entfernen der verbleibenden Maskenschicht 20 und des Photolacks 22 unter Anwendung dem Fachmann bekannter Techniken ein Halbleiterbauelement mit unterschiedlichen Bereichen entstanden, wobei jeder Bereich eine Siliziumschicht 14 mit einer Dicke aufweist, die sich von der Dicke eines anderen Bereichs unterscheidet. Sobald die Dicke gewisser Bereiche der Siliziumschicht 14 modifiziert ist, können Strukturelemente, etwa Transistoren, obwohl die Erfindung nicht darauf beschränkt ist, in der Siliziumschicht 14 gebildet werden, wie dies in 4 gezeigt ist.
  • Die Strukturelemente können beispielsweise ein Gatedielektrikum 16 und eine Gateelektrode 24 über dem Gatedielektrikum 16 aufweisen. Seitenwandabstandselemente 36, 38, können an Seitenwänden 26, 28 der Gateelektrode 24 und Source/Drain-Erweiterungsgebiete 30, 32 können in der Siliziumschicht 14 unter den Seitenwandabstandselementen 36, 38 gebildet werden. Des weiteren können Source/Drain-Gebiete 40, 42 in der Siliziumschicht 14 hergesellt werden. Wie gezeigt, weisen die Source/Drain-Gebiete 40a, 42a in einem ersten Bereich des Halbleiterbauelements eine andere Tiefe als die Source/Drain-Gebiete 40b, 42b in einem zweiten Bereich des Halbleiterbauelements auf.
  • In 5 können die Isolationsstrukturelemente 18 entfernt werden und die Erfindung ist nicht auf die Art und Weise eingeschränkt, in der die Isolationsstrukturelemente 18 abgetragen werden. Z. B. können die Isolationsstrukturelemente 18 unter Anwendung eines Ätzmittels mit einer hohen Selektivität zu dem Material entfernt werden, aus dem die Isola tionsstrukturelemente 18 hergestellt sind. Durch Entfernen der Isolationsstrukturelemente 18 kann die Siliziumschicht 14 zwischen den Isolationsstrukturelementen 18 entspannt werden. Während der Herstellung der Isolationsstrukturelemente 18 wird die Siliziumschicht 14 in Spannung versetzt und diese Spannung der Siliziumschicht 14 kann das Transistorverhalten beeinträchtigen. Ferner ist anzumerken, dass das Entspannen der Siliziumschicht 14, beispielsweise durch Entfernen der Isolationsstrukturelemente zwischen benachbarten Siliziumschichten 14, nicht auf Halbleiterbauelemente mit Bereichen unterschiedlicher Tiefe beschränkt ist. Z. B. kann das Entspannen der Siliziumschicht 14 für Halbleiterbauelemente durchgeführt werden, die eine Siliziumschicht 14 mit einer einzigen Tiefe aufweisen.
  • Durch Bereitstellen eines Halbleiterbauelements mit unterschiedlichen Bereichen, wobei jeder Bereich eine Siliziumschicht mit einer Dicke aufweist, die sich von einem weiteren Bereich unterscheidet, kann die Herstellung von NMOS- und PMOS-Transistoren optimiert werden. Beispielsweise kann ein Transistor mit einem Dotierstoff (beispielsweise Bor), der eine größere Diffusionsgeschwindigkeit in Silizium aufweist, in einem Bereich der Siliziumschicht mit einer größeren Dicke im Vergleich zu einem Bereich der Siliziumschicht gebildet werden, in dem ein weiterer Transistor mit einem Dotierstoff (beispielsweise Arsen) mit einer geringerer Diffusionsgeschwindigkeit ausgebildet ist. Somit können NMOS- und PMOS-Transistoren beide einen optimalen Temperatur/Zeit-Profil ausgesetzt werden.
  • Ein weiterer Vorteil des Bereitstellens eines Halbleiterbauelements mit unterschiedlichen Bereichen, wobei jeder Bereich eine Siliziumschicht mit einer Dicke aufweist, die sich von der Dicke eines weiteren Bereichs unterscheidet, besteht darin, dass sowohl vollständig als auch teilweise verarmte Transistoren in einfacher Weise hergestellt werden können. Z. B. kann ein teilweise verarmter Transistor auf einem Bereich der Siliziumschicht mit einer größeren Dicke und ein vollständig verarmter Transistor kann auf einem Bereich der Siliziumschicht mit einer geringeren Dicke hergestellt werden. Selbst wenn sich die Source/Drain-Gebiete bis zur gleichen Tiefe erstrecken, können sowohl teilweise als auch vollständig verarmte Transistoren gebildet werden. Alternativ können die Wirkungen des potentialfreien Körpers minimiert werden, indem das neutrale Gebiet zwischen dem Source/Drain-Gebiet und der isolierenden Schicht vermieden wir, indem alle Transistoren vollständig verarmt werden.
  • Die vorliegende Erfindung kann durch das Verwenden konventioneller Materialien, Messtechniken und Anlagen praktiziert werden. Folglich sind die Details derartiger Materialien, Anlagen und messtechnischer Verfahren hierin nicht detailliert dargelegt. In den diversen Beschreibungen sind zahlreiche spezielle Details dargestellt, etwa spezielle Materialien, Strukturen, Chemikalien, Prozesse, etc., um ein gründliches Verständnis der vorliegenden Erfindung zu vermitteln. Es sollte jedoch beachtet werden, dass die vorliegende Erfindung praktiziert werden kann, ohne auf die speziell dargelegten Details zurückzugreifen. In anderen Fällen wurden gut bekannte Prozessstrukturen nicht detailliert beschrieben, um die vorliegende Erfindung nicht unnötig zu verdunkeln.

Claims (6)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das die Schritte umfasst: Bereitstellen einer Siliziumschicht (14) über einer Isolationsschicht (12), wobei die Siliziumschicht (14) einen ersten Bereich und einen zweiten Bereich aufweist; teilweise Entfernen des ersten Bereichs der Siliziumschicht (14), wobei eine Dicke des zweiten Bereichs größer als eine Dicke des ersten Bereichs ist; und Bilden eines ersten Transistors in dem ersten Bereich und eines zweiten Transistors in dem zweiten Bereich, wobei: der erste Transistor erste Source/Drain-Gebiete (40a, 42a) und der zweite Transistor zweite Source/Drain-Gebiete (40b, 42b) aufweist, und wobei eine Tiefe der zweiten Source/Drain-Gebiete (40b, 42b) größer als eine Tiefe der ersten Source/Drain-Gebiete (40a, 42a) ist, wobei die ersten Source/Drain-Gebiete (40a, 42a) mit einem ersten Dotierstoff und die zweiten Source/Drain-Gebiete (40b, 42b) mit einem zweiten Dotierstoff hergestellt sind, und wobei die Diffusionsrate des zweiten Dotierstoffs in Silizium bei gleichem Temperatur/Zeitprofil größer als die Diffusionsrate des ersten Dotierstoffs in Silizium ist und wobei die Dicke des ersten und des zweiten Bereichs der Siliziumschicht abhängig von den Diffusionseigenschaften des ersten und des zweiten Dotierstoffs optimiert werden.
  2. Verfahren nach Anspruch 1, wobei der erste und der zweite Bereich der Siliziumschicht (14) anfänglich die gleiche Dicke aufweisen.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des teilweise Entfernens des ersten Bereichs der Siliziumschicht (14) das Ätzen des ersten Bereichs umfasst.
  4. Verfahren nach Anspruch 3, wobei der Schritt des teilweise Entfernens des ersten Bereichs der Siliziumschicht (14) Abscheiden eines Photolacks (22) über der Siliziumschicht (14) und Belichten und Entwickeln des Photolacks (22) zum Freilegen des ersten Bereichs der Siliziumschicht (14) umfasst.
  5. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des teilweise Entfernens des ersten Bereichs der Siliziumschicht (14) Oxidieren des ersten Bereichs der Siliziumschicht (14) und Entfernen des oxidierten Siliziums umfasst.
  6. Verfahren nach Anspruch 5, wobei der Schritt des teilweise Entfernens des ersten Bereichs der Siliziumschicht (14) umfasst: Abscheiden einer Maskenschicht (20) und eines Photolacks (22) über der Siliziumschicht (14) und Belichten und Entwickeln des Photolacks (22) zur Freilegung eines Bereichs der Maskenschicht (20) über dem ersten Bereich der Siliziumschicht (14) und Entfernen der Maskenschicht (20) über dem ersten Bereich der Siliziumschicht (14).
DE10297583T 2001-12-20 2002-12-19 Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken Expired - Fee Related DE10297583B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/023,350 US6764917B1 (en) 2001-12-20 2001-12-20 SOI device with different silicon thicknesses
US10/023,350 2001-12-20
PCT/US2002/041102 WO2003054966A1 (en) 2001-12-20 2002-12-19 Soi device with different silicon thicknesses

Publications (2)

Publication Number Publication Date
DE10297583T5 DE10297583T5 (de) 2004-11-11
DE10297583B4 true DE10297583B4 (de) 2010-10-14

Family

ID=21814574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297583T Expired - Fee Related DE10297583B4 (de) 2001-12-20 2002-12-19 Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken

Country Status (8)

Country Link
US (1) US6764917B1 (de)
JP (1) JP2005514770A (de)
KR (1) KR100948938B1 (de)
CN (1) CN1320657C (de)
AU (1) AU2002357367A1 (de)
DE (1) DE10297583B4 (de)
GB (1) GB2407703B (de)
WO (1) WO2003054966A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124345A (ja) * 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6764917B1 (en) * 2001-12-20 2004-07-20 Advanced Micro Devices, Inc. SOI device with different silicon thicknesses
US6835983B2 (en) * 2002-10-25 2004-12-28 International Business Machines Corporation Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness
KR100489802B1 (ko) * 2002-12-18 2005-05-16 한국전자통신연구원 고전압 및 저전압 소자의 구조와 그 제조 방법
US6861716B1 (en) * 2003-10-31 2005-03-01 International Business Machines Corporation Ladder-type gate structure for four-terminal SOI semiconductor device
WO2006038164A1 (en) * 2004-10-08 2006-04-13 Koninklijke Philips Electronics N.V. Semiconductor device having substrate comprising layer with different thicknesses and method of manufacturing the same
US7666735B1 (en) * 2005-02-10 2010-02-23 Advanced Micro Devices, Inc. Method for forming semiconductor devices with active silicon height variation
JP5003857B2 (ja) * 2005-11-02 2012-08-15 セイコーエプソン株式会社 半導体装置の製造方法
US7986029B2 (en) * 2005-11-08 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dual SOI structure
US7402477B2 (en) * 2006-03-30 2008-07-22 Freescale Semiconductor, Inc. Method of making a multiple crystal orientation semiconductor device
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160071947A1 (en) * 2014-09-10 2016-03-10 Globalfoundries Inc. Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
FR3051973B1 (fr) * 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
US10141229B2 (en) * 2016-09-29 2018-11-27 Globalfoundries Inc. Process for forming semiconductor layers of different thickness in FDSOI technologies
JP2018148123A (ja) * 2017-03-08 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
FR3080486B1 (fr) * 2018-04-24 2020-03-27 X-Fab France Procede de formation d'un dispositif microelectronique
US11004867B2 (en) * 2018-06-28 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory in high-k first technology
US10748934B2 (en) 2018-08-28 2020-08-18 Qualcomm Incorporated Silicon on insulator with multiple semiconductor thicknesses using layer transfer
US11348944B2 (en) * 2020-04-17 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor wafer with devices having different top layer thicknesses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106579A (ja) * 1993-10-08 1995-04-21 Hitachi Ltd 半導体装置とその製造方法
US5463238A (en) * 1992-02-25 1995-10-31 Seiko Instruments Inc. CMOS structure with parasitic channel prevention
US5940691A (en) * 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
WO2003054966A1 (en) * 2001-12-20 2003-07-03 Advanced Micro Devices, Inc. Soi device with different silicon thicknesses

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0173953B1 (de) * 1984-08-28 1991-07-17 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit Gateelektrode
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
US6060748A (en) * 1996-12-26 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device using a silicon-on-insulator substrate
JP3114654B2 (ja) * 1997-06-05 2000-12-04 日本電気株式会社 半導体装置の製造方法
US5909400A (en) * 1997-08-22 1999-06-01 International Business Machines Corporation Three device BICMOS gain cell
JPH11176925A (ja) 1997-12-05 1999-07-02 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
JP2000049237A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4493153B2 (ja) * 2000-04-19 2010-06-30 シャープ株式会社 窒化物系半導体発光素子
US6537891B1 (en) * 2000-08-29 2003-03-25 Micron Technology, Inc. Silicon on insulator DRAM process utilizing both fully and partially depleted devices
WO2006057918A2 (en) * 2004-11-23 2006-06-01 Morisawa, Shinkatsu Detection of nucleic acid variation by cleavage-amplification method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463238A (en) * 1992-02-25 1995-10-31 Seiko Instruments Inc. CMOS structure with parasitic channel prevention
JPH07106579A (ja) * 1993-10-08 1995-04-21 Hitachi Ltd 半導体装置とその製造方法
US5940691A (en) * 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
WO2003054966A1 (en) * 2001-12-20 2003-07-03 Advanced Micro Devices, Inc. Soi device with different silicon thicknesses

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Widmann, D. et al.: Technologie hochintegrierter Schaltungen, 2. Aufl., Springer-Verlag, 1996, S. 223-246 *

Also Published As

Publication number Publication date
KR20040069186A (ko) 2004-08-04
GB0416018D0 (en) 2004-08-18
AU2002357367A1 (en) 2003-07-09
DE10297583T5 (de) 2004-11-11
WO2003054966A1 (en) 2003-07-03
CN1320657C (zh) 2007-06-06
KR100948938B1 (ko) 2010-03-23
GB2407703B (en) 2005-11-30
CN1606807A (zh) 2005-04-13
US6764917B1 (en) 2004-07-20
JP2005514770A (ja) 2005-05-19
GB2407703A (en) 2005-05-04

Similar Documents

Publication Publication Date Title
DE10297583B4 (de) Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE60211396T2 (de) Verfahren zur Herstellung von einem Gatter-Dielektrikum mit veränderlicher Dielektrizitätskonstante
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE10240423B4 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE10335102B4 (de) Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
DE102004031453B4 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE102005063116A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102005014749B4 (de) Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE10207122A1 (de) Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
DE19630609C2 (de) Verfahren zum Herstellen eines Transistors
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE19859090B4 (de) Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken
DE10261404A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102005024911A1 (de) Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702