DE19859090B4 - Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken - Google Patents
Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken Download PDFInfo
- Publication number
- DE19859090B4 DE19859090B4 DE19859090A DE19859090A DE19859090B4 DE 19859090 B4 DE19859090 B4 DE 19859090B4 DE 19859090 A DE19859090 A DE 19859090A DE 19859090 A DE19859090 A DE 19859090A DE 19859090 B4 DE19859090 B4 DE 19859090B4
- Authority
- DE
- Germany
- Prior art keywords
- active regions
- over
- oxide layer
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 230000000873 masking effect Effects 0.000 claims abstract description 11
- -1 germanium ions Chemical class 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract 4
- 238000002513 implantation Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren
zum Herstellen von Gateoxiden mit verschiedenen Dicken auf einem
Halbleitersubstrat (31) mit ersten und zweiten aktiven Bereichen,
mit folgenden Schritten:
– Aufbringen einer Maskierungsoxidschicht (36a, 36b) mit definierter Schichtdicke auf dem Halbleitersubstrat (31),
– selektives Entfernen der Maskierungsoxidschicht (36a) auf den ersten aktiven Bereichen mit Hilfe einer Photoresist-Schicht (37),
– Entfernen der Photoresist-Schicht (37),
– danach Implantieren von Germaniumionen (38) in die freiliegenden Oberflächen der ersten aktiven Bereiche und der Maskierungsoxidschicht (36b) über den zweiten aktiven Bereichen, wobei flache hochdotierte Germaniumschichten in den ersten aktiven Bereichen und flache niedrigdotierte Germaniumschichten in den zweiten aktiven Bereichen entstehen,
– Entfernen der Maskierungsoxidschicht (36b) über den zweiten aktiven Bereichen,
– Herstellen von ersten und zweiten Gateoxidfilmen (39a, 39b) auf den ersten und zweiten aktiven Bereichen in einem Oxidationsschritt, wobei der erste Gateoxiddfilm auf dem ersten aktiven Bereich dicker ist als der zweite Gateoxidfilm über dem zweiten...
– Aufbringen einer Maskierungsoxidschicht (36a, 36b) mit definierter Schichtdicke auf dem Halbleitersubstrat (31),
– selektives Entfernen der Maskierungsoxidschicht (36a) auf den ersten aktiven Bereichen mit Hilfe einer Photoresist-Schicht (37),
– Entfernen der Photoresist-Schicht (37),
– danach Implantieren von Germaniumionen (38) in die freiliegenden Oberflächen der ersten aktiven Bereiche und der Maskierungsoxidschicht (36b) über den zweiten aktiven Bereichen, wobei flache hochdotierte Germaniumschichten in den ersten aktiven Bereichen und flache niedrigdotierte Germaniumschichten in den zweiten aktiven Bereichen entstehen,
– Entfernen der Maskierungsoxidschicht (36b) über den zweiten aktiven Bereichen,
– Herstellen von ersten und zweiten Gateoxidfilmen (39a, 39b) auf den ersten und zweiten aktiven Bereichen in einem Oxidationsschritt, wobei der erste Gateoxiddfilm auf dem ersten aktiven Bereich dicker ist als der zweite Gateoxidfilm über dem zweiten...
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken, insbesondere MOS-Gateoxiden, auf Substrate für Halblei terbauteile, insbesondere MOS-Bauteile.
- Die vielleicht wichtigste Anwendung des Verfahrens der thermischen Oxidation bei der Herstellung von ULSIs besteht bei der Erzeugung der dünnen Gateisolierschicht von MOS-Bauteilen. Z. B. sind für MOS-Transistoren mit Gatelängen unter 1 μm Gateoxidschichten erforderlich, die dünner als 15 nm sind, während für die Tunneloxide elektrisch umschreibbarer Festwertspeicher Gateoxide erforderlich sind, die dünner als 8 nm sind.
- Da die Schichten aus Siliziumdioxid (SiO2) in diesen Fällen Komponenten aktiver Bauteile bilden, müssen die dünnen Oxidschichten gleichmäßig sein, sie müssen hohe Qualität aufweisen und sie müssen durch einen Prozess hergestellt werden, der ausreichend langsam dafür ist, dass die Oxiddicke zuverlässig kontrolliert werden kann. Die Kontrolle der Gateoxiddicke ist besonders wichtig, da die Schwellenspannung eines MOS-Bauteils von diesem Wert abhängt. Die Schwierigkeit einer zuverlässigen Kontrolle der Gateoxiddichte ist dann erhöht, wenn im Verlauf der Herstellung eines einzelnen Bauteils Gateoxide mit zwei verschiedenen Dicken hergestellt werden müssen.
- Nachfolgend werden unter Bezugnahme auf die idealisierten Schnittansichten der
1A –1E Prozessschritte eines herkömmlichen Verfahrens zum Herstellen dünner MOS-Gateoxide mit zwei verschiedenen Dicken beschrieben, wie z. B. aus derUS 5,502,009 A bekannt ist. - Durch die Herstellung dicker Feldoxide
15 auf einem Siliziumsubstrat11 werden erste und zweite aktive Bereiche (d. h. Bauteilbereiche) im Substrat festgelegt. Die ersten aktiven Bereiche sind als diejenigen aktiven Bereiche definiert, über denen später dickere Gateoxide hergestellt werden, während die zweiten aktiven Bereiche entsprechend diejenigen sind, über denen später dünnere Gateoxide hergestellt werden. - Nachdem auf die Oberfläche des Substrats über allen ersten und zweiten aktiven Bereichen eine erste Oxidschicht
16 thermisch aufgewachsen wurde, wird eine Photoresistbeschichtung durch Aufschleudern auf den Wafer aufgebracht, und durch herkömmliche Belichtungs- und Entwicklungsprozessschritte wird ein Photoresistmuster17 hergestellt, das die ersten aktiven Bereiche maskiert, wie es in1C dargestellt ist. - Unter Maskierung durch das Photoresistmuster
17 wird der Wafer selektiv so geätzt, dass die erste Oxidschicht16 über den zweiten aktiven Bereichen entfernt wird, um dadurch die Oberfläche des Substrats über diesen Bereichen freizulegen, wie es ebenfalls in1C dargestellt ist. - Nachdem das Photoresistmuster
17 abgezogen wurde und dadurch die erste Oxidschicht16 über den ersten aktiven Bereichen freigelegt wurde, wird auf die Oberfläche des Substrats über den ersten und zweiten Bereichen eine zweite Oxidschicht aufgewachsen, die über diesen ersten und zweiten Bereichen in1D mit18a bzw.18b gekennzeichnet ist. Die zweite Oxidschicht18b über den zweiten aktiven Bereichen dient anschließend als dünneres Gateoxid eines MOS-Bauteils. Gleichzeitig wächst die zweite Oxidschicht18a über den ersten aktiven Bereichen thermisch an der Oberfläche des Substrats unter der ersten Oxidschicht16 . (Die zweite Oxidschicht18a über den ersten aktiven Bereichen wächst unter der ersten Oxidschicht16 statt über derselben, da das Oxidationsmittel, und nicht Silizium, im Verlauf der thermischen Oxidation des Siliziumsubstrats durch die erste Oxidschicht16 diffundiert.) Die erste Oxidschicht16 über den ersten aktiven Bereichen und die dortige zweite Oxidschicht18a unter ihr bilden anschließend gemeinsam ein dickeres Gateoxid eines MOS-Bauteils. - Herkömmliche Verfahren zum Herstellen von Gateoxiden zweier verschiedener Dicken auf einem Siliziumsubstrat, wie typischerweise durch die oben beschriebene Abfolge von Prozessschritten veranschaulicht, erfordern zwei gesonderte thermische Oxidationsvorgänge. Darüber hinaus sind die dickeren Gateoxide, die jeweils aus einer zweiten Oxidschicht
18a und der ersten Oxidschicht16 über dieser bestehen, da das erste Photoresistmuster17 auf der ersten Oxidschicht16 auf den ersten aktiven Bereichen ausgebildet ist und die zweite Oxidschicht18a über diesen unter der ersten Oxidschicht16 aufgewachsen wird, in unvermeidlicher Weise durch organische und metallische Rückstände des Photoresists verunreinigt. - Aus US-PS 5,330,920 ist bereits ein Verfahren für das Erzeugen von unterschiedlich dicken Gateoxidfilmen auf einem Substrat bekannt. Die Steuerung der Gateoxiddicke erfolgt bei diesem Verfahren durch selektives Implantieren von Stickstoffionen in das Substrat durch eine Opferoxidschicht hindurch, wobei nach dem Entfernen dieser genannten Opferoxidschicht in einem weiteren Oxidationsschritt die Bildung von Gateoxid über den Gebieten, in die Stickstoffionen den implantiert wurden, verzögert ist, und deshalb eine dünnere Gateoxidschicht entsteht.
- Aus US-PS 5,358,894 sind weitere Möglichkeiten für die Beeinflussung der Oxidationsgeschwindigkeit durch Implantieren oder Diffusion von Ionen in das Substrat bekannt. Bei dem hier beschriebenen Verfahren soll die Oxidationsgeschwindigkeit eines Feldoxidfilms erhöht werden, um einen Verdünnungseffekt in bestimmten Feldoxidgebieten zu kompensieren. In diesem Dokument sind auch andere Ionentypen, die sich zur Beeinflussung der Oxidationsrate eignen, wie z. B. Germanium, erwähnt.
- Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zum thermischen Aufwachsen von Gateoxiden mit zwei verschiedenen Dicken auf die Oberfläche eines Siliziumsubstrats in einem einzelnen Prozeßschritt zu schaffen.
- Diese Aufgabe ist durch das Verfahren gemäß dem beigefügten Anspruch 1 gelöst.
- Von den nachfolgend kurz beschriebenen Figuren ist keine maßstabsgetreu dargestellt. Wie es auf dem Gebiet der Darstellung integrierter Schaltungen üblich ist, sind die Dicken und Querabmessungen verschiedener, in den Figuren dargestellter Strukturen so dargestellt, dass die Deutlichkeit der Figuren erhöht ist.
-
1A -1D sind idealisierte Schnittansichten zum Veran schaulichen von Prozessschritten eines herkömmlichen Verfahrens zum Herstellen von Gateoxiden zweier verschiedener Dicken. -
2A –2F sind idealisierte Schnittansichten zum Veranschaulichen eines Verfahrens zum gleichzeitigen thermischen Aufwachsen von Gateoxiden zweier verschiedener Dicken gemäß einem Ausführungsbeispiel der Erfindung. -
3A und3B veranschaulichen die Abhängigkeit der Germaniumkonzentration von der Tiefe unter der Oberfläche des Substrats in ersten bzw. zweiten aktiven Bereichen beim Ausführungsbeispiel der Erfindung. - Durch Herstellen von Isolierstrukturen
35 auf einem Siliziumsubstrat31 werden erste und zweite aktive Bereiche (d. h. Bauteilbereiche) des Substrats festgelegt. Diese ersten und zweiten aktiven Bereiche sind solche, über denen anschließend in einem einzelnen Prozessschritt dickere bzw. dünnere Gateoxide thermisch aufgewachsen werden. Obwohl die in2B dargestellten Isolierstrukturen35 dicke Feldoxide repräsentieren, wie sie durch einen herkömmlichen LOCOS(Local Oxidation of Silicon = örtliche Oxidation von Silizium)-Prozess erhalten werden, können auch andere Isoliertechniken als LOCOS, wie Grabenisolierung, zum Herstellen der Isolierstrukturen verwendet werden. Außerdem müssen nicht alle Isolierstrukturen dieselbe Größe haben. - Nachdem Maskenoxide
36a und36b durch einen anderen Prozess als thermische Oxidation (vorzugsweise durch Hochtemperatur-Niederdruck-CVD) auf der Oberfläche des Substrats31 über den ersten und zweiten aktiven Bereichen hergestellt wurden, wird eine Beschichtung aus einem Photoresist durch Aufschleudern auf die Maskenoxide aufgebracht, und durch herkömmliche Belichtungs- und Entwicklungsprozessschritte wird ein Photoresistmuster37 hergestellt, das die zweiten aktiven Bereiche maskiert. - Nach Maskierung durch das Photoresistmuster
37 wird der Wafer selektiv geätzt, um die Maskenoxide36a über den ersten aktiven Bereichen zu entfernen, wie es in2D dargestellt ist. - Nachdem das Photoresistmuster
37 abgezogen wurde, wird Germanium38 selektiv in das durch die Maskenoxide36b maskierte Substrat implantiert (Implantationsenergie vorzugsweise 20 – 100 keV, Implantationsdosis vorzugsweise 5 × 1014 – 1 × 101 Atome/cm2), und das Substrat wird getempert (Temperungstemperatur vorzugsweise 800 – 850°C), um flache, stark dotierte Germaniumschichten innerhalb der ersten aktiven Bereiche auszubilden, wie es in3A dargestellt ist. Durch die Implantation und das anschließende Tempern kann innerhalb der zweiten aktiven Bereiche auch eine flache, sehr leicht dotierte Germaniumschicht ausgebildet werden, wie es in3B dargestellt ist. - Die Funktion des implantierten Germaniums besteht darin, thermische Oxidation an der Oberfläche des Substrats über den ersten aktiven Bereichen während eines späteren Prozessschritts zu beschleunigen (d. h., die Rate der thermischen Oxidation zu erhöhen). (Die üblicherweise verwendeten Dotierstoffe aus der Gruppe III und der Gruppe V erhöhen ebenfalls die Rate thermischer Oxidation von Silizium, wenn sie mit hoher Konzentration innerhalb eines Siliziumsubstrats vorhanden sind, jedoch führen sie zu p- bzw. n-Substraten statt zu eigenleitenden Substraten im Verlauf des Temperungsvorgangs nach dem Implantieren.) Das Germanium in der flachen, stark dotierten sowie der flachen, sehr leicht dotierten Schicht verbleibt während thermischer Oxidation an der Si/SiO2-Grenzfläche, da die mittlere Verschiebung von Germanium rechtwinklig zur Grenzfläche durch Diffusion während der Oxidation kleiner als der Weg ist, den die Si/SiO2-Grenzfläche während der Oxidation in das Substrat hinein zurücklegt.
- Die Energie der einfallenden Germaniumionen (vorzugsweise 20 – 100 keV) ist durch die Dicke der Maskenoxide
36b über den zweiten aktiven Bereichen in demjenigen Sinn bestimmt, dass die volle Dosis des in den zweiten aktiven Bereichen implantierten Germaniums bei idealen Umständen in das Gebiet der Maskenoxide36b eingegrenzt wäre. Bei weniger als idealen Umständen, wie sie häufig in der Praxis auftreten, kann ein Teil der über den zweiten aktiven Bereichen implantierten Einfallsdosis gut die Maskenoxide36b über den zweiten aktiven Bereichen durchdringen, um dort die flache, sehr leicht dotierte Germaniumschicht auszubilden, wie es in3B dargestellt ist. Im Gegensatz hierzu bildet die vollständige Germaniumdosis, wie über den ersten Bereichen implantiert, flache, stark dotierte Germaniumschichten innerhalb der ersten aktiven Bereiche, wie es in3A dargestellt ist. - Dann wird das Maskenoxid
36b auf der Oberfläche des Substrats über den zweiten aktiven Bereichen entfernt, vorzugsweise durch selektives, nasschemisches Ätzen, das das Siliziumsubstrat nicht angreift, um die Oberfläche des Substrats über den zweiten aktiven Bereichen freizulegen. - Wie es in
2F dargestellt ist, werden Gateoxide39a und39b thermisch gleichzeitig auf die Oberfläche des Substrats über den ersten bzw. zweiten aktiven Bereichen aufgewachsen. Die stark dotierten Germaniumschichten innerhalb der ersten aktiven Bereiche beschleunigen die thermische Oxidation an der Oberfläche des Substrats über den ersten aktiven Bereichen, was dort zu 5 – 9 nm dicken Gateoxiden39a führt, wäh rend die sehr leicht dotierten Germaniumschichten innerhalb der zweiten aktiven Bereiche die thermische Oxidation an der Oberfläche des Substrats über den zweiten aktiven Bereichen nicht wesentlich beschleunigen, was dort zu 3 – 7 nm dicken Gateoxiden39b führt. - Thermisch gleichzeitig gemäß dem erfindungsgemäßen Verfahren aufgewachsene Gateoxide mit zwei verschiedenen Dicken zeigen mehrere Vorteile, wobei der nicht geringste darin besteht, dass nur eine thermische Oxidation statt zwei erforderlich ist. Gemäß dem erfindungsgemäßen Verfahren wird das dickere der Gateoxide nicht durch Photoresistrückstände verunreinigt. Darüber hinaus dient Germanium im Substrat unmittelbar unter den Gateoxiden zum Erhöhen der Beweglichkeit von Ladungsträgern innerhalb der Kanäle von bei anschließenden Prozessschritten hergestellten MOS-Bauteilen.
Claims (6)
- Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken auf einem Halbleitersubstrat (
31 ) mit ersten und zweiten aktiven Bereichen, mit folgenden Schritten: – Aufbringen einer Maskierungsoxidschicht (36a ,36b ) mit definierter Schichtdicke auf dem Halbleitersubstrat (31 ), – selektives Entfernen der Maskierungsoxidschicht (36a ) auf den ersten aktiven Bereichen mit Hilfe einer Photoresist-Schicht (37 ), – Entfernen der Photoresist-Schicht (37 ), – danach Implantieren von Germaniumionen (38 ) in die freiliegenden Oberflächen der ersten aktiven Bereiche und der Maskierungsoxidschicht (36b ) über den zweiten aktiven Bereichen, wobei flache hochdotierte Germaniumschichten in den ersten aktiven Bereichen und flache niedrigdotierte Germaniumschichten in den zweiten aktiven Bereichen entstehen, – Entfernen der Maskierungsoxidschicht (36b ) über den zweiten aktiven Bereichen, – Herstellen von ersten und zweiten Gateoxidfilmen (39a ,39b ) auf den ersten und zweiten aktiven Bereichen in einem Oxidationsschritt, wobei der erste Gateoxiddfilm auf dem ersten aktiven Bereich dicker ist als der zweite Gateoxidfilm über dem zweiten aktiven Bereich. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maskierungsschicht (
36b ) aus Siliziumdioxid hergestellt wird. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Germaniumionen (
38 ) mit einer Implantationsenergie von 20-100 keV und einer Implantationsdosis von 5 × 1014 – 1 × 1016 Atome/cm2 implantiert werden. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die ersten und zweiten Gateoxidfilme (
39a ,39b ) durch thermische Oxidation hergestellt werden. - Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die thermische Oxidation bei einer Temperatur von 800-850°C ausgeführt wird.
- Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Implantieren das Substrat getempert wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997-074378 | 1997-12-26 | ||
| KR1019970074378A KR100252856B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19859090A1 DE19859090A1 (de) | 1999-07-08 |
| DE19859090B4 true DE19859090B4 (de) | 2005-12-15 |
Family
ID=19528741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19859090A Expired - Fee Related DE19859090B4 (de) | 1997-12-26 | 1998-12-21 | Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6143669A (de) |
| JP (1) | JP3658215B2 (de) |
| KR (1) | KR100252856B1 (de) |
| DE (1) | DE19859090B4 (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010035857A (ko) * | 1999-10-04 | 2001-05-07 | 윤종용 | 반도체소자 및 그 제조방법 |
| JP4437352B2 (ja) | 2000-02-29 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100578645B1 (ko) * | 2000-07-31 | 2006-05-11 | 매그나칩 반도체 유한회사 | 반도체소자의 제조 방법 |
| US6573192B1 (en) * | 2000-09-21 | 2003-06-03 | Infineon Technologies Ag | Dual thickness gate oxide fabrication method using plasma surface treatment |
| US20020197836A1 (en) * | 2001-06-11 | 2002-12-26 | International Business Machines Corporation | Method of forming variable oxide thicknesses across semiconductor chips |
| JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
| US7094671B2 (en) * | 2004-03-22 | 2006-08-22 | Infineon Technologies Ag | Transistor with shallow germanium implantation region in channel |
| CN110957213B (zh) * | 2018-09-27 | 2024-03-26 | 瓦里安半导体设备公司 | 形成半导体装置的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
| US5358894A (en) * | 1992-02-06 | 1994-10-25 | Micron Technology, Inc. | Oxidation enhancement in narrow masked field regions of a semiconductor wafer |
| US5502009A (en) * | 1995-02-16 | 1996-03-26 | United Microelectronics Corp. | Method for fabricating gate oxide layers of different thicknesses |
| EP0715344A2 (de) * | 1994-11-30 | 1996-06-05 | AT&T Corp. | Verfahren zur Bildung von Gatteroxyden mit verschiedener Dicke auf einem Halbleitersubstrat |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308128A (ja) * | 1992-04-30 | 1993-11-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US5869385A (en) * | 1995-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Selectively oxidized field oxide region |
| US6040019A (en) * | 1997-02-14 | 2000-03-21 | Advanced Micro Devices, Inc. | Method of selectively annealing damaged doped regions |
-
1997
- 1997-12-26 KR KR1019970074378A patent/KR100252856B1/ko not_active IP Right Cessation
-
1998
- 1998-11-17 US US09/192,498 patent/US6143669A/en not_active Expired - Lifetime
- 1998-12-04 JP JP34529698A patent/JP3658215B2/ja not_active Expired - Fee Related
- 1998-12-21 DE DE19859090A patent/DE19859090B4/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358894A (en) * | 1992-02-06 | 1994-10-25 | Micron Technology, Inc. | Oxidation enhancement in narrow masked field regions of a semiconductor wafer |
| US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
| EP0715344A2 (de) * | 1994-11-30 | 1996-06-05 | AT&T Corp. | Verfahren zur Bildung von Gatteroxyden mit verschiedener Dicke auf einem Halbleitersubstrat |
| US5502009A (en) * | 1995-02-16 | 1996-03-26 | United Microelectronics Corp. | Method for fabricating gate oxide layers of different thicknesses |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990054549A (ko) | 1999-07-15 |
| KR100252856B1 (ko) | 2000-04-15 |
| DE19859090A1 (de) | 1999-07-08 |
| JPH11233642A (ja) | 1999-08-27 |
| US6143669A (en) | 2000-11-07 |
| JP3658215B2 (ja) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3485880T2 (de) | Verfahren zur herstellung von halbleiteranordnungen. | |
| DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
| DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
| DE2700873C2 (de) | Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren | |
| DE3689158T2 (de) | Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. | |
| DE3888883T2 (de) | Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht. | |
| DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
| DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
| EP0931338B1 (de) | Verfahren zur herstellung eines mos-transistors | |
| EP0148342B1 (de) | Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen | |
| DE3751219T2 (de) | Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors. | |
| DE69333173T2 (de) | Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator | |
| DE3618000A1 (de) | Verfahren zur herstellung von transistoren auf einem siliziumsubstrat | |
| EP0244607A1 (de) | Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik | |
| DE10297583B4 (de) | Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken | |
| DE4341516C2 (de) | Verfahren zum Herstellen eines Transistors | |
| DE3125064A1 (de) | "verfahren zum herstellen eines integrierten schaltkreises" | |
| DE19859090B4 (de) | Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken | |
| EP0656651A2 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung | |
| DE3540422A1 (de) | Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen | |
| DE4446850C2 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
| DE19543389A1 (de) | Verfahren zur Herstellung eines Transistors | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| DE69020772T2 (de) | Wannen-Bildung für Halbleiter-Bauelemente. | |
| EP0028786B1 (de) | Ionenimplantationsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |