DE3125064A1 - "verfahren zum herstellen eines integrierten schaltkreises" - Google Patents

"verfahren zum herstellen eines integrierten schaltkreises"

Info

Publication number
DE3125064A1
DE3125064A1 DE19813125064 DE3125064A DE3125064A1 DE 3125064 A1 DE3125064 A1 DE 3125064A1 DE 19813125064 DE19813125064 DE 19813125064 DE 3125064 A DE3125064 A DE 3125064A DE 3125064 A1 DE3125064 A1 DE 3125064A1
Authority
DE
Germany
Prior art keywords
substrate
layer
oxide
silicon nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813125064
Other languages
English (en)
Inventor
Sheng Teng West Windsor N.J. Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3125064A1 publication Critical patent/DE3125064A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung "bezieht sich auf ein Verfahren zum Herstellen eines integrierten, komplementär-symmetrischen Metall-Oxid-Halbleiter-Schaltkreises (CMOS), ausgehend von einem halibleitenden Substrat eines ersten Leitungstyps, mit folgenden Schritten:
a„ Herstellen" einer Oxidschicht auf der Oberfläche des Substrats;
b0 Bilden einer Siliziumnitrid-Schicht auf der Oberfläche der Oxidschicht;
c„ Begrenzen der Siliziumnitrid-Schicht auf die zum anschliessenden Herstellen von Transistoren im Substrat vorgesehenen Bereiche;
do Bilden einer Wannenzone des anderen, dem Leitungstyp des Substrats entgegengesetzten Leitungstyps;
e0 Bilden von sich in den zwischen den für Transistoren vorgesehenen Bereichen verbliebenen Abständen in das Substrat hinein erstreckenden Zwischen-Oxidzonen;
f„ Entfernen der Siliziumnitrid-Schicht und der darunterliegenden Oxidbereiche; und
g„ Aufwachsen einer Gate-Oxid-Schicht»
Beim Herstellen von integrierten, komplmentär-symmetrischen Metall-Oxid-Halbleiter-Schaltkreisen (CMOS-ICs), in Substraten aus massivem Silizium muß eine Wanne des dem Leitungstyp des Substrats entgegengesetzten Leitungstyps gebildet werden, vap. das Ausgangsmaterial für die komplementären Transistoren zu schaffen« Bei einem typischen CMOS-Verfahren werden beispielsweise in einem N-leitenden Silizium-Substrat P-leitende Wannen hergestellt= Die P-Kanal-Transistoren werden dann in dem N-leitenden Substrat und die N-Kanal-Transistoren in den P-Wannen gebildet. Beim Herstellen von integrierten CMOS-Schaltkreisen sowohl nach einem Isoplanar- als auch nach einem LOCOS-Verfahren (LOCOS = local oxidation on silicon) ist eine Reihe von Bearbeitungsschritten zum Bilden der Wanne und der Zwischentransistor-Oxidzonen durch Isoplanar- oder LOCOS-Behandlungsschritte erforderlich.
:j Ί 2 5 O 6 4
Bisher werden in typischen Fällen bei den Isoplanar- und LOCOS-Verfahrensschritten Siliziumnitrid-Schichten (SiJSI^) zum Begrenzen der Siliziumdioxid-Schichten beim Ätzen angewendet. Es wird dabei in einer Dampfatmosphäre bei hoher Temperatur oxidiert.
Es wurde nun festgestellt, daß bei der Hochtemperatur-Dampfoxidation Siliziumnitrid in die Siliziumoberfläche eindringt. Das Siliziumnitrid bewirkt hierbei, daß Verbindungen von Silizium, Stickstoff und Sauerstoff in der Kanalzone des herzustellenden Transistors vorhanden sind. Es hat sich herausgestellt, daß diese Verbindungen Fehler im Gate-Oxid verursachen mit der Folge, daß die entstehenden Transistoren niedrige Durchbruchspannungen und instabile Charakteristiken erhalten. Es ist aber nicht einfach, derartige Verbindungen von der Siliziumoberfläche zu entfernen, wenn sie sich dort erst einmal gebildet haben.
Der Erfindung liegt die Aufgabe zugrunde, bei dem eingangs genannten Verfahren das Bilden von Silizium-, Stickstoff- und Sauerstoffverbindungen in dem massiven Silizium zu verhindern. Die erfindungsgemäße Lösung besteht in der Lehre gemäß dem Hauptanspruch, insbesondere darin, daß die Wannenzone und die Zwischen-Oxidzonen gemäß Schritt d. und e. durch folgende Verfahrensschritte hergestellt werden:
h. nach dem Begrenzen gemäß Verfahrensschritt c. wird eine Fotolackschicht auf das Substrat aufgebracht, und die Öffnungen in der Fotolackschicht oberhalb der für die Wannenzonen vorgesehenen Bereiche werden begrenzt;
i. alsdann werden den zweiten Leitungstyp erzeugende Ionen durch die Öffnungen hindurch mit einer zum Durchdringen der durch die Öffnungen freigelegten Siliziumnitrid- und Oxid-Schichten ausreichend hohen Energie in das Substrat implantiert; und
j. nach dem Entfernen der Fotolackschicht werden diärch Aufheizen des Substrats in einer trockenen Sauerstoffatmosphäre zugleich die implantierten Ionen eingetrieben und die Zwischen-Oxidzonen aufgewachsen.
3 T 2 5
Nach dem erfindungsgemäßen Verfahren können integrierte CMOS-Schaltkreise in massivem Silizium hergestellt werden,, Bei dem Verfahren können entweder Isoplanar- oder LOCOS-Techniken angewendet werden. Erfindungsgemäß wird eine hochenergetische Ionenimplantation dazu verwendet, die die Wanne bildenden Ionen in das Substrat zu implantieren; ferner wird erfindungsgemäß eine trockene Oxidation und eine Diffusion (der implantierten Ionen) angewendet, um zugleich die Wannenbildung zu vervollständigen und die LOCOS- oder Insoplanar-Oxidzonen herzustellen.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig„ 1 einen Querschnitt durch einen integrierten Schaltkreis;
Querschnitte zum Darstellen der zum Schaltkreis gemäß
bis 5 Fig. 1 führenden Behandlungsschritte; Fig, 6 einen Querschnitt durch einen anderen integrierten
Schaltkreis; und
Fig» 7 einen Querschnitt aus dem zum Schaltkreis gemäß Fig„ 6 führenden Herstellungsgänge
In Fig„ 1 wird ein Querschnitt durch einen Teil eines integrierten Schaltkreises 10 dargestellts der nach einem bevorzugten erfindungsgemäßen Verfahrens nämlich nach dem Isoplanar-Verfahren, hergestellt wurdeO- Der Schaltkreis 10 enthält einen P-Kanal-Transistor 12 und einen N-Kanal-Transistor 14, Er wird in einem vorzugsweise aus N~-leitendem Silizium bestehenden Substrat 16 gebildet. Der P-Kanal-Transistor 12 wird im Substrat/16 und der N-Kanal-Transistor 14 wird in einer im Substrat 1.6- gebildeten P-leitenden Wanne 18 hergestellt.
Der P-Kanal-Transistor 12 "besitzt eine P+-leitende Source und eine P+-leitende Drain 22. Diese Zonen werden durch einen als Kanalzone 24 des Transistors 12 wirkenden Bereich des N~- leitenden Substrats 16 voneinander getrennt. Auf der Kanalzone 24 liegt eine Gate-Oxidschicht 26 und auf dieser ein leitendes, polykristallines Siliziumgate 28.
Der N-Kanal-Transistor 14 enthält eine N+-leitende Source und eine N+-leitende Drain 32, die durch einen als Kanalzone 34 des Transistors 14 wirkenden Bereich der P-leitenden Wanne 18 voneinander getrennt werden. Auf der Kanalzone 34 liegt eine Gate-Oxid-Schicht 36 und auf dieser ein leitendes, polykristallines Siliziumgate 38.
Die Transistoren 12, 14 werden durch Zwischen-Oxidzonen 42 voneinander getrennt. Die Zwischen-Oxidzcnen 42 erstrecken sich in der bei isoplanaren integrierten Schaltkreisen üblichen Weise in das Substrat 16 und in die P-leitende Wanne Die Gates 28, 38 werden durch Feld-Oxidzonen 44 überdeckt. Zum elektrischen Kontaktieren der Sources 20, 30 und Drains 22, 32 der Transistoren 12, 14 dienen Leiter 46 aus Metall.
Anhand der Fig. 2 bis 5 wird das Verfahren zum Herstellen des integrierten Schaltkreises 10 beschrieben. Ausgehend von einem N-leitenden Siliziumsubstrat 16 gemäß Fig. 2 wird eine Siliziumdioxid-Schicht von 40 bis 50 Nanometern (mn) Dicke thermisch auf der Oberfläche des Substrats 16 aufgewachsen. Auf der Oberfläche des Siliziumdioxids wird daraufhin eine etwa 100 bis 300 nm dicke Siliziumnitrid-Schicht niedergeschlagen. Dann werden etwa 200 nm Siliziumdioxid (nicht gezeichnet) aus der Dampfphase chemisch auf die Oberfläche die Siliziumnitrid-Schicht aufgebracht. Schließlich wird eine (nicht gezeichnete) Fotolackschicht auf der Oberfläche der zuletzt aufgebrachten Siliziumdioxid-Schicht niedergeschlagen.
Unter Anwendung eines ersten fotolithographischen Schritts wird die Fotolackschicht so begrenzt, daß sie die für die Transistoren 12 und 14 vorgesehenen Bereiche überdeckt. Die abgegrenzte Fotolackschicht wird zum Herstellen einer Ätzmaske entwickelt. Die Maske wird dazu benutzt, die chemisch niedergeschlagene Siliziumdioxid-Schicht, vorzugsweise mit einem gepufferte Flußsäure enthaltenden Ätzmittel, abzutragen. Die Fotolackmaske wird dann abgestreift und die begrenzte Siliziumdioxid-Schicht als Ätzmaske zum Begrenzen der Siliziumnitrid-Schicht benutzte Das Ätzmittel enthält dabei normalerweise heiße Phosphorsäure. Als nächstes wird die begrenzte Siliziumnitrid-Schicht als Ätzmaske zum Begrenzen der auf dem Substrat 16 liegenden, thermisch aufgewachsenen Siliziumdioxid-Schicht benutzt, wobei die Ätzlösung normalerweise gepufferte Flußsäure enthält. Wenn das Substrat 16 lange genug in der gepufferten Flußsäure verbleibt, wird das chemisch niedergeschlagene Siliziumdioxid abgetragen. Die auf diese Weise verbleibende Struktur wird in Figo 2 im Querschnitt dargestellte Auf dem Substrat 16 liegen abgegrenzte, thermisch aufgewachsene Siliziumdioxid-Zonen 48, welche von ebenfalls abgegrenzten Siliziumnitrid-Zonen 50 überdeckt werden.
Im Verlaufe des Herstellungsgangs wird der teilweise fertiggestellte integrierte Schaltkreis 10 dann in eine Silizium selektiv - nicht aber Siliziumnitrid - ätzende Lösung gebracht. Typisch wird eine Kaliumhydroxid-Lösung zum Ätzen der freiliegenden Bereiche des Siliziumsubstrats 16 benutzt„ Das Ätzen erfolgt dabei bis zu einer Tiefe von etwa der halben Dicke des erforderlichen Feldoxidso Das Ergebnis der Ätzung wird in dem in Figo 3 dargestellten Querschnitt verans chaulicht„
Nach Auffassung von Fachleuten der Halbleitertechnik haftet Fotolack an einer Siliziumdioxid-Schicht besser als an einer Siliziumoberfläche. Der teilweise hergestellte integrierte Schaltkreis 10 kann daher für eine zum Bilden von etwa 100 nm dicken Oxids chichten51 auf den freigelegten Bereichen des Siliziumsubstrats 16 ausreichende Zeit in einen Ofen mit oxidierender Atmosphäre gegeben werden. Dieser Verfahrensschritt kann aber weggelassen werden, wenn die Oxidschichten 51 zum Steigern des Haftvermögens des Fotolacks nicht gewünscht werden.
Auf die Oberfläche des im Bau befindlichen integrierten Schaltkreises 10 wird eine zweite Fotolackschicht aufgebracht, und in einem zweiten lithographischen Schritt werden in der Fotolackschicht Öffnungen dort begrenzt, wo P-leitende Wannen hergestellt werden sollen. Die Fotolackschicht wird dann zum Erzeugen einer zur Anwendung in einer Hochenergie-Implantation von Akzeptor-Ionen, z.B. Bor, geeigneten Maske 52 entwickelt. Bei dem bevorzugten erfindungsgemäßen Ausführungsbeispiel werden die durch Pfeile in Fig. 3 gekennzeichneten Bor-Ionen mit einer so hohen Energie implantiert, daß die implantierten Ionen die freiliegende Siliziumnitrid-Schicht 50 sowie die thermisch aufgewachsene Siliziumdioxid-Schicht 48 durchdringen und in das Substrat 16 zur Bildung einer flachen P+-Zone 54 gelangen. Die Fotolackmaske 52 wird dann abgestreift.
Der nächstfolgende Verfahrensschritt ist im Rahmen des erfindungsgemäßen Verfahrens wesentlich. Es handelt sich hierbei um die Eintreib-Diffusion der Bor-Tonen aus der flachen P+-leitenden Zone 54 in das Substrat 16, so daß die P-leitende Wanne 18 entsteht. Dieser Schritt ist kritisch, da er in einer trockenen Sauerstoff-Atmosphäre ausgeführt werden muß.
Etwa 600 nm Siliziumdioxid werden zum Bilden der Oxidzonen gemäß Figo 4 thermisch aufgewachsene Gleichzeitig werden die Bor-Ionen aus der P+-Zone 54 (vergleiche Fig. 3) zum Bilden der P-Ieitenden Wanne 18 etwa 8 Mikrometer tief in das Substrat 16 eindiffundiert. Wenn eine tiefere P-leitende Wanne gewünscht wird, kann zusätzlich in einer nicht oxidierenden Atmosphäre, Z0Bo in Stickstoff, diffundiert werden.
Als nächstes werden die Siliziumnitrid- und Siliziumdioxid-Schichten 50,- 48 abgetragen, so daß die in Fig. 5 dargestellte Struktur entsteht. In diesem Zustand liegen die für die Transistoren -12j, 14 vorgesehenen Bereiche des Substratsiö und der P-Ieitenden Wanne 18 frei. Wenn das Verfahren bis hierher erfindungsgemäß also bei gleichzeitiger Eindiffusion der P-leitenden Wanne 18 und dem trockenen, thermischen Aufwachsen der Oxidzonen 42 ausgeführt wurde, sind Verbindungen von Silizium, Stickstoff und Sauerstoff weder an den freiliegenden Bereichen des Substrats 16 noch an den freiliegenden Bereichen der P—leitenden Wanne 18 vorhanden. Diese Verbindungen wären aber gebildet worden, wenn in bekannter Weise in einer Dampfatmosphäre oxidiert worden wäre. Wenn also ausgehend von dem Bauelement nach Fig. 5 unter Anwendung üblicher Verfahrensschritte zum Erzielen des integrierten Schaltkreises 10 gemäß Fig. 1 weitergearbeitet wird, enthalten die Gate-Oxid-Schichten 26, 36 keine von der Gegenwart der Siliziumnitrid-Schicht 50 herrührenden Defekte.
Zum Vervollständigen des integrierten Schaltkreises 10 wird zum Bilden der Gate-Oxid-Schichten 26, 36 eine Oxid-Schicht thermisch aufgewachsen. Auf dieser wird eine N+-leitende polykristalline Siliziumschicht niedergeschlagen und zum Erzeugen der Gates 28? 38 fotolithographisch begrenzt. Daraufhin werden die Sources and Drains der Transistoren 12, 14 -
^!25064
- ίο -
vorzugsweise mit Hilfe von zwei getrennten Ionenimplantation- und Diffusionsschritten - gebildet. Dann werden die Feld-Oxidzonen 44 niedergeschlagen. Diese bedecken die polykristallinen Siliziumgates 28, 38 und die Oxidzonen 42. Die Feld-Oxidzonen 44 werden dann mit Öffnungen versehen und mit einer fotolithographisch zu begrenzenden Metallschicht, z.B. Aluminium, abgedeckt, um Leiter 46 aus Metall zu erhalten. Auf diese Weise wird der integrierte Schaltkreis 10 von Fig. 1 im wesentlichen fertiggestellt.
In Fig. 6 wird ein Querschnitt eines nach einem anderen Aiasführungsbeispiel des erfindungsgemäßen Verfahrens, nämlich nach einer LOCOS-Methode, hergestellten integrierten Schaltkreis 60 dargestellt. Der integrierte Schaltkreis 60 enthält einen P-Kanal-Transistor 72 und einen N-Kanal-Transistor 74. Der Schaltkreis 60 wird in einem vorzugsweise aus ^-leitenden Silizium bestehenden Substrat 76 gebildet. Der P-Kanal-Transistor 72 wird dabei in dem Substrat 76 und der N-Kanal-Transistor 74 in einer im Substrat 76 gebildeten P-leitenden Wanne 78 hergestellt.
Der P-Kanal-Transistor 72 enthält eine P+-leitende Source 80 und eine P+-leitende Drain 82. Source und Drain 80, 82 werden dabei durch einen als Kanalzone 84 des Transistors 72 wirkenden Bereich des N~-Substrats 76 voneinander getrennt. Auf der Kanalzone 84 liegt eine Gate-Oxid-Schicht 86 und auf dieser ein leitendes, polykristallines Silizium-Gate 88.
Der N-Kanal-Transitor 74 enthält eine N+-leitende Source 90 und eine N+-leitende Drain 92. Source 90 und Drain 92 werden durch einen als Kanalzone 94 des Transistors 74 wirkenden Bereich der P-leitenden Wanne 78 voneinander getrennt. Auf der Kanalzone 94 liegt eine Gate-Oxid-Schicht 96 und auf dieser ein leitendes, polykristallines Siliziumgate 98.
Die Transistoren 72 und 74 werden durch Oxidzonen 102 voneinander getrennt, welche sich in der bei integrierten LOCOS-Schaltkreisen üblichen Weise in das Substrat 76 bzw. in die P-leitende Wanne 78 hinein erstrecken. Auf den Gates 88, 98 befinden sich Feld-Oxid-Zonen 104. Zum Kontaktieren der Sources 80, 90 und der Drains 82, 92 der Transistoren 72, werden Leiter 106 aus Metall verwendet»
Beim Herstellen des Bauelements 60 gemäß Fig. 6 unter Anwendung eines LOCOS-Verfahrens wird von einem N~-leitenden Siliziumsubstrat mit darauf befindlicher, etwa 40 bis 50 nm dicker, thermisch aufgewachsener Siliziumdioxid-Schicht ausgegangen. Auf der Oberfläche der Siliziumdioxid-Schicht wird eine etwa 100 bis 300 nm dicke Siliziumnitrid-Schicht niedergeschlagen und auf deren Oberfläche eine etwa 200 nm dicke Siliziumdioxid-Schicht aus der Dampfphase chemisch aufgebrachte Schließlich wird auf die Oberfläche der chemisch niedergeschlagenen Siliziumdioxid-Schicht eine Fotolackschicht aufgebracht .
Insoweit sind die Verfahrensschritte identisch mit denjenigen des Isoplanar-Verfahrens. Die Siliziumnitrid-Schicht wird auch auf dieselbe Weise - wie zuvor beschrieben - begrenzt. Die thermisch aufgewachsene Siliziumdioxid-Schicht wird jedoch nicht abgetragen, und das Silizium-Substrat wird nicht - wie vorher angegeben - geätzt. Stattdessen wird die Fotolack-Implantationsmaske aufgebracht, begrenzt und entwickelt. Anschließend wird in der zuvor beschriebenen Weise weiter verfahren.
Im Anschluß an die gleichzeitige Eintreib-Diffusion und thermische Oxidation in trockener Sauerstoff-Atmosphäre ergibt
sich abweichend von dem anhand der Fig. 2 bis 5 beschriebenen Isoplanarverfahren bei Anwendung des LOCOS-Verfahrens der in Fig. 7 dargestellte Zustand des Bauelements 60. Die Oxidzonen 52 werden also zwischen den für die Transistoren vorgesehenen Bereichen gebildet. Anschliessend wird das Bauelement 60 durch thermisches Aufwachsen einer Oxidschicht auf den freiliegenden Bereichen des Substrats 76 und der P-leitenden Wanne 78, also durch Herstellen der Gate-Oxid-Schichten 86, 96, weiter vervollständigt. Dann wird eine N+-leitende polykristalline Siliziumschicht niedergeschlagen und zum Bilden der Gates 88, 98 fotolithographisch begrenzt. Als nächstes werden die Sources und Drains der Transistoren 72, 74, z.B. durch getrennte Ionen-Implantat!ons- und Diffusionsschritte, gebildet. Daraufhin werden die polykristallinen Siliziumgates 88, 98 und die Oxidzonen 102 bedeckende Feld-Oxidzonen 104 niedergeschlagen, in denen Öffnungen begrenzt werden, und eine Metallschicht, z.B. Aluminium, wird niedergeschlagen sowie fotolithographisch so begrenzt, daß die Leiter aus Metall entstehen und der integrierte Schaltkreis 60 gemäß Fig. 6 fertiggestellt ist.
-Ab*
Leerseite

Claims (2)

  1. Dn.-lng. Reimar König · DipL-lng. Klaus Bergen Cecilienallee 76 Λ Düsseldorf 3O Telefon 45HDOB Patentanwälte
  2. 2.5. Juni 1981 34 036 B
    RCA Corporation, 30 Rockefeller Plaza, Mew York, N.Y. 10020 (V.St.A.)
    "Verfahren zum Herstellen eines integrierten Schaltkreises"
    Patentansprüche;
    Verfahren zum Herstellen eines integrierten Schaltkreises, dadurch gekennzeichnet, daß durch Implantieren hochenergetischer Ionen in ein massives Silizium-Substrat (16, 76) in diesem eine Wannenzone (18 bzw. 78) gebildet wird, gefolgt von einem gleichzeitigen Trockenoxidieren der Bauelementoberfläche und Eindiffundieren der implantierten Ionen in die Wannenzone.
    Verfahren zum Herstellen eines integrierten, komplementär symmetrischen Metall-Oxid-Halbleiter-Schaltkreises (10 oder 60); ausgehend von einem halbleitenden Substrat (16 oder 76) eines ersten Leitungstyps, mit folgenden Schritten;
    ac Herstellen einer Oxidschicht (48) auf der Oberfläche des Substrats (16 oder 76);
    bo Bilden einer Siliziumnitrid-Schicht (50) auf der Oberfläche der Oxidschicht (48);
    c. Begrenzen der Siliziumnitrid-Schicht (50) auf die zum anschließenden Herstellen von Transistoren (12, 14 oder 72, 74) im Substrat (16 oder 76) vorgesehenen Bereiche;
    d. Bilden einer Wannenzone (18 oder 78) des anderen, dem ' Leitungstyp des Substrats entgegengesetzten Leitungstyps;
    e. Bilden von sich in den zwischen den für Transistoren (12, 14 oder 72, 74) vorgesehenen Bereichen verbliebenen Abständen in das Substrat (16 oder 76) hineinerstreckenden Zwischen-Oxidzonen (42 oder 102);
    f. Entfernen der Siliziumnitrid-Schicht (50) und der darunterliegenden Oxidbereiche (48); und
    g. Aufwachsen einer Gate-Oxid-Schicht (26, 36 oder 86, 96), dadurch gekennzeichnet, daß die Wannenzone (18 oder 78) und die Zwischen-Oxidzonen (42 oder 102) gemäß Schritt d. und e. durch folgende Verfahrensschritte hergestellt werden:
    h. nach dem Begrenzen gemäß Verfahrensschritt c. wird eine Potolackschicht (52) auf das Substrat 16 oder 76) aufgebracht; und die Öffnungen in der Fotolackschicht (52) oberhalb der für die Wannenzonen 18 oder 78) vorgesehenen Bereiche werden begrenzt;
    i. alsdann werden den zweiten Leitungstyp erzeugende Ionen durch die Öffnungen hindurch mit einer zum Durchdringen der durch die Öffnungen freigelegten Siliziumnitrid- und Oxidschichten (50, 48) ausreichend hohen Energie in das Substrat (16 oder 76) implantiert; und
    j. nach dem Entfernen der Fotolackschicht (52) werden durch Aufheizen des Substrats (16 oder 76) in einer trockenen Sauerstoffatmosphäre zugleich die implantierten Ionen eingetrieben und die Zwischen-Oxidzonen (42 oder 102) aufgewachsen.
DE19813125064 1980-06-30 1981-06-26 "verfahren zum herstellen eines integrierten schaltkreises" Withdrawn DE3125064A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/164,681 US4295266A (en) 1980-06-30 1980-06-30 Method of manufacturing bulk CMOS integrated circuits

Publications (1)

Publication Number Publication Date
DE3125064A1 true DE3125064A1 (de) 1982-03-18

Family

ID=22595588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813125064 Withdrawn DE3125064A1 (de) 1980-06-30 1981-06-26 "verfahren zum herstellen eines integrierten schaltkreises"

Country Status (5)

Country Link
US (1) US4295266A (de)
JP (1) JPS5743469A (de)
DE (1) DE3125064A1 (de)
IT (1) IT1136746B (de)
SE (1) SE8103495L (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409726A (en) * 1982-04-08 1983-10-18 Philip Shiota Method of making well regions for CMOS devices
DE3272436D1 (en) * 1982-05-06 1986-09-11 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit with at least one isolated gate field effect transistor and one bipolar transistor
US4480375A (en) * 1982-12-09 1984-11-06 International Business Machines Corporation Simple process for making complementary transistors
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4567640A (en) * 1984-05-22 1986-02-04 Data General Corporation Method of fabricating high density CMOS devices
US4749662A (en) * 1984-12-14 1988-06-07 Rockwell International Corporation Diffused field CMOS-bulk process
US4713329A (en) * 1985-07-22 1987-12-15 Data General Corporation Well mask for CMOS process
US4866002A (en) * 1985-11-26 1989-09-12 Fuji Photo Film Co., Ltd. Complementary insulated-gate field effect transistor integrated circuit and manufacturing method thereof
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
JPH07169759A (ja) * 1993-12-14 1995-07-04 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US5446302A (en) * 1993-12-14 1995-08-29 Analog Devices, Incorporated Integrated circuit with diode-connected transistor for reducing ESD damage
DE102006041424A1 (de) * 2006-09-04 2008-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur simultanen Dotierung und Oxidation von Halbleitersubstraten und dessen Verwendung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3751722A (en) * 1971-04-30 1973-08-07 Standard Microsyst Smc Mos integrated circuit with substrate containing selectively formed resistivity regions
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4135955A (en) * 1977-09-21 1979-01-23 Harris Corporation Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4221045A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-aligned contacts in an ion implanted VLSI circuit

Also Published As

Publication number Publication date
IT8122294A0 (it) 1981-06-12
US4295266A (en) 1981-10-20
JPS5743469A (en) 1982-03-11
SE8103495L (sv) 1981-12-31
IT1136746B (it) 1986-09-03

Similar Documents

Publication Publication Date Title
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2661098C2 (de)
DE3685970T2 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3019850C2 (de)
DE3125064A1 (de) "verfahren zum herstellen eines integrierten schaltkreises"
DE2933849C2 (de)
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE10165053B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
EP0148342A1 (de) Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen
DE4114000C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE3026682A1 (de) Verfahren zum herstellen eines mos-transistors
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
EP0135163B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
EP0157926B1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE3688757T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen.
DE3780936T2 (de) Verfahren zum herstellen einer halbleitervorrichtung.
DE69226212T2 (de) Herstellungsverfahren einer integrierten Schaltung mit einer Ladungsverschiebeanordnung

Legal Events

Date Code Title Description
8130 Withdrawal