DE3780936T2 - Verfahren zum herstellen einer halbleitervorrichtung. - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung.

Info

Publication number
DE3780936T2
DE3780936T2 DE8787310622T DE3780936T DE3780936T2 DE 3780936 T2 DE3780936 T2 DE 3780936T2 DE 8787310622 T DE8787310622 T DE 8787310622T DE 3780936 T DE3780936 T DE 3780936T DE 3780936 T2 DE3780936 T2 DE 3780936T2
Authority
DE
Germany
Prior art keywords
layer
silicon layer
region
forming
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787310622T
Other languages
English (en)
Other versions
DE3780936D1 (de
Inventor
Yoji Fujitsu Ryo Wakui
Tunenori Yamauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE3780936D1 publication Critical patent/DE3780936D1/de
Publication of DE3780936T2 publication Critical patent/DE3780936T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung.
  • Eine Halbleiterspeicheranordnung, die auf dem gleichen Chip einen Bipolartransistor und einen MOSFET hat, ist unter Anwendung der Bipolar-MOS (Bi-MOS)-Technik hergestellt worden (siehe z. B. Y. Okada et al: "ABC - An Advanced Bipolar-CMOS VLSI Technology", Erweiterte Zusammenfassungen der 16. Konferenz über Festkörperbauelemente und -materialien, A-5-3, 1984, S. 229 - 232, und A. R. Alvarez et al "2MICRON MERGED BIPLOAR-CMOS TECHNOLOGY", IEDM, Tech. Dig. S. 761 - 764, 1984).
  • Im allgemeinen bestehen die die Elektroden eines Bipolartransistors und die Source- und Drainelektroden eines MOSFETs enthaltenden Verbindungen aus einer Metallschicht aus Aluminium (Al) oder einer Legierung davon, und diese Elektroden sind auf einer Isolierschicht gebildet, so daß sie in in der Isolierschicht gebildeten Elektrodenkontaktfenstern vergraben sind. Die Isolierschicht über einem polykristallinen Siliziumgate und mit diesen Elektrodenkontaktfenstern hat einen stufenartigen Teil, der zu einer Unterbrechung in den Verbindungen führen kann, was einen Ausfall der Anordnung oder eine Bildung eines dünnen Teils davon hervorrufen kann, wodurch die Zuverlässigkeit der Anordnung gemindert wird. Auch treten sogenannte Stufenabdeckungsdefekte der Metallschicht (Verbindungen) auf. Um die obigen Nachteile zu eliminieren, ist der stufenartige Teil der Isolierschicht unter der Metallschicht leicht abgeschrägt, d. h. das Oberflächenprofil der Isolierschicht ist abgeflacht, und diese Abschrägung oder Abflachung trägt zu einer Miniaturisierung des Musters der Verbindungen bei. Um den Isolierfilm abzuflachen, besteht die Isolierschicht deshalb aus einem Verunreinigungen enthaltenden Glas, wie Phosphorsilikatglas (PSG), und dann wird die Anordnung bei einer hohen Temperatur von z. B. 1000 ºC erwärmt, so daß die Glasschicht erweicht und zum Fließen gebracht wird, d. h., es tritt ein sogenannter Glasfluß auf.
  • Wenn das Glasflußverfahren für die Isolierschicht unter der Metallschicht angewandt wird, wird eine Halbleiteranordnung, z. B. mit einem npn-Bipolartransistor und einem n-Kanal-MOSFET, auf folgende Weise hergestellt.
  • Eine n-leitende Epitaxie-Siliziumschicht wird auf einem p-leitenden Siliziumsubstrat gebildet, und eine p-leitende Isolierzone für den Bipolartransistor und eine p-Mulde (p-leitende Zone) werden in der n-leitenden Epitaxieschicht gleichzeitig gebildet. Eine n-leitende Kontaktschicht wird in dem von der Isolierzone umgebenen Teil der Epitaxieschicht gebildet, und die Epitaxie-Siliziumschicht wird selektiv und thermisch oxydiert, um eine dicke Oxid- (SiO&sub2;) Isolierschicht zu bilden. Die Epitaxie- Siliziumschicht wird dann, außer dem schon oxydierten Teil, oxydiert, um eine dünne Oxid- (SiO&sub2;) Isolierschicht (eine Gateoxidschicht) zu bilden. Eine polykristalline Siliziumgateelektrode wird auf der Gate-Oxidschicht gebildet, und Donatorverunreinigungen werden durch die dünne Oxid-Isolierschicht in die p-Mulde ionenimplantiert, in Selbstausrichtung mit der Gate-Elektrode und der dicken Oxid-Isolierschicht, um eine n-leitende Sourcezone und eine n-leitende Drainzone zu bilden. Akzeptorverunreinigungen werden in die isolierte Epitaxie-Siliziumschicht durch die dünne Oxid-Isolierschicht ionenimplantiert, in Selbstausrichtung mit dem Rand der dicken Oxid- Isolierschicht, so daß eine p-leitende Basiszone gebildet wird, und dann wird die dünne Oxid-Isolierschicht selektiv geätzt, um ein Kollektorkontaktfenster und ein Emitterkontaktfenster zu öffnen. Eine polykristalline Siliziumschicht wird abgeschieden und gemustert, um jeweils die Fenster zu bedecken. Die Bildung der polykristallinen Siliziumschicht verhindert die Zackenbildung der Aluminiumlegierung mit Silizium. Donatorverunreinigungen werden in die Kollektorkontaktzone und die Basiszone jeweils durch die polykristalline Siliziumschicht in den Kontaktfenstern ionenimplantiert, um eine n-leitende Kontaktzone bzw. n-leitende Emitterzone zu bilden. Die PSG- Schicht wird dann auf der gesamten Oberfläche gebildet, einschließlich der Gate-Elektrodenoberfläche, und durch die einen Glasfluß erzeugende Wärmebehandlung abgeflacht. Da die die Gate-Elektrode abdeckende PSG-Schicht unerwünschte stufenartige Teile hat, ist zu beachten, daß der Herstellungsprozeß der Bi-MOS-Technik einen unverzichtbaren Schritt des Abschrägens und Abflachens der PSG-Schicht enthält. Die PSG-Schicht wird selektiv geätzt, um Elektrodenkontaktfenster (d. h. Kollektor-, Emitter-, Basis- , Source-, Drain- und Gate-Elektrodenkontaktfenster) zu bilden, und Al oder eine Al-Legierung wird dann auf der gesamten Oberfläche abgeschieden und gemustert, um Elektroden (d. h. Kollektor-, Emitter-, Basis-, Source-, Drain- und Gate-Elektroden) und Verbindungen zu bilden, und als Resultat ist die gewünschte Halbleiteranordnung hergestellt. Die jetzigen Anmelder glauben, daß das oben beschriebene Verfahren in Abschnitt 4.3.8. (Bi-CMOS Structure, Seiten 163-167) des Dokuments "Ultra-High Speed MOS", Baifukan, veröffentlicht 1986 von S. Koyama (Herausgeber) beschrieben ist.
  • Bei dem obigen Prozeß wird für die Wärmebehandlung, die erforderlich ist, um den PSG-Fluß herbeizuführen (d. h. die Abflachung oder Glättung der PSG-Schicht), eine hohe Temperatur von z. B. 1000 ºC verwendet, aber diese hohe Temperatur bewirkt eine Überdiffusion von die Emitterzone bildenden Donatorverunreinigungen. Das führt zu einem unerwünschten Anwachsen des Stromverstärkungsfaktors, d. h., der Stromverstärkungsfaktor der Bipolartransistoren der erhaltenen Halbleiteranordnungen ist ungleichmäßig. Ferner muß ein Fensteröffnungsschritt für den Emitter des Bipolartransistors zweimal ausgeführt werden, und falls die Ausrichtung der Fensterposition beim zweiten Fensteröffnungsschritt, bei dem die PSG-Schicht selektiv geätzt wird, nicht korrekt ist, kann der Teil der dünnen Oxid-Isolierschicht, die an die Emitterzone angrenzt, und außerhalb der polykristallinen Siliziumschicht auf der Emitterzone liegt, beim folgenden Ätzen der PSG-Schicht geätzt werden. In diesem Fall, wenn die Metallschicht für die Emitterelektrode abgeschieden wird, bewirkt die Metallschicht einen Kurzschluß zwischen dem Emitter und der Basis. Um diesen Defekt zu verhindern, müssen die Abmessungen der die Emitterzone bedeckenden polykristallinen Siliziumschicht größer sein, wobei die Ausrichtungstoleranz beim zweiten Fensteröffnungsschritt berücksichtigt wird. Dementsprechend muß der Abstand zwischen der Emitterelektrode und der Basiselektrode einen ausreichenden Spielraum vorsehen. Jedoch verhindern solch eine Vergrößerung der Fläche der polykristallinen Siliziumschicht und der Spielraum jegliche beabsichtigte Miniaturisierung der Anordnung.
  • Entsprechend eines ersten Aspekts der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer einen Bipolartransistor enthaltenden Halbleiteranordnung vorgesehen, welches die folgende Reihenfolge von Schritten enthält: Bilden einer Isolierschicht auf einer Epitaxie- Siliziumschicht eines Leitfähigkeitstyps, die auf einem Halbleitersubstrat gewachsen ist; Bilden einer Basiszone des anderen Leitfähigkeitstyps in der genannten Epitaxie- Siliziumschicht; Bilden einer Verunreinigungen enthaltenden Glasschicht auf der genannten Isolierschicht; Wärmebehandlung der Glasschicht, um sie so zu erweichen und zum Fließen zu bringen; Öffnen von mindestens einem Emitterkontaktfenster in der genannten Glasschicht und der genannten Isolierschicht; Bilden einer dotierten polykristallinen Siliziumschicht über dem genannten Emitterkontaktfenster, um so eine Emitterzone des genannten einen Leitfähigkeitstyps in der genannten Basiszone herzustellen; Abscheiden einer Metallschicht auf der genannten dotierten polykristallinen Siliziumschicht; und Mustern der genannten Metallschicht, um Elektroden des genannten Bipolartransistors zu bilden.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer einen Bipolartransistor und einen MOSFET enthaltenden Halbleiteranordnung vorgesehen, welches die folgende Schrittfolge enthält: Bilden einer Isolierschicht auf einer Epitaxie-Siliziumschicht eines Leitfähigkeitstyps, die auf einem Halbleitersubstrat gewachsen ist; Bilden einer Steuerelektrode über einem ersten Teil der genannten Epitaxie-Siliziumschicht, auf welcher der genannte MOSFET zu bilden ist; Bilden von Source- und Drainzonen in dem genannten ersten Teil der genannten Epitaxie- Siliziumschicht; Bilden einer Basiszone des anderen Leitfähigkeitstyps in einem zweiten Teil der genannten Epitaxie-Siliziumschicht, auf welcher der genannte Bipolartransistor zu bilden ist; Bilden einer Verunreinigungen enthaltenden Glasschicht auf der genannten Isolierschicht und der genannten Steuerelektrode; Wärmebehandlung der Glasschicht, um sie so zu erweichen und zum Fließen zu bringen; Öffnen von mindestens einem Emitterkontaktfenster, einem Sourcekontaktfenster und einem Drainkontaktfenster in der genannten Glasschicht und der genannten Isolierschicht; Bilden einer dotierten polykristallinen Siliziumschicht über jenen Kontaktfenstern, um so eine Emitterzone in der genannten Basiszone und entsprechende Source- und Drainkontaktzonen in den genannten Source- und Drainzonen herzustellen, welche Emitterzone, Sourcekontaktzone und Drainkontaktzone jeweils von dem genannten einen Leitfähigkeitstyp sind; Abscheiden einer Metallschicht auf der genannten dotierten polykristallinen Siliziumschicht; und Mustern der Metallschicht, um Elektroden des Bipolartransistors und MOSFETs zu bilden.
  • Da bei einem den ersten oder zweiten Aspekt der vorliegenden Erfindung verkörpernden Verfahren die Emitterzone nach der Wärmebehandlung der Glasschicht gebildet wird, tritt eine unerwünschte übermäßige Ausdehnung der Emitterzone nicht auf. Da der Schritt des Öffnens eines Emitterkontaktfensters nur einmal ausgeführt zu werden braucht, ist es unnötig, die polykristalline Siliziumschicht über das Emitterfenster zu vergößern und einen breiten Spielraum zwischen den Emitter- und Basiselektroden zu haben.
  • Es wird nun, an Hand eines Beispiels, auf die beiligenden Zeichnungen Bezug genommen, in denen:
  • Fig. 1A bis 1C schematische Querschnittsansichten einer Halbleiteranordnung in verschiedenen Herstellungsstadien in Übereinstimmung mit einem Verfahren des Standes der Technik zeigen; und
  • Fig. 2A bis 2C schematische Querschnittsansichten einer Halbleiteranordnung in verschiedenen Herstellungsstadien entsprechend einem die ersten und zweiten Aspekte der vorliegenden Erfindung verkörpernden Verfahren zeigen.
  • Bevor die bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben werden, wird eine Technologie des Standes der Technik für die Herstellung einer Halbleiteranordnung mit einem Bipolartransistor und einem MOSFET erörtert.
  • Wie in Fig. 1A dargestellt, werden Verunreinigungen in ein p-leitendes Siliziumsubstrat (d. h. ein einzelner kristalliner Siliziumwafer) 1 selektiv dotiert, um eine n&spplus;-leitende Zone zu bilden, und dann ist eine n-leitende Siliziumschicht 2 auf dem Substrat 1 epitaxial gewachsen, um eine n&spplus;-leitende, vergrabene Schicht 3 zu bilden. Dotierungsatome (Akzeptorverunreinigungen) werden durch thermische Diffusion oder Ionenimplantation in die Epitaxie- Siliziumschicht 2 selektiv dotiert, um eine p-leitende Isolierzone 4 für einen Bipolartransistor und eine p-Mulde (d. h. p-leitende Zone) 5 für einen MOSFET, die bis zum p-leitenden Substrat 1 reicht, zu bilden. Der Teil 6 der n-leitenden, von der Isolierzone 4 umgebenen Epitaxieschicht 2 ist eine Kollektorzone. Andere Dotierungsatome (Donatorverunreinigungen) werden in die Epitaxie- Siliziumschicht 2 selektiv dotiert, um eine n&spplus;-leitende, bis zur vergrabenen Schicht 3 reichende Kollektorkontaktzone 7 zu bilden.
  • Die Epitaxie-Siliziumschicht 2 wird durch das LOCOS- Verfahren unter Verwendung einer Siliziumnitritschicht (nicht dargestellt) selektiv oxydiert, um eine dicke Oxid- (SiO&sub2;) Schicht (Isolierschicht) 8 mit einer Dicke von z. B. etwa 800 nm zu bilden. Dann wird nach der Entfernung der Siliziumnitritschicht eine dünne Isolierschicht (d. h. eine Gate-Oxidschicht) 9 aus SiO&sub2; und mit einer Dicke von z. B. etwa 70 nm durch ein thermisches Oxydationsverfahren gebildet. Eine dotierte polykristalline Siliziumschicht wird auf der gesamten Oberfläche abgeschieden und gemustert (d. h. selektiv geätzt), um eine Gate-Elektrode 11 für den MOSFET zu bilden.
  • Donatorverunreinigungen werden durch die Gate- Oxidschicht 9 durch ein Ionenimplantationsverfahren unter Verwendung einer geeigneten Maskierschicht (nicht dargestellt) und der Gate-Elektrode 11 als Maske dotiert, um eine n-leitende Sourcezone 12S und eine n-leitende Drainzone 12D in der p-Mulde 5 zu bilden. Die Dosis des dotierten Phosphors beträgt zum Beispiel 5 x 10¹&sup4; cm&supmin;². Danach werden Akzeptorverunreinigungen durch die dünne Isolierschicht 9 durch ein Ionenimplantationsverfahren unter Verwendung einer anderen geeigneten Maske dotiert, um eine p-leitende Basiszone 13 in der n-leitenden Kollektorzone 6 zu bilden. Die Dosis des implantierten Bors beträgt zum Beispiel 1 x 10¹&sup4; cm&supmin;². Dann wird ein geeignetes Ausheilen nach der Ionenimplantation durchgeführt. Als Resultat der obengenannten Herstellungsschritte wird die in Fig. 1A dargestellte Halbleiteranordnung erhalten.
  • Wie in Fig. 1B dargestellt, wird anschließend die dünne Isolierschicht 9 auf der Kollektorkontaktzone 7 und der Basiszone 13 durch ein geeignetes Ätzverfahren selektiv geätzt, um ein Kollektorkontaktfenster und ein Emitterkontaktfenster zu bilden, und eine polykristalline Siliziumschicht mit einer Dicke von z. B. 100 nm wird auf der gesamten Oberfläche abgeschieden und gemustert, um polykristalline Siliziumschichten 14C bzw. 14E über den Kontaktfenstern zu bilden. Donatorverunreinigungen werden in die Schichten 14C und 14E, und ferner in die Kollektorkontaktzone 7 und die Basiszone 9, durch die Schichten 14C und 14E ionenimplantiert, um eine n-leitende Zone 15 bzw. eine Emitterzone 16 zu bilden. Eine Phosphorsilikatglas- (PSG) Schicht 17 mit einer Dicke von z. B. 800 nm wird auf der gesamten Oberfläche, einschließlich der Gate-Oberfläche, abgeschieden, und dann einer Wärmebehandlung bei einer hohen Temperatur von z. B. 1050 ºC für eine geeignete Zeit, zum Beispiel 30 Minuten lang, unterzogen, um eine Abschrägung im Oberflächenprofil der PSG-Schicht 17 herzustellen und es abzuflachen. Da die PSG-Schicht über der Gate-Elektrode gewöhnlich unerwünschte stufenartige Teile hat, wird die PSG-Schicht insbesondere erwärmt, um sie zu erweichen und zum Fließen zu bringen, um den stufenartigen Teil zu einer sanften Abschrägung zu verändern. Diese Wärmebehandlung verursacht unweigerlich eine Ausdehnung der Emitterzone 16 durch eine weitere Diffusion von Donatorverunreinigungen in der Basiszone 9.
  • Wie in Fig. 1C dargestellt, wird die PSG-Schicht 17 durch ein geeignetes Ätzverfahren selektiv geätzt, um Kontaktfenster für eine Kollektorelektrode 21C, eine Emitterelektrode 21E, eine Basiselektrode 21B, eine Sourcelektrode 21S, eine Drainelektrode 21D und eine Gate- Elektrode (nicht dargestellt) zu bilden. Nach der Bildung der Fenster, wird auf der gesamten Oberfläche durch ein Vakuumverdampfungsverfahren Aluminium (Al) abgeschieden und gemustert (d. h. selektiv geätzt), um die Elektroden 21C, 21E, 21B, 21S und 21D zu bilden. Somit wird die Halbleiteranordnung erhalten. Das obige Verfahren zum Herstellen der Halbleiteranordnung hat die obengenannten Nachteile.
  • Nun wird unter Bezugnahme auf Fig. 2A bis 2C ein Verfahren zum Herstellen einer einen Bipolartransistor und einen MOSFET umfassenden Halbleiteranordnung (Bi-MOS- Anordnung) in Übereinstimmung mit den ersten und zweiten Aspekten der vorliegenden Erfindung erklärt.
  • Nachdem eine in Fig. 1A dargestellte Halbleiteranordnung erhalten worden ist, wie in Fig. 2A dargestellt, wird eine PSG-Schicht 25 mit einer Dicke von z. B. 800 nm auf der gesamten Oberfläche abgeschieden und anschließend der oben erwähnten Wärmebehandlung unterzogen, um die PSG-Schicht 25 abzuschrägen und abzuflachen.
  • Wie in Fig. 2B dargestellt, werden die PSG-Schicht 25 und die dünne Isolierschicht 9 selektiv geätzt, um ein Kollektorkontaktfenster, ein Emitterkontaktfenster, ein Sourcekontaktfenster und ein Drainkontaktfenster zu öffnen, in denen Teile der Epitaxie-Siliziumschicht freigelegt werden. Eine polykristalline Siliziumschicht 26 mit einer Dicke von z. B. 400 nm wird auf der gesamten Oberfläche abgeschieden. Donatorverunreinigungen werden in die Schicht 26, und ferner in die Kollektorkontaktzone 7, die Basiszone 13 und die p-Mulde 5 ionenimplantiert, um eine n-leitende Zone 15, eine Emitterzone 16, eine n-leitende Sourcekontaktzone 275 bzw. eine n-leitende Drainkontaktzone 27D zu bilden. Die Dosis des implantierten Phosphors beträgt z. B. 5 x 10¹&sup5; cm&supmin;². Die polykristalline Siliziumschicht 26 wird selektiv geätzt, um ein Fenster 28 zu öffnen, in dem ein Teil der PSG-Schicht 25 freigelegt wird.
  • Wie in Fig. 2C dargestellt, werden die PSG-Schicht 25 und die dünne Isolierschicht 9 in dem Fenster 28 geätzt, um ein Basiskontaktfenster 29 zu öffnen. Gleichzeitig wird ein anderer Teil der PSG-Schicht 25 geätzt, um ein Gatekontaktfenster (nicht dargestellt) zu öffnen. Dann wird auf der gesamten Oberfläche A1 durch ein Vakuum- Verdampfungsverfahren abgeschieden, um eine Al-Schicht mit einer Dicke von z. B. 900 nm zu bilden. Die Al-Schicht und die polykristalline Siliziumschicht 26 werden gemustert (d. h. in einem Ätzschritt unter Verwendung eines geeigneten Ätzmittels selektiv geätzt), um eine Kollektorelektrode 21C, eine Emitterelektrode 21E, eine Basiselektrode 21B, eine Sourceelektrode 21S, eine Drainelektrode 21D und eine Gate- Elektrode (nicht dargestellt) zu bilden. Somit ist die Bi- MOS-Anordnung hergestellt.
  • Entsprechend den ersten und zweiten Aspekten der vorliegenden Erfindung wird die Wärmebehandlung zum Abschrägen und Abflachen der PSG-Schicht, auf der die Al- Schicht gebildet wird, vor der Bildung der Emitterzone, und zwar nach dem Ausheilungsschritt der Emitterzone, durchgeführt, die Emitterzone wird der Wärmebehandlung, die ausreicht, um die Tiefe der Emitterzone wesentlich zu vergrößern, nicht unterzogen. Deshalb wird die Emitterzone nicht unerwünscht übermäßig ausgedehnt, so daß ein Stromverstärkungsfaktor des Bipolartransistors exakt gesteuert wird und die hergestellten Bipolartransistoren einen gleichmäßigen Stromverstärkungsfaktor haben. Der Schritt des Öffnens des Emitterkontaktfensters wird nur einmal durchgeführt, was die Herstellung der Halbleiteranordnung im Vergleich zum Stand der Technik vereinfacht und zu einer Miniaturisierung der Anordnung auf Grund einer Verringerung des zwischen der Emitter- und der Basiselektrode erforderlichen Spielraums beiträgt.
  • Der MOSFET der oben erwähnten Halbleiteranordnung ist ein n-Kanal-Typ und nutzt die in der n-leitenden Epitaxie- Siliziumschicht gebildete p-Mulde. Wenn anfangs die Epitaxieschicht p-leitend ist, ist es nicht erforderlich, die p-Mulde wie oben erklärt zu bilden. Zu beachten ist, daß es möglich ist, einen p-Kanal-Typ-MOSFET auf demselben Chip zu bilden, um so komplementäre MOS (CMOS) FETs zu bilden. Der p-Kanal-MOSFET kann unter Anwendung des Herstellungsprozesses der Halbleiteranordnung hergestellt werden. Die Bildung von p-leitenden Source- und Drainzonen des p-Kanal-MOSFETs in einem Teil der n-leitenden Epitaxie- Siliziumschicht durch eine Ionenimplantation von Akzeptorverunreinigungen erfolgt zur gleichen Zeit wie die Bildung der p-leitenden Basiszone. Wenn die polykristalline Siliziumschicht 26 selektiv geätzt wird, um das Fenster 28 (Fig. 2B) zu öffnen, wird die Schicht 26 gleichzeitig ferner geätzt, um zwei Fenster über der Sourcezone und der Basiszone zu öffnen. Bei der Öffnung des Basiskontaktfensters werden die PSG-Schicht 25 und die dünne Isolierschicht 9 in den Fenstern geätzt, um ein Sourcekontaktfenster bzw. ein Drainkontaktfenster zu bilden. Die Kontaktfenster werden mit der auf der gesamten Oberläche abgeschiedenen Al-Schicht bedeckt, und die Al-Schicht wird gemustert, um eine Sourceelektrode und eine Drainelektrode des p-Kanal-MOSFETs zur gleichen Zeit, wie die Bildung der Elektroden erfolgt, zu bilden. Wenn die Epitaxieschicht anfangs p-leitend ist, ist es erforderlich, die n-Mulde auf der p-Kanal-MOS-Transistorzone in der p-leitenden Epitaxieschicht zu bilden.
  • Es ist klar, daß sich die vorliegende Erfindung nicht auf die oben erwähnten Ausführungsformen beschränkt, und daß für Fachleute viele Änderungen möglich sind, ohne den Umfang der Erfindung zu verlassen.

Claims (10)

1. Ein Verfahren zum Herstellen einer Halbleiteranordnung, welche einen Bipolartransistor enthält, welches Verfahren die folgende Schrittfolge enthält:
Bilden einer Isolierschicht (8) auf einer Epitaxie-Siliziumschicht (2) eines Leitfähigkeitstyps, die auf einem Halbleitersubstrat (1) gewachsen ist;
Bilden einer Basiszone (13) des anderen Leitfähigkeitstyps in der genannten Epitaxie-Siliziumschicht (2);
Bilden einer Verunreinigungen enthaltenden Glasschicht (25) auf der genannten Isolierschicht (8);
Wärmebehandlung der Glasschicht (25), um sie so zu erweichen und zum Fließen zu bringen;
Öffnen von mindestens einem Emitterkontaktfenster in der genannten Glasschicht (25) und der genannten Isolierschicht (8);
Bilden einer dotierten polykristallinen Siliziumschicht (26) über dem genannten Emitterkontaktfenster, um so eine Emitterzone (16) des genannten einen Leitfähigkeitstyps in der genannten Basiszone (13) herzustellen;
Abscheiden einer Metallschicht auf der genannten dotierten polykristallinen Siliziumschicht (26); und
Mustern der genannten Metallschicht, um Elektroden (21B, 21C, 21E) des genannten Bipolartransistors zu bilden.
2. Ein Verfahren zum Herstellen einer Halbleiteranordnung, die einen Bipolartransistor und einen MOSFET enthält, welches Verfahren die folgende Schrittfolge enthält:
Bilden einer Isolierschicht (8) auf einer Epitaxie-Siliziumschicht (2) eines Leitfähigkeitstyps, die auf einem Halbleitersubstrat (1) gewachsen ist;
Bilden einer Steuerelektrode (11) über einem ersten Teil der genannten Epitaxie-Siliziumschicht (2), auf welcher der genannte MOSFET zu bilden ist;
Bilden von Source- (12S) und Drainzonen (12D) in dem genannten ersten Teil der genannten Epitaxie- Siliziumschicht (2);
Bilden einer Basiszone (13) des anderen Leitfähigkeitstyps in einem zweiten Teil der genannten Epitaxie-Siliziumschicht (2), auf welcher der genannte Bipolartransistor zu bilden ist;
Bilden einer Verunreinigungen enthaltenden Glasschicht (25) auf der genannten Isolierschicht (8) und der genannten Steuer-elektrode (11);
Wärmebehandlung der Glasschicht (25), um sie so zu erweichen und zum Fließen zu bringen;
Öffnen von mindestens einem Emitterkontaktfenster, einem Sourcekontaktfenster und einem Drainkontaktfenster in der genannten Glasschicht (25) und der genannten Isolierschicht (8);
Bilden einer dotierten polykristallinen Siliziumschicht (26) über jenen Kontaktfenstern, um so eine Emitterzone (16) in der genannten Basiszone (13) und entsprechende Source- und Drainkontaktzonen (27S, 27D) in den genannten Source- (12S) und Drainzonen (12D) herzustellen, welche Emitterzone (16), Sourcekontaktzone (27S) und Drainkontaktzone (27D) jeweils von dem genannten einen Leitfähigkeitstyp sind;
Abscheiden einer Metallschicht auf der genannten dotierten polykristallinen Siliziumschicht (26); und
Mustern der Metallschicht, um Elektroden (21C, 21E, 21B, 21S, 21D) des Bipolartransistors und MOSFETs zu bilden.
3. Ein Verfahren nach Anspruch 2, bei dem die genannte Halbleiteranordnung ferner einen weiteren MOSFET enthält, der so ist, daß er und der MOSFET von Anspruch 2 komplementäre MOSFETs bilden, wobei eine Sourcezone und eine Drainzone des genannten weiteren MOSFETs in dem genannten ersten Teil der genannten Epitaxie-Siliziumschicht (2) gebildet werden, wenn die genannte Basiszone (13) gebildet ist, und eine Sourceelektrode und eine Drainelektrode davon in der gleichen Weise wie die genannten Elektroden des genannten Bipolartransistors und MOSFETs von Anspruch 2 gebildet werden.
4. Ein Verfahren nach irgendeinem vorhergehenden Anspruch, bei dem die genannte Isolierschicht (8) durch thermisches Oxydieren der genannten Epitaxie-Siliziumschicht (2) gebildet ist.
5. Ein Verfahren nach irgendeinem vorhergehenden Anspruch, bei dem die genannte Verunreinigungen enthaltende Glasschicht (25) PSG enthält.
6. Ein Verfahren nach irgendeinem vorhergehenden Anspruch, bei dem ein Kollektorkontaktfenster auch in der genannten Glasschicht (25) und der genannten Isolierschicht (8) gebildet wird, wenn das genannte Emitterkontaktfenster darin gebildet wird.
7. Ein Verfahren nach dem vorhergehenden Anspruch, bei dem die genannte dotierte polykristalline Siliziumschicht (26) durch Abscheiden einer undotierten polykristallinen Siliziumschicht und Dotieren der genannten polykristallinen Siliziumschicht mit Fremdstoffen mittels eines Ionen- Implantationsverfahrens gebildet wird, um dadurch eine dotierte Zone in der genannten Epitaxieschicht (2) zu bilden.
8. Ein Verfahren nach irgendeinem vorhergehenden Anspruch, bei dem, nach Bildung der genannten dotierten polykristallinen Siliziumschicht (26), ein Basiskontaktfenster (29) in der genannten Glasschicht (25) und der genannten Isolierschicht (8) geöffnet wird.
9. Ein Verfahren nach Anspruch 8, bei dem, vor dem Öffnen des genannten Basiskontaktfensters (29), ein Teil (28) der genannten dotierten polykristallinen Siliziumschicht (26) geätzt wird, um so die genannte Glasschicht (25) zur Bildung des genannten Basiskontaktfensters (29) freizulegen.
10. Ein Verfahren nach irgendeinem vorhergehenden Anspruch, bei dem die genannte dotierte polykristalline Siliziumschicht (26) während dem Schritt des Musterns der genannten Metallschicht selektiv geätzt wird.
DE8787310622T 1986-12-03 1987-12-02 Verfahren zum herstellen einer halbleitervorrichtung. Expired - Lifetime DE3780936T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61288084A JP2565317B2 (ja) 1986-12-03 1986-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3780936D1 DE3780936D1 (de) 1992-09-10
DE3780936T2 true DE3780936T2 (de) 1992-12-24

Family

ID=17725582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787310622T Expired - Lifetime DE3780936T2 (de) 1986-12-03 1987-12-02 Verfahren zum herstellen einer halbleitervorrichtung.

Country Status (5)

Country Link
US (1) US5409843A (de)
EP (1) EP0274217B1 (de)
JP (1) JP2565317B2 (de)
KR (1) KR900008623B1 (de)
DE (1) DE3780936T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153176A1 (de) * 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0608999B1 (de) * 1993-01-29 1997-03-26 National Semiconductor Corporation Bipolartransistoren und deren Herstellungsverfahren
JPH08172139A (ja) * 1994-12-19 1996-07-02 Sony Corp 半導体装置製造方法
US5541121A (en) * 1995-01-30 1996-07-30 Texas Instruments Incorporated Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
EP0812470B1 (de) * 1995-12-28 2003-03-19 Koninklijke Philips Electronics N.V. Verfahren zur herstellung von einem selbstausrichtenden vertikalen bipolaren transistor auf einem soi
DE19647317A1 (de) * 1996-11-15 1998-05-20 Hoechst Schering Agrevo Gmbh Substituierte Stickstoff-Heterocyclen, Verfahren zu ihrer Herstellung und ihre Verwendung als Schädlingsbekämpfungsmittel
JP3006531B2 (ja) * 1997-03-24 2000-02-07 日本電気株式会社 半導体装置の製造方法
KR100249168B1 (ko) * 1997-04-09 2000-03-15 김영환 반도체소자 제조방법
JP3527148B2 (ja) * 1999-09-24 2004-05-17 日本電気株式会社 半導体装置の製造方法
US10510838B2 (en) * 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. High surface dopant concentration formation processes and structures formed thereby
KR102220032B1 (ko) * 2018-08-20 2021-02-25 한국과학기술원 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915767A (en) * 1973-02-05 1975-10-28 Honeywell Inc Rapidly responsive transistor with narrowed base
US3912558A (en) * 1974-05-03 1975-10-14 Fairchild Camera Instr Co Method of MOS circuit fabrication
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device
JPS54147789A (en) * 1978-05-11 1979-11-19 Matsushita Electric Ind Co Ltd Semiconductor divice and its manufacture
JPS5575219A (en) * 1978-12-02 1980-06-06 Toshiba Corp Manufacturing semiconductor
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
US4445268A (en) * 1981-02-14 1984-05-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor integrated circuit BI-MOS device
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
JPS58147149A (ja) * 1982-02-26 1983-09-01 Toshiba Corp 半導体集積回路の製造方法
JPS6020534A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置及びその製造方法
JPS6042859A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 高耐圧半導体装置の製造方法
US4499653A (en) * 1983-11-03 1985-02-19 Westinghouse Electric Corp. Small dimension field effect transistor using phosphorous doped silicon glass reflow process
JPS6119168A (ja) * 1984-07-05 1986-01-28 Matsushita Electronics Corp トランジスタの製造方法
US4743564A (en) * 1984-12-28 1988-05-10 Kabushiki Kaisha Toshiba Method for manufacturing a complementary MOS type semiconductor device
US4707456A (en) * 1985-09-18 1987-11-17 Advanced Micro Devices, Inc. Method of making a planar structure containing MOS and bipolar transistors
JPH0628296B2 (ja) * 1985-10-17 1994-04-13 日本電気株式会社 半導体装置の製造方法
US4797372A (en) * 1985-11-01 1989-01-10 Texas Instruments Incorporated Method of making a merge bipolar and complementary metal oxide semiconductor transistor device
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153176A1 (de) * 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht

Also Published As

Publication number Publication date
EP0274217B1 (de) 1992-08-05
US5409843A (en) 1995-04-25
JPS63141369A (ja) 1988-06-13
JP2565317B2 (ja) 1996-12-18
EP0274217A1 (de) 1988-07-13
KR900008623B1 (en) 1990-11-26
DE3780936D1 (de) 1992-09-10

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3685970T2 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE2620155C2 (de)
DE2933849C2 (de)
DE69215547T2 (de) Methode zur Herstellung eines Feldeffekttransistors
DE3888393T2 (de) BICMOS-Verfahren zur Herstellung selbstausrichtender NPN-Emitter und -Basen sowie MOSFET-Sources und -Drains.
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE69020708T2 (de) Verfahren zur Herstellung von biMOS-Halbleiterbauelementen mit verbesserter Schnelligkeit und Zuverlässigkeit.
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
EP0072522A2 (de) Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE3780936T2 (de) Verfahren zum herstellen einer halbleitervorrichtung.
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE4114000C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
EP0135163B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE69126596T2 (de) BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee