JPS63141369A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS63141369A JPS63141369A JP61288084A JP28808486A JPS63141369A JP S63141369 A JPS63141369 A JP S63141369A JP 61288084 A JP61288084 A JP 61288084A JP 28808486 A JP28808486 A JP 28808486A JP S63141369 A JPS63141369 A JP S63141369A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- electrode
- type
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 8
- 239000012212 insulator Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005282 brightening Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置とその製造方法の改良である。
特に、エミッタの寸法を十分に小さくしかも正確に形成
することができ、エミッタ電極とベース電極との間の位
置合わせ裕度を大きくする必要がなく、集積度が向上し
ている半導体装置と、エミッタ領域において２回窓明け
をなす必要がなく、工程数が少なく、しかも、集積度も
向上することができるようにした半導体装置の製造方法
である。
することができ、エミッタ電極とベース電極との間の位
置合わせ裕度を大きくする必要がなく、集積度が向上し
ている半導体装置と、エミッタ領域において２回窓明け
をなす必要がなく、工程数が少なく、しかも、集積度も
向上することができるようにした半導体装置の製造方法
である。
アルミニウム等の金属層の下地領域を平坦化する工程完
了後にエミッタ拡散等をなすこととし。
了後にエミッタ拡散等をなすこととし。
エミッタ形成後に高温工程を経験しないようにするとと
もに、２回窓明けの必要をなくしたものである。
もに、２回窓明けの必要をなくしたものである。
本発明は、半導体装置とその製造方法との改良に関する
。
。
バイポーラトランジスタの各電極と電界効果トランジス
タのソース電極・ドレイン電極とは、絶縁物膜に形成さ
れた開口よりなる電極コンタクト窓を埋めるように形成
されるアルミニウム等の金属層をもって形成されること
が一般であるが、このアルミニウム等の金属層は段差を
なす開口部に形成されることになり、断線等のおそれを
ともなうので、これを避けるために、アルミニウム等の
金属層の下地領域を平坦化することはパターンの微細化
のために有利である。
タのソース電極・ドレイン電極とは、絶縁物膜に形成さ
れた開口よりなる電極コンタクト窓を埋めるように形成
されるアルミニウム等の金属層をもって形成されること
が一般であるが、このアルミニウム等の金属層は段差を
なす開口部に形成されることになり、断線等のおそれを
ともなうので、これを避けるために、アルミニウム等の
金属層の下地領域を平坦化することはパターンの微細化
のために有利である。
そこで、アルミニウム等の金属層の下地領域を平坦化す
るために、ＰＳＧ等不純物を含む絶縁物層を形成し、１
，０００℃程度で熱処理をするりフロ一工程が使用され
ている。
るために、ＰＳＧ等不純物を含む絶縁物層を形成し、１
，０００℃程度で熱処理をするりフロ一工程が使用され
ている。
か−るアルミニウム等の金属層の下地領域を平坦化する
工程について、図面を参照して説明する。
工程について、図面を参照して説明する。
第３図参照
一導電型（本例においてはｐ型）のシリコン基板１上に
１反対導電型（本例においてはｎ型）の不純物を高濃度
に導入して、高濃度ｎ型の埋め込み層２を形成し、ｎ型
シリコン層をエピタキシャル成長してコレクタ領域３を
形成する。
１反対導電型（本例においてはｎ型）の不純物を高濃度
に導入して、高濃度ｎ型の埋め込み層２を形成し、ｎ型
シリコン層をエピタキシャル成長してコレクタ領域３を
形成する。
所望により、ｐ型の素子分＃領域４を形成した後、ＬＯ
ＣＯ３法等を使用して厚い絶縁物膜５を形成し、高濃度
ｎ型のコレクタコンタクト領域６を形成する。
ＣＯ３法等を使用して厚い絶縁物膜５を形成し、高濃度
ｎ型のコレクタコンタクト領域６を形成する。
ＬＯＣＯ３法等を使用した窒化シリコン膜（図示せず）
をベース領域から除去し、ここに、ｐ型不純物を導入し
てベース７を形成する。
をベース領域から除去し、ここに、ｐ型不純物を導入し
てベース７を形成する。
次いで、ＬＯＣＯ３法に使用した窒化シリコン膜（図示
せず）をコレクタ電極領域から除去した後薄い絶縁物膜
８を形成し、エミッタ拡散用窓とコレクタコンタクト領
域拡散用窓とを形成し、その上に、アルミニウムアロイ
スパイクを防止するための多結晶シリコン層９を形成し
、この多結晶シリコン層９を貫通してｎ型不純物を拡散
してｎ型領域１０１とエミッタ１０とを形成する。
せず）をコレクタ電極領域から除去した後薄い絶縁物膜
８を形成し、エミッタ拡散用窓とコレクタコンタクト領
域拡散用窓とを形成し、その上に、アルミニウムアロイ
スパイクを防止するための多結晶シリコン層９を形成し
、この多結晶シリコン層９を貫通してｎ型不純物を拡散
してｎ型領域１０１とエミッタ１０とを形成する。
第４図参照
ＰＳＧ膜１膜上１成した＋ｔｔ１．０ＯＯ℃程度の熱処
理をするりフロ一工程をなした後、各電極コンタクト窓
を形成し、その後、アルミニウム膜を形成してこれをパ
ターニングし、コレクタ電極１２、エミッタ電極１３．
ベース電極！４を形成する。
理をするりフロ一工程をなした後、各電極コンタクト窓
を形成し、その後、アルミニウム膜を形成してこれをパ
ターニングし、コレクタ電極１２、エミッタ電極１３．
ベース電極！４を形成する。
上記のアルミニウム等の金属層の下地領域を平坦化する
工程においては、 ｔ、ｏｏｏ℃程度の熱処理工程によ
りＰＳＧ膜１膜上１坦化または滑らかにする必要がある
ため、この高温工程において、エミッタ拡散が過大に進
行してＭ Ｆ＆増幅率がばらつくという欠点がある。こ
の点特にバイポーラトランジスタとＭＯＳ）ランジスタ
を同一基板に形成スるＢｉＭＯ３）ランジスタのプロセ
スではＭＯＳ）ランジスタのゲート電極部のＰＳＧ膜の
段差の問題があり平坦化は不可欠である。また、エミッ
タ領域においては窓明は工程が２回必要であり、もし第
２回の窓明は工程において位置合わせが不良であると、
エミッタ電極１３を構成するアルミニウム膜を介してエ
ミッタとベースとの間が短絡するおそれがあるため、エ
ミッタ電極とベース電極との間の位置合わせ裕度を大き
くする必要があり、集積度を悪くするという欠点もある
。
工程においては、 ｔ、ｏｏｏ℃程度の熱処理工程によ
りＰＳＧ膜１膜上１坦化または滑らかにする必要がある
ため、この高温工程において、エミッタ拡散が過大に進
行してＭ Ｆ＆増幅率がばらつくという欠点がある。こ
の点特にバイポーラトランジスタとＭＯＳ）ランジスタ
を同一基板に形成スるＢｉＭＯ３）ランジスタのプロセ
スではＭＯＳ）ランジスタのゲート電極部のＰＳＧ膜の
段差の問題があり平坦化は不可欠である。また、エミッ
タ領域においては窓明は工程が２回必要であり、もし第
２回の窓明は工程において位置合わせが不良であると、
エミッタ電極１３を構成するアルミニウム膜を介してエ
ミッタとベースとの間が短絡するおそれがあるため、エ
ミッタ電極とベース電極との間の位置合わせ裕度を大き
くする必要があり、集積度を悪くするという欠点もある
。
本発明の目的は、これらの欠点を解消することにあり、
エミッタの寸法を十分に小さくしかも正確に形成するこ
とができ、エミッタ電極とベース電極との間の位置合わ
せ裕度を大きくする必要がなく、集積度が向上している
半導体装置と、エミッタ領域において２回窓明けをなす
必要がなく、工程数が少なく、しかも、集積度も向上す
ることができる半導体装置の製造方法とを提供すること
にある。
エミッタの寸法を十分に小さくしかも正確に形成するこ
とができ、エミッタ電極とベース電極との間の位置合わ
せ裕度を大きくする必要がなく、集積度が向上している
半導体装置と、エミッタ領域において２回窓明けをなす
必要がなく、工程数が少なく、しかも、集積度も向上す
ることができる半導体装置の製造方法とを提供すること
にある。
上記の目的を達成するために本発明が採った手段は、不
純物を含む絶縁物層（１１）が、電極コンタクト窓上を
除く領域に形成されており。
純物を含む絶縁物層（１１）が、電極コンタクト窓上を
除く領域に形成されており。
電極コンタクト窓の内面はドープされた多結晶シリコン
層（９）によって〒われており、また、電極コンタクト
窓は金属層によって埋められて電極を構成している半導
体装置である。
層（９）によって〒われており、また、電極コンタクト
窓は金属層によって埋められて電極を構成している半導
体装置である。
このａ造はバイポーチトランジスタをもっても電界効果
トランジスタをもっても実現することができるが、それ
ぞれの製造方法は、構造の相違にもとづいて相違する。
トランジスタをもっても実現することができるが、それ
ぞれの製造方法は、構造の相違にもとづいて相違する。
まず、バイポーラトランジスタの製造方法は、ベース（
７）を形成し、不純物を含む絶縁物層（Ｉｆ）を形成し
た後、熱処理をなし、少なくともエミッタ用電極コンタ
クト窓を形成し、ドープされた多結晶シリコン層（９）
を形成し、少なくともベース電極コンタクト窓を含み残
余の電極コンタクト窓を形成し、金属層を形成した後パ
ターニングし″で、各電極（１２，１３、＋４）を形成
する工程を有するものである。
７）を形成し、不純物を含む絶縁物層（Ｉｆ）を形成し
た後、熱処理をなし、少なくともエミッタ用電極コンタ
クト窓を形成し、ドープされた多結晶シリコン層（９）
を形成し、少なくともベース電極コンタクト窓を含み残
余の電極コンタクト窓を形成し、金属層を形成した後パ
ターニングし″で、各電極（１２，１３、＋４）を形成
する工程を有するものである。
次に、電界効果トランジスタの製造方法は、ソース赤ド
レイン用電極コンタクト窓を形成し、不純物を含む絶縁
物層（１１）を形成した後、熱処理をなし、ドープされ
た多結晶シリコン層（９）を形成し、金属層を形成した
後パターニングして。
レイン用電極コンタクト窓を形成し、不純物を含む絶縁
物層（１１）を形成した後、熱処理をなし、ドープされ
た多結晶シリコン層（９）を形成し、金属層を形成した
後パターニングして。
ソース電８ｉ（１８）とドレイン電極（１９）とを形成
する工程を有するものである。
する工程を有するものである。
本発明に係る半導体装置は、アルミニウム等の金属層の
下地領域を平坦化する工程完了後にエミッタ拡散がなさ
れており、エミッタ形成後に高温工程を経験しないので
、エミッタ拡散が不所望の程度に過大に進行することは
なく、電流増幅率は正確に制御され、ばらつきは発生し
ない。
下地領域を平坦化する工程完了後にエミッタ拡散がなさ
れており、エミッタ形成後に高温工程を経験しないので
、エミッタ拡散が不所望の程度に過大に進行することは
なく、電流増幅率は正確に制御され、ばらつきは発生し
ない。
また、本発明に係る半導体装置は、エミッタ領域におい
て、２回窓明けをなす必要がないから、エミッタ電極と
ベース電極との間の位置合わせ裕度を大きくする必要も
なく４Ｊ積度が向上する。
て、２回窓明けをなす必要がないから、エミッタ電極と
ベース電極との間の位置合わせ裕度を大きくする必要も
なく４Ｊ積度が向上する。
さらに１本発明に係る半導体装置の製造方法は、エミッ
タ領域において、２回窓明けをなす必要がないから工程
数も減少する。
タ領域において、２回窓明けをなす必要がないから工程
数も減少する。
以下、図面を参照して１本発明の実施例に係るバイポー
ラトランジスタと電界効果トランジスタについてさらに
説明する。
ラトランジスタと電界効果トランジスタについてさらに
説明する。
ａ、バイポーラトランジスタ
第２図参照
−・導電型（本例においてはｐ型）のシリコン基板ｌ上
に、反対導電型（本例においてはｎ型）の不純物”を高
濃度に導入して、高濃度ｎ型の埋め込み層２を形成し、
ｎ型シリコン層をエピタキシャル成長してコレクタ領域
３を形成する。
に、反対導電型（本例においてはｎ型）の不純物”を高
濃度に導入して、高濃度ｎ型の埋め込み層２を形成し、
ｎ型シリコン層をエピタキシャル成長してコレクタ領域
３を形成する。
所♀により、ｐ型の素子分離領域４を形成した後、ＬＯ
ＣＯ３法を使用して厚い絶縁物ＷＡ５を形成し、高濃度
ｎ型のコレクタコンタクト領域６を形成する。
ＣＯ３法を使用して厚い絶縁物ＷＡ５を形成し、高濃度
ｎ型のコレクタコンタクト領域６を形成する。
ＬＯＣＯＳ法に使用した窒化シリコン膜（図示せず）を
ベース領域から除去し、ここに、Ｐ型不純物を導入して
ベース７を形成する。
ベース領域から除去し、ここに、Ｐ型不純物を導入して
ベース７を形成する。
次イで、Ｌｏｃｏｓ法に使用した窒化シリコン膜（図示
せず）をコレクタ電極領域から除去した後薄い絶縁物膜
８を形成する。
せず）をコレクタ電極領域から除去した後薄い絶縁物膜
８を形成する。
第１ａ図参照
ＰＳＧ１１ｇ＋１を厚さ ｅ、ｏｏｏ人に形成し、 １
．ＯＯＯ’０程度の熱処理をなす、これによりＰＳＧ膜
１１が平坦化される。特にＭＯＳ）ランジスタを同一基
板に形成するＢｉＭＯ３の場合ＭＯ５のゲートの部分の
ＰＳＧ膜が平坦化される。
．ＯＯＯ’０程度の熱処理をなす、これによりＰＳＧ膜
１１が平坦化される。特にＭＯＳ）ランジスタを同一基
板に形成するＢｉＭＯ３の場合ＭＯ５のゲートの部分の
ＰＳＧ膜が平坦化される。
エミッタ拡散用窓とコレクタコンタクト領域拡散用窓と
を形成し、その上に、アルミニウムアロイスパイクを防
１卜するための多結晶シリコン層９を形成し、この多結
晶シリコン層９を貫通してｎ型不純物を拡散してｎ型領
域１０１とエミッタ１０とを形成する。
を形成し、その上に、アルミニウムアロイスパイクを防
１卜するための多結晶シリコン層９を形成し、この多結
晶シリコン層９を貫通してｎ型不純物を拡散してｎ型領
域１０１とエミッタ１０とを形成する。
ベース電極コンタクト領域からＰＳＧ膜１１と薄い絶縁
物膜８とを除去してベース電極コンタクト窓を形成した
後、アルミニウム膜を形成してこれをパターニングし、
コレクタ電極１２、エミッタ電極１３、ベース電極１４
を形成する。
物膜８とを除去してベース電極コンタクト窓を形成した
後、アルミニウム膜を形成してこれをパターニングし、
コレクタ電極１２、エミッタ電極１３、ベース電極１４
を形成する。
以上の工程をもって製造したバイポーラトランジスタは
、アルミニウム等の金属層の下地領域を平坦化する工程
完了後にエミッタ拡散がなされており、エミッタ形成後
に高温工程を経験しないので、エミッタ拡散が不所望の
程度に過大に進行することはなく、電流増１ｌ１２率は
正確に制御され、ばらつきは発生しない。
、アルミニウム等の金属層の下地領域を平坦化する工程
完了後にエミッタ拡散がなされており、エミッタ形成後
に高温工程を経験しないので、エミッタ拡散が不所望の
程度に過大に進行することはなく、電流増１ｌ１２率は
正確に制御され、ばらつきは発生しない。
また、このバイポーラトランジスタを製造するには、エ
ミッタ領域において、２回窓明けをなす必要がないから
、製造工程数が少ないばかりでなく、エミッタ電極とベ
ース電極との間の位置合わせ裕度を大きくする必要もな
く集積度が向上する。
ミッタ領域において、２回窓明けをなす必要がないから
、製造工程数が少ないばかりでなく、エミッタ電極とベ
ース電極との間の位置合わせ裕度を大きくする必要もな
く集積度が向上する。
ｂ、″Ｗｆ、界効果トランジスタ
第ｔｂｒｉ！Ｊ参照
ＬＯＣＯ５法等を使用して、−導電型（本例においては
ｐ型）のシリコン基板１上に厚い絶縁物膜５を形成した
後、ＬＯＣＯ５法に使用した窒化シリコン膜（図示せず
）を除去し、ここに、薄い絶縁物膜８を形成する。
ｐ型）のシリコン基板１上に厚い絶縁物膜５を形成した
後、ＬＯＣＯ５法に使用した窒化シリコン膜（図示せず
）を除去し、ここに、薄い絶縁物膜８を形成する。
多結晶シリコン膜を形成した後、これをパターニングし
てゲート電極１５を形成する。
てゲート電極１５を形成する。
ゲート電極１５をマスクとじてｎ型不純物を導入して、
ソース１６とドレイン１７とを形成する。
ソース１６とドレイン１７とを形成する。
ＰＳＧ膜１１を形成した後、 １．０００℃程度の熱処
理をするりフロ一工程をなした後、ソース電極・ドレイ
ン電極コンタクト窓を形成し、アルミニウムアロイスパ
イクを防止するための多結晶シリコン層９を形成し、ア
ルミニウム膜を形成してこれをパターニングし、ソース
電極１８・ドレイン電極１８を形成する。
理をするりフロ一工程をなした後、ソース電極・ドレイ
ン電極コンタクト窓を形成し、アルミニウムアロイスパ
イクを防止するための多結晶シリコン層９を形成し、ア
ルミニウム膜を形成してこれをパターニングし、ソース
電極１８・ドレイン電極１８を形成する。
以上の工程をもって製造した電界効果トランジスタを製
造するには、２回窓明けをなす必要がないから、製造工
程数が少ない。
造するには、２回窓明けをなす必要がないから、製造工
程数が少ない。
以上説明せるとおり１本発明に係る半導体装置は、アル
ミニウム等の金属層の下地領域を平坦化する工程完了後
にエミッタ拡散がなされており。
ミニウム等の金属層の下地領域を平坦化する工程完了後
にエミッタ拡散がなされており。
エミッタ形成後に高温工程を経験しないので、エミッタ
拡散が不所望の程度に過大に進行することはなく、電流
増幅率は正確に制御され、ばらつきは発生しない。
拡散が不所望の程度に過大に進行することはなく、電流
増幅率は正確に制御され、ばらつきは発生しない。
また１本発明に係る半導体装置は、エミッタ領域におい
て、２回窓明けをなす必要がないから、エミッタ電極と
ベース電極との間の位置合わせ裕度を大きくする必要も
なく集積度が向上する。
て、２回窓明けをなす必要がないから、エミッタ電極と
ベース電極との間の位置合わせ裕度を大きくする必要も
なく集積度が向上する。
さらに、本発明に係る半導体装置の製造方法は、バイポ
ーラトランジスタにおいてはエミッタ領域において２回
窓明けをなす必要がなく、電界効果トランジスタにおい
てはソース・ドレイン電極用に２回窓明けをなす必要が
ないから工程数が減少する。
ーラトランジスタにおいてはエミッタ領域において２回
窓明けをなす必要がなく、電界効果トランジスタにおい
てはソース・ドレイン電極用に２回窓明けをなす必要が
ないから工程数が減少する。
第１ａ図は、本発明の一実施例に係るバイポーラトラン
ジスタの断面図である。 第１ｂ図は、本発明の一実施例に係る電界効果トランジ
スタの断面図である。 第２図は、本発明の一実施例に係るバイポーラトランジ
スタの中間工程完了後の断面図である。 １・・Φ−導？１ｔｆｆｉ（ｐ型）のシリコン基板、２
・・・高濃度反対溝１ｉ型（ｎ型）の埋め込み層、 ３・φ・コレクタ領域、 ４＠・・ｐ型の素子分離領域、 ５・拳・厚い絶縁物膜。 ６Φ・・高濃度ｎ型のコレクタコンタクト領域。 ７・・・ベース、 ８・・・薄い絶縁物膜、 ９・・・多結晶シリコン層、 １Ｇ−−・エミッタ、 ＋０１参〇・ｎ型領域、 ｌ１拳 ・ −ＰＳＧ膜、 １２・・伊コレクタ電極、 １３・・・エミッタ電極、 １４・・串ベース電極、 １５・・・ゲート電極、 ｌＢ・・・ソース、 １７・・會ドレイン、 １８・ ・ ・ソース・、電極。 １９・・・ドレイン電極。 工程図 第２図 本発明 第１０図 ｇ 第１ｂ図 第３図 第４図 昭和 年 月 日 昭和 ６１年特許願第２Ｆ３２ｔ ｏ ５４号３、補正
をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中ｔｏｔｓ番地（５
２２）名称富士通株式会社 ４、代 理 人 住所 神奈川県用崎市中
原区上小田中１０１５Ｊ地補正の内容 明細書の第１４頁第７行の次に次の文章を追加する。
ジスタの断面図である。 第１ｂ図は、本発明の一実施例に係る電界効果トランジ
スタの断面図である。 第２図は、本発明の一実施例に係るバイポーラトランジ
スタの中間工程完了後の断面図である。 １・・Φ−導？１ｔｆｆｉ（ｐ型）のシリコン基板、２
・・・高濃度反対溝１ｉ型（ｎ型）の埋め込み層、 ３・φ・コレクタ領域、 ４＠・・ｐ型の素子分離領域、 ５・拳・厚い絶縁物膜。 ６Φ・・高濃度ｎ型のコレクタコンタクト領域。 ７・・・ベース、 ８・・・薄い絶縁物膜、 ９・・・多結晶シリコン層、 １Ｇ−−・エミッタ、 ＋０１参〇・ｎ型領域、 ｌ１拳 ・ −ＰＳＧ膜、 １２・・伊コレクタ電極、 １３・・・エミッタ電極、 １４・・串ベース電極、 １５・・・ゲート電極、 ｌＢ・・・ソース、 １７・・會ドレイン、 １８・ ・ ・ソース・、電極。 １９・・・ドレイン電極。 工程図 第２図 本発明 第１０図 ｇ 第１ｂ図 第３図 第４図 昭和 年 月 日 昭和 ６１年特許願第２Ｆ３２ｔ ｏ ５４号３、補正
をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中ｔｏｔｓ番地（５
２２）名称富士通株式会社 ４、代 理 人 住所 神奈川県用崎市中
原区上小田中１０１５Ｊ地補正の内容 明細書の第１４頁第７行の次に次の文章を追加する。
Claims (1)
- 【特許請求の範囲】 ［１］不純物を含む絶縁物層（１１）が、電極コンタク
ト窓上を除く領域に形成されており、 前記電極コンタクト窓の内面はドープされた多結晶シリ
コン層（９）によって覆われており、前記電極コンタク
ト窓は金属層によってを埋められて電極を構成してなる ことを特徴とする半導体装置。 ［２］ベース（７）を形成し、不純物を含む絶縁物層（
１１）を形成した後、熱処理をなし、少なくともエミッ
タ用電極コンタクト窓を形成し、ドープされた多結晶シ
リコン層（９）を形成し、少なくともベース電極コンタ
クト窓を含み残余の電極コンタクト窓を形成し、金属層
を形成した後パターニングして、各電極（１２、１３、
１４）を形成する工程を有するバイポーラトランジスタ
の製造方法。 ［３］不純物を含む絶縁物層（１１）を形成した後、熱
処理をなし、ソース・ドレイン用電極コンタクト窓を形
成し、ドープされた多結晶シリコン層（９）を形成し、
金属層を形成した後パターニングして、ソース電極（１
８）とドレイン電極（１９）とを形成する工程を有する
電界効果トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288084A JP2565317B2 (ja) | 1986-12-03 | 1986-12-03 | 半導体装置の製造方法 |
| EP87310622A EP0274217B1 (en) | 1986-12-03 | 1987-12-02 | Method of producing a semiconductor device |
| DE8787310622T DE3780936T2 (de) | 1986-12-03 | 1987-12-02 | Verfahren zum herstellen einer halbleitervorrichtung. |
| KR8713767A KR900008623B1 (en) | 1986-12-03 | 1987-12-03 | Method of producing a semiconductor device |
| US07/933,584 US5409843A (en) | 1986-12-03 | 1992-08-24 | Method of producing a semiconductor device by forming contacts after flowing a glass layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288084A JP2565317B2 (ja) | 1986-12-03 | 1986-12-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63141369A true JPS63141369A (ja) | 1988-06-13 |
| JP2565317B2 JP2565317B2 (ja) | 1996-12-18 |
Family
ID=17725582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61288084A Expired - Fee Related JP2565317B2 (ja) | 1986-12-03 | 1986-12-03 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5409843A (ja) |
| EP (1) | EP0274217B1 (ja) |
| JP (1) | JP2565317B2 (ja) |
| KR (1) | KR900008623B1 (ja) |
| DE (1) | DE3780936T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0608999B1 (en) * | 1993-01-29 | 1997-03-26 | National Semiconductor Corporation | Bipolar transistors and methods for fabrication thereof |
| JPH08172139A (ja) * | 1994-12-19 | 1996-07-02 | Sony Corp | 半導体装置製造方法 |
| US5541121A (en) * | 1995-01-30 | 1996-07-30 | Texas Instruments Incorporated | Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer |
| US5702959A (en) * | 1995-05-31 | 1997-12-30 | Texas Instruments Incorporated | Method for making an isolated vertical transistor |
| EP0812470B1 (en) * | 1995-12-28 | 2003-03-19 | Koninklijke Philips Electronics N.V. | A method of manufacturing a self-aligned vertical bipolar transistor on an soi |
| DE19647317A1 (de) * | 1996-11-15 | 1998-05-20 | Hoechst Schering Agrevo Gmbh | Substituierte Stickstoff-Heterocyclen, Verfahren zu ihrer Herstellung und ihre Verwendung als Schädlingsbekämpfungsmittel |
| JP3006531B2 (ja) * | 1997-03-24 | 2000-02-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100249168B1 (ko) * | 1997-04-09 | 2000-03-15 | 김영환 | 반도체소자 제조방법 |
| JP3527148B2 (ja) * | 1999-09-24 | 2004-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE10153176A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht |
| US10510838B2 (en) * | 2017-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | High surface dopant concentration formation processes and structures formed thereby |
| KR102220032B1 (ko) * | 2018-08-20 | 2021-02-25 | 한국과학기술원 | 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112034A (en) * | 1980-11-17 | 1982-07-12 | Int Rectifier Corp | Planar structure improved for high withstand voltage semiconductor device |
| JPS58147149A (ja) * | 1982-02-26 | 1983-09-01 | Toshiba Corp | 半導体集積回路の製造方法 |
| JPS6020534A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS6042859A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 高耐圧半導体装置の製造方法 |
| JPS6119168A (ja) * | 1984-07-05 | 1986-01-28 | Matsushita Electronics Corp | トランジスタの製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3915767A (en) * | 1973-02-05 | 1975-10-28 | Honeywell Inc | Rapidly responsive transistor with narrowed base |
| US3912558A (en) * | 1974-05-03 | 1975-10-14 | Fairchild Camera Instr Co | Method of MOS circuit fabrication |
| JPS5492175A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS54147789A (en) * | 1978-05-11 | 1979-11-19 | Matsushita Electric Ind Co Ltd | Semiconductor divice and its manufacture |
| JPS5575219A (en) * | 1978-12-02 | 1980-06-06 | Toshiba Corp | Manufacturing semiconductor |
| JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
| JPS57126147A (en) * | 1981-01-28 | 1982-08-05 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4445268A (en) * | 1981-02-14 | 1984-05-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor integrated circuit BI-MOS device |
| US4492717A (en) * | 1981-07-27 | 1985-01-08 | International Business Machines Corporation | Method for forming a planarized integrated circuit |
| US4499653A (en) * | 1983-11-03 | 1985-02-19 | Westinghouse Electric Corp. | Small dimension field effect transistor using phosphorous doped silicon glass reflow process |
| US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
| US4707456A (en) * | 1985-09-18 | 1987-11-17 | Advanced Micro Devices, Inc. | Method of making a planar structure containing MOS and bipolar transistors |
| JPH0628296B2 (ja) * | 1985-10-17 | 1994-04-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4797372A (en) * | 1985-11-01 | 1989-01-10 | Texas Instruments Incorporated | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device |
| US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
-
1986
- 1986-12-03 JP JP61288084A patent/JP2565317B2/ja not_active Expired - Fee Related
-
1987
- 1987-12-02 DE DE8787310622T patent/DE3780936T2/de not_active Expired - Lifetime
- 1987-12-02 EP EP87310622A patent/EP0274217B1/en not_active Expired - Lifetime
- 1987-12-03 KR KR8713767A patent/KR900008623B1/ko not_active IP Right Cessation
-
1992
- 1992-08-24 US US07/933,584 patent/US5409843A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112034A (en) * | 1980-11-17 | 1982-07-12 | Int Rectifier Corp | Planar structure improved for high withstand voltage semiconductor device |
| JPS58147149A (ja) * | 1982-02-26 | 1983-09-01 | Toshiba Corp | 半導体集積回路の製造方法 |
| JPS6020534A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS6042859A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 高耐圧半導体装置の製造方法 |
| JPS6119168A (ja) * | 1984-07-05 | 1986-01-28 | Matsushita Electronics Corp | トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0274217B1 (en) | 1992-08-05 |
| US5409843A (en) | 1995-04-25 |
| JP2565317B2 (ja) | 1996-12-18 |
| DE3780936T2 (de) | 1992-12-24 |
| EP0274217A1 (en) | 1988-07-13 |
| KR900008623B1 (en) | 1990-11-26 |
| DE3780936D1 (de) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5814538A (ja) | 半導体装置の製造方法 | |
| JPS63141369A (ja) | 半導体装置及びその製造方法 | |
| US4151631A (en) | Method of manufacturing Si gate MOS integrated circuit | |
| JPH0638496B2 (ja) | 半導体装置 | |
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JPS60126867A (ja) | 半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JP2854947B2 (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS61125084A (ja) | 半導体集積回路装置 | |
| JPS6129551B2 (ja) | ||
| JP3432307B2 (ja) | 半導体装置の製造方法 | |
| JPS6051275B2 (ja) | 半導体装置の製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH02150058A (ja) | バイポーラｃｍｏｓ複合型半導体装置 | |
| JPS6047749B2 (ja) | 半導体装置の製造方法 | |
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| JPS60111470A (ja) | 半導体装置の製造方法 | |
| JPH01253952A (ja) | 半導体装置の製造方法 | |
| JPS6140052A (ja) | 相補型絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0214788B2 (ja) | ||
| JPS6158263A (ja) | 半導体装置の製造法 | |
| JPS6230364A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |