JPS5838936B2 - ハンドウタイシユウセキカイロソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路装置にかかり、とくに浅いＰ−
Ｎ接合のソース、ドレイン領域を有する複数のトランジ
スタ間を相互に接続する導体たとえばシリコン層を有す
る半導体装置に関する。

一般に素子を相互に接続するための手段としてアルミニ
ウムによる配線と、拡散層による配線が用いられる事は
よく知られている。

特にＭＯ８型集積回路においては個々の素子を絶縁分離
する事なく、同一半導体平面上に多数の素子を作りこめ
るため、拡散層による配線が多用される。

またソース、ドレインを形成するための拡散と同一工程
で素子間を接続する拡散層が形成でき、パターン設計の
面でもソースおよびドレインの拡散層と、配線拡散層を
一体として設計できる事もＭＯ８型装置における拡散層
配線の有用性を増している。

一方、近年の集積度の大規模化の方向として、ＭＯＳト
ランジスタの寸法をできるだけ小さくする方向の努力が
なされているが、技術の改良の方向として、ゲート膜厚
を薄くしたり、チャンネルの実効長を短くする事にも増
して、ソース、ドレインの拡散深さを浅くする事が重要
な課題である事はしばしば指摘されるところである。

しかしながら前述の如くソース、ドレインの拡散層形成
と同時に素子間接続のための拡散層が形成できるという
ＭＯ８型装置の特質をそこなう事なく拡散深さを浅くす
ると、トランジスタの面積縮少には効果があるか、配線
拡散層の抵抗を増大するという不都合をもたらす。

例えばリン拡散を用いるために拡散抵抗が低いといわれ
るＮ−チャンネルＭＯ８の場合でも、リン拡散による拡
散抵抗は深さ２０μで２Ω／日程度だったものが深さ０
．１μ程度にすると１にΩ／日程度の大きな抵抗となる
。

抵抗が零である事を理想とする集積回路の設計作業にお
いて、この抵抗値は大きな支障をもたらす値である。

従来知られている方法でこの問題を解決しようとすれば
、配線の拡散をソース、ドレインの拡散とは別の工程と
して、配線用拡散層のみを深くして抵抗を下げるか、あ
るいに拡散層の巾を広げて抵抗を下げる手段がある。

しかしこの場合、前者に工程数を増して歩留を下げる欠
点を持ち、後者（まチップ面積を増大させる欠点を持ち
、いずれの場合も工程が簡単で集積度が高いというＭＯ
８型装置の利点をそこなう結果となる。

一方配線部のみ考えれば拡散領域とその土のシリコン層
との併用か考えられる。

しかしこの場合ソース、ドレイン領域をも含めた両者間
の抵抗は依然大きなものとなる。

したがって本発明の目的は、２つのトランジスタ間のソ
ースもしくはドレイン領域間を十分の低抵抗としかつこ
の領域を浅いＰ −Ｎ接合で形成できる半導体集積回路
装置を提供することである。

本発明の特徴は、半導体基板に設けられた第１のトラン
ジスタのソースもしくはドレイン領域と第２のトランジ
スタのソースもしくはドレイン領域とがこれら領域とほ
ぼ同じ深さを有する配線路の不純物領域によって連続的
に接続されており、該第１および第２のトランジスタの
それぞれの該ソースもしくはドレイン領域および該不純
物領域の実質的全ての領域上にこれら領域と同じ導電型
の不純物を含むシリコン層が連続的に設けられている半
導体集積回路装置にある。

このようにソース、ドレイン領域上にシリコン層が形成
されているから浅いＰ−Ｎ接合が容易に形成できかつこ
のシリコン層の存在により２つのトランジスタ間の抵抗
を十分に小とすることかできる。

しかもこのソース、ドレイン領域上のシリコン層上を熱
酸化膜を介してゲート電極の巾方向が延在できるからゲ
゛−ト電極自身の抵抗も小となる。

以下に図面を用いて本発明をより詳しく説明する。

第１図（ｊ本発明のうち配線部分を示す拡散層の断面図
である。

これ？！、拡散層の抵抗を補償する導体として多結晶シ
リコンを用いれば容易に構成される。

第１図において１は一導電型のシリコン基板、２？−を
基板表面を保護するシリコン酸化膜、８は基板と反対導
電型の不純物を拡散する事により得られた拡散層、４は
拡散層８と同一の不純物を含み、導体と化した多結晶シ
リコン層である。

この様に構成する事により、接合が浅いため拡散層３自
身の抵抗が大きくても、多結晶シリコン４の厚さと、不
純物濃度を選ぶ事により配線全体としての抵抗を充分小
さくする事ができる０例えば拡散深さが０．１μでそれ
自身の抵抗が前述の如くｌｋΩ／日程度であっても、多
結晶シリコンの厚さが０．６μで不純物としてリンか含
まれている場合には多結晶シリコン４の部分の抵抗は２
０Ω／口程度となり大幅な改善がなされる。

第１図に示した構造は第２図に示す様な工程を経て実現
される。

まず第２図イに示す様にシリコン基板１の上にシリコン
基板１の土にシリコン酸化膜ないしＬＩＥこれにかわる
表面保護絶縁物２を設け、拡散層を形成すべき部分５を
開孔する。

次に第２図口に示す様に多結晶シリコン４を全面に設け
た後、開孔部５を被う様に底形する。

次に拡散処理をほどこすと拡散不純物は多結晶シリコン
４中を拡散し多結晶シリコン４を導体化すると同時に、
第２図ハに示す様にシリコン基板１の中に拡散領域３を
形成して配線の構成に達する。

なお、変形として第２図口における多結晶シリコン４を
成長する過程で不純物をドーピングしておき、熱処理（
こよりシリコン基板中に拡散領域３を形成して第２図ハ
に示す構造に達する事もできる。

アルミニウム配線と拡散層と直交させて設ける場合には
第２図ハの工程の後、適当な酸化処理をほどこす事によ
り、多結晶シリコン４の表面に酸化膜を設け、絶縁分離
した後にその上にＡｌ配線を設ける事が可能である。

第３図に配線部の別の製造方法を示す。

まず第３図イに示す様に半導体基板１の上に酸化物２を
全面に成長し、次にフォトレジスト膜６を拡散層を形成
するための開孔部５を規定する様に設け、フォトレジス
ト膜６をマスクとして酸化膜２をエツチングし開孔部５
を設ける。

次に第３図口に示す様にフォトレジスト膜６を残したま
ま、蒸着あるいＧ−ｉスパッタ等の技術により多結晶シ
リコン膜４を全面に設ける。

この時、多結晶シリコン膜４ｃ１酸化膜２及びフォトレ
ジスト膜６が構成する段の部分で不連続となる。

次にフォトレジストのｃコ＜り剤中で処理するとフォト
レジスト膜６が溶け、その結果フォトレジスト膜上の多
結晶シリコンも除去されて第３図ハの構造を得る。

次に不純物拡散をほどこすと第３図二に示す様にシリコ
ン基板１の中に拡散領域３ができる。

第３図は従来の単純な拡散層３自身に比して側らフォト
レジスト工程を増す事なく、本発明の構造を得られる点
にある。

また、酸化膜２と多結晶シリコン４の厚さを選択する事
により実質的に表面が平坦な構造が得られる点も第３図
の例の利点であり、この事ｃ１、その後のアルミ配線を
容易にする効果を持つ。

次に本発明の詳細な説明する。

本発明による拡散層配線を集積回路に適用した例として
二つのトランジスタのドレインを拡散層で接続する場合
の例を第４図を用いて示す。

第４図イにおいて７ｃｍ１一方のトランジスタのソース
、８Ｇ′ｉドレイン、９はゲート電極である。

また１０は他方のトランジスタのソース、１１目ドレイ
ン、１２はゲート電極である。

１３は両トランジスタのドレインを接続する拡散層で両
トランジスクのドレイン８及び１１と一体となって構成
される。

本発明における接続拡散層１３の構成方法を第４図イの
Ｘ−断面図につき第４図口〜ホを用いて示す。

トランジスタ自身の製造方法、構造は先願ノ発明（公告
昭４９−３３２２８）に従いここでは全体の構成方法を
述べる。

まず第４図口に示す如くシリコン基板１の表面を酸化膜
２で被い所定の部分を開孔する。

次に第４図ハに示す様に不純物、例えばリンを含む多結
晶シリコン層４を設はフォトレジスト技術により所定の
形状に成形する。

次に第４図二に示す様にゲート絶縁物１４を熱酸化によ
り成長させる。

その時、同時に多結晶シリコン４に含まれていた不純物
が基板中に拡散され、一方のトランジスタのソース７、
他方のトランジスタのソース１０及び両トランジスタの
ドレイン８．１１と一体となった拡散層配線１３が形成
される。

次に第４図ホに示す様に金属あるい目多結晶シリヨンに
よるゲート電極９，１２をその中方向をシリコン局４に
重畳させて設けて完成する。

この様にして、トランジスタ部のソース、ドレインとし
て目任意に浅い拡散層を構成してトランジスタ特性を改
善し、かつ素子間を接続する拡散層としては拡散深さが
浅くて抵抗か大きくなる不都合をさける構造を構成する
事かできる。

本発明（ま素子間接続をするための拡散層部分の構造に
関するものであり、トランジスタ部の構成に関して（ｊ
種々の変形を取り得る事（ま言うまでもない。

また、全ての拡散層でなく、所定の必要な部分にのみ、
本発明の構成を適用する変形も可能である事も言うまで
もない。

【図面の簡単な説明】

第１図６１本発明による配線部の構造図、第２図ζ１第
１図を実現する手順を示す図、第３図は第１図を実現す
る別の手順を示す図、第４図は本発明の詳細な説明する
ための図である。 １・・・・・・−導電型のシリコン基板、２・・・・・
・シリコン酸化膜、３・・・・・・拡散層、４・・・・
・・多結晶シリコン層、５・・・・・・開孔部、６・・
・・・・フォトレジスト膜、７゜８及び９・・・・・・
一方のトランジスタのソース、ドレイン及びゲート電極
、１０．１１及び１２・・・・・・他方のトランジスタ
のソース、ドレイン及びゲート電極、１８・・・・・・
両トランジスタを接続する拡散層、１４・・・・・・ゲ
ート絶縁鴨

Claims (1)

【特許請求の範囲】
1. １ 半導体基板に設けられた第１のトランジスタのソー
   スもしくはドレイン領域と第２のトランジスタのソース
   もしくはドレイン領域とがこれら領域とほぼ同じ深さを
   有する配線路の不純物領域によって連続的に接続されて
   おり、該第１および第２のトランジスタのそれぞれの該
   ソースもしくはドレイン領域および該不純物領域の実質
   的量ての領域上にこれら領域と同じ導電型の不純物を含
   むシリコン層が連続的に設けられていることを特徴とす
   る半導体集積回路装置。