JPS598065B2 - Ｍｏｓ集積回路の製造方法 - Google Patents

Ｍｏｓ集積回路の製造方法

Info

Publication number
JPS598065B2
JPS598065B2 JP51009870A JP987076A JPS598065B2 JP S598065 B2 JPS598065 B2 JP S598065B2 JP 51009870 A JP51009870 A JP 51009870A JP 987076 A JP987076 A JP 987076A JP S598065 B2 JPS598065 B2 JP S598065B2
Authority
JP
Japan
Prior art keywords
self
diffusion
region
aligned
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51009870A
Other languages
English (en)
Other versions
JPS5293282A (en
Inventor
富三郎 奥村
宏 岡崎
明 土谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP51009870A priority Critical patent/JPS598065B2/ja
Priority to US05/762,301 priority patent/US4177096A/en
Priority to FR7702465A priority patent/FR2339955A1/fr
Priority to CA270,612A priority patent/CA1074457A/en
Priority to DE2703618A priority patent/DE2703618C2/de
Priority to GB3535/77A priority patent/GB1577017A/en
Publication of JPS5293282A publication Critical patent/JPS5293282A/ja
Publication of JPS598065B2 publication Critical patent/JPS598065B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 本発明は、導電路の立体的な交差が半導体基板内に形成
した拡散層を利用してなされ、また、半導体基板上の絶
縁膜に生じる段差が小さく、この段差部分をこえて延び
る金属配線層に断線事故が発生することのないＭＯＳ集
積回路を製造する方法に関する。
自己整合型絶縁ゲート電界効果トランジスタ、例えばシ
リコンゲートＭＯＳトランジスタにおいて、ソース領域
とドレイン領域は、ゲートに用いられるポリシリコンを
拡散マスクとして用いることによつて形成される。
この方法で形成したシリコンゲートＭＯＳトランジスタ
ではソース領域ならびにドレイン領域とゲートとのオー
バラップが少なく、高いスピードの要求される回路に適
している。
かかるシリコンゲートＭＯＳトランジスタを製作するプ
ロセスにより半導体集積回路を製作した場合において互
いに離間する２つの拡散層を接続するにあたり、両拡散
層の間にポリシリコン配線があるときはポリシリコン配
線層にある絶縁物層の土に金属配線を形成して両者を立
体的に交差させ拡散層上にある絶縁膜にコンタクト窓を
あけ金属配線を両拡散層につなぎ拡散層と拡散層を接続
する方法が用いられている。
しかしながら、この方法には拡散層と金属配線との接続
に起因して信頼性が低下することおよび金属配線による
基板上面積の占拠が原因して集積回路の面積が増加する
ことなどの不都合がある。このような不都合を除去する
方法として、例えば出願人の発明にかかる特開昭４８−
９３２゛７７号公報で示すように自己整合拡散より前に
、非自己整合拡散を行つておき自己整合拡散間を非自己
整合拡散層で連結する方法がある。この方法で形成され
る非自己整合拡散を一方の導電路として利用するならば
、半導体基板上に形成される金属配線を他方の導電路と
して立体的に導電路を交差させることができる。
しかしながら金属配線により拡散層間を接続するべく金
属配線を行うとき酸化膜の段差が大になるために、アル
ミニウム薄膜を用いる金属配線がホトレジストおよびエ
ツチングを用いる工程で断線しやすい。
第１図は非自己整合拡散と自己整合拡散との双方の方法
を採用して形成されたＭＯＳ型半導体集積回路の部分拡
大断面図を示す。
図中、１は一導電型のシリコン基板、２はシリコン基板
と反対導電型の配線用非自己整合拡散領域、３および４
は非自己整合拡散で形成したドレインならびにソース領
域、５はゲート酸化膜、６はポリシリコン膜、７は熱酸
化膜、８は酸化膜、９および１０は自己整合拡散で形成
されたドレインならびにソース領域そして１１はアルミ
ニウム膜である。
かかるＭＯＳ型半導体集積回路では、図示するところか
ら明らかなように、ドレイン領域とソース領域に対して
アルミニウム膜１１からなる金属配線を接続するべく、
これらの領域土にある酸化膜に窓あけを行うと、酸化膜
に大きな段差ができ、この部分を越えてのびる金属配線
が段差部で薄くなるとともに、溝１２を形成し、このた
め、この後に行われる金属配線に対するホトレジスト被
膜を用いたエツチング工程において、上記の部分で断線
を起すおそれがある。
さらに、金属配線の厚みが減少することにより配線の電
流容量が低下する不都合も生じる。
また、自己整合拡散のためのマスクと非自己整合拡散の
ためのマスクとが別々に形成され、これを用いて処理が
なされるため工数が増大する問題もあつた。本発明は、
上記の不都合を排除することのできる製造方法を提供す
るものであり、以下に本発明の実施例にかかる製造工程
図を示す第２図〜第９図を参照して、本発明の製造方法
を詳細に説明する。
第２図はシリコン基板２１の土にシリコンナイトライド
膜Ｓｉ３Ｎ４２２を全面形成したときの断面図である。
シリコン基板２１とシリコンナイトライド膜２２との間
にシリコンナイトライド膜２２の付着を良好ならしめる
ために薄い酸化膜が形成されることがあるが、図中２３
がこの目的で形成した薄い酸化膜である。第３図はホト
レジストと非自己整合拡散パターン自己整合拡散パター
ンを合成し、これを反転したパターンをもつマスクを用
いたエツチング法によりシリコンナイトライド膜２２の
一部を除去し他の部分を残置させた状態を示す。
この残置された部分に後に記述する非自己整合トランジ
スタおよび配線に使用される拡散層を形成するための非
自己整合拡散および自已整合トランジスタおよび配線に
用いられる拡散層を形成するための自己整合拡散が順次
行われる。第４図は第３図で得られた基板を長時間にわ
たる高温加熱処理を施した後の基板断面である。
図示するようにシリコンナイトライド膜２２により覆わ
れることなく露呈している部分のシリコン基板は酸化さ
れＳｉＯ２２４となつている。シリコンナイトライド膜
２２もその極く薄い表面が酸化されている。この酸化に
よりシリコンがＳｉＯ２に変るとき、体積が約２倍に増
加するため、ＳｉＯ，２４の半分は基板２１上に、半分
は基板２１内に形成される。このため基板２１上面より
、酸化膜２４（ＳｉＯ，）上面までの高さはＳｉＯ２２
４の厚さに比べ半減する。このような局部酸化法は例え
ば雑誌ＰｈｉＩｉｐｓＲｅｓｅｒｃｈＲｅｐＯｒｔｓ第
２５巻１９７０第１１８頁〜１３２頁の論文４Ｌ０ｃａ
１０ｘｉｄａｔｉ０ｎ０ｆｓｉ１１ｃ０ｎａｎｄｉｔｓ
ａｐｐ１ｉｃａｔｉ０ｎｉｎｓｅｍｉｃ０ｎｄｕｃｔ０
ｒ−ＤｅｖｉｃｅｔｅｃｈｎＯｌＯｇｙｌに記載されて
いる。第５図では非自己整合拡散部のシリコンナイトラ
イド膜およびその下面の薄い酸化膜を除去して拡散処理
を施し、拡散領域２５〜２７を形成したのちの状態を示
す。
図中２５が配線用拡散領域、゛２６がドレイン領域そし
て２７がソース領域である。第６図はシリコン基板２１
土に残るシリコンナイトライド膜２２の全てとシリコン
ナイトライド膜下部の薄い酸化膜を除去し、つゾいてシ
リコン面が露出した部分に数１００λ〜１５００λ程度
の熱酸化膜が形成されるような熱酸化処理を行つたのち
の状態を示し、酸化膜２８がこの処理で形成されたもの
であり、これがゲート酸化膜となる。
つゾいて２０００λ〜６０００λ程度の膜厚を有するポ
リシリコン膜を全面に形成したのち必要な部分を残して
エツチングで除去し、さらにこのポリシリコン膜をマス
クとしてゲート酸化膜２８をエツチし不純物拡散用の窓
３０，３１を形成する。第７図はこの処理が完了したの
ちの状態を示し、２９がポリシリコン膜である。
第８図は第７図で示した窓３０，３１から不純物を拡散
し、自己整合拡散部拡散領域３２と３３を形成した状態
を示す。
このときの拡散で形成されるのは自己整合型トランジス
タのソース、ドレインならびに配線部分である。第５図
に関連して説明した非自己整合拡散領域は第７図の工程
において形成されるポリシリコン膜より先に形成するた
めに第８図で形成される自己整合拡散層間にポリシリコ
ン膜が存在していても図示していない他の自己整合拡散
層間を連結することが可能である。第９図は基板最上面
に化学気相蒸着（ＣＶＤ）法により酸化膜３４が形成さ
れ、必要部分の酸化膜３４にコンタクト窓が明けられ、
さらにアルミニウム膜が被着され、こののちホトレジス
トを用いたエツチングによりアルミニウム膜電極３５を
形成し、また必要に応じてこの土に絶縁保護膜３６が被
着され、この保護膜にワイヤーボンデイング用の開口を
形成した状態を示す。第８図以後のプロセスは通常のシ
リコンゲートプロセスと全く同様である。以上述べた工
程の説明において本発明の主旨を損することなしに多少
の変更はまた可能である。
すなわち第５図に示す非自己整合拡散を遂行するにあた
り、シリコンナイトライド膜２２を残してソース、ドレ
インを拡散するかわりに、シリコンナイトライド膜２２
も除去してしまい、シリコン酸化膜や他の材料を熱的あ
るいは化学気相蒸着により形成し、これをホトエツチン
グ技術でパターンニングしてソース、ドレインの拡散マ
スクに用いることは可能である。またシリコンナイトラ
イド膜をエツチングするとき、その表面にシリコン酸化
物などを付着せしめておき、まずこの材料をエツチング
して後これをマスクとしてナイトライドをエツチするこ
ともまたしばしば実用されている手法であるが、これら
の手法を用いても本発明の主旨から逸脱するものでない
。第３図〜第９図に示すのは一般的な手法により本発明
が実現できることを示すものである。
また以上の実施例に記述するごとく材料にシリコン、シ
リコン酸化膜、シリコンナイトライド膜、ポリシリコン
膜を使用することに限定されるものではない。なお、第
４図では成長した酸化膜の半分の高さがシリコン基板よ
り上面に位置するが、第３図の工程でシリコンナイトラ
イド膜を除去したのち、シリコンナイトライド膜の開口
部のシリコン基板を堀り下げておき酸化膜を成長したの
ち、その土面が堀り下げてない基板表面と一致するよう
に製作することも可能である。か＼る製作法を採用する
ことも本発明は包含するものである。本発明では合成パ
ターンにより半導体基板上に形成された酸化防止膜を選
択的に除去して、この酸化防止膜をパターンに上記半導
体基板を選択酸化したのち、非自己整合部、自己整合部
の順に半導体基板に不純物を拡散して、双方の部分に回
路要素の作り込みを行つている。また、本発明では最初
に合成パターンを用いて自己及び非自己整合部にフイー
ルド酸化膜を形成することによつて、パターンの削減と
表面段差の緩和の両方を同時達成している。以上説明し
てきたところから明らかなように、本発明の製造方法に
よれば、金属配線の下部に位置する絶縁膜の段差が極め
て小さなものとなり、このため、この段差部を越えての
びる金属配線が段差部で薄くなること、あるいは深い溝
を形成することなどの不都合がことごとく排除される。
したがつて、金属配線の断線がなく、しかも金属配線の
電流容量も低下することのない半導体集積回路をうるこ
とが可能となる。さらに、合成パターンを使用する方法
であるため、使用マスク枚数が削減される経済的効果に
加えて製造工数が削減される製造能率向上の面での効果
も奏される。
【図面の簡単な説明】
第１図は非自己整合拡散と自己整合拡散との双方を駆使
して形成した従来のＭＯＳ型半導体集積回路の断面図、
第２図〜第９図は本発明の製造方法によるＭＯＳ型半導
体集積回路の製造工程の一実施例を示す図である。 ２１・・・・・・シリコン基板、２２・・・・・・シリ
コンナイトライド膜、２５・・・・・・配線用非自己整
合拡散領域、２６・・・・・・非自己整合拡散で形成し
たドレイン領域、２７・・・・・・非自己整合拡散で形
成したソース領域、２８・・・・・・ゲート酸化膜、２
９・・・・・・ポリシリコン膜（ゲート電極、配線部）
、２３，２４，３４，３６・・・・・・シリコン酸化膜
、３２・・・・・迫己整合拡散で形成したドレイン領域
、３３・・・・・泪己整合拡散で形成したソース領域、
３５・・・・・・アルミニウム膜。

Claims (1)

    【特許請求の範囲】
  1. １ 一導電型半導体基板上に酸化防止膜を形成する工程
    と、自己整合用拡散パターンと非自己整合用拡散パター
    ンとの双方を合成し、かつ、これを反転させた合成マス
    クを用い前記酸化防止膜を選択的に除去する工程と、前
    記酸化防止膜をマスクにして前記半導体基板を選択的に
    酸化する工程と、非自己整合拡散部に残された前記酸化
    防止膜をゲート相当部分のみ残して除去した後、不純物
    拡散処理を施し、前記非自己整合拡散部にソース、ドレ
    イン領域並びに配線領域を形成する工程と、自己整合拡
    散部の前記酸化防止膜及び前記非自己整合拡散部上に残
    された前記酸化防止膜をすべて除去する工程と、ゲート
    電極領域を前記非自己整合拡散部並びに前記自己整合拡
    散部に選択的に形成する工程と、前記自己整合拡散部に
    不純物拡散処理を施し、ソース、ドレイン領域並びに配
    線層を形成する工程と、前記各領域の必要部分に電極配
    線を形成する工程を含むことを特徴とするＭＯＳ集積回
    路の製造方法。
JP51009870A 1976-01-30 1976-01-30 Ｍｏｓ集積回路の製造方法 Expired JPS598065B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP51009870A JPS598065B2 (ja) 1976-01-30 1976-01-30 Ｍｏｓ集積回路の製造方法
US05/762,301 US4177096A (en) 1976-01-30 1977-01-25 Method for manufacturing a semiconductor integrated circuit device
FR7702465A FR2339955A1 (fr) 1976-01-30 1977-01-28 Procede de fabrication d'un circuit integre
CA270,612A CA1074457A (en) 1976-01-30 1977-01-28 Method for manufacturing a semiconductor integrated circuit device
DE2703618A DE2703618C2 (de) 1976-01-30 1977-01-28 Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
GB3535/77A GB1577017A (en) 1976-01-30 1977-01-28 Method for manufacturing a semiconductor intergrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51009870A JPS598065B2 (ja) 1976-01-30 1976-01-30 Ｍｏｓ集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS5293282A JPS5293282A (en) 1977-08-05
JPS598065B2 true JPS598065B2 (ja) 1984-02-22

Family

ID=11732165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51009870A Expired JPS598065B2 (ja) 1976-01-30 1976-01-30 Ｍｏｓ集積回路の製造方法

Country Status (6)

Country Link
US (1) US4177096A (ja)
JP (1) JPS598065B2 (ja)
CA (1) CA1074457A (ja)
DE (1) DE2703618C2 (ja)
FR (1) FR2339955A1 (ja)
GB (1) GB1577017A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641285U (ja) * 1987-06-19 1989-01-06

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538084A (en) * 1978-09-11 1980-03-17 Nec Corp Semiconductor integrated circuit device
DE2902665A1 (de) * 1979-01-24 1980-08-07 Siemens Ag Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie
US4285117A (en) * 1979-09-06 1981-08-25 Teletype Corporation Method of manufacturing a device in a silicon wafer
JPS5723243A (en) * 1980-07-17 1982-02-06 Seiko Epson Corp Semiconductor integrated circuit
JPS5856434A (ja) * 1981-09-30 1983-04-04 Fujitsu Ltd 半導体装置の製造方法
JPH04242968A (ja) * 1991-01-08 1992-08-31 Fujitsu Ltd 半導体集積回路
US5426065A (en) * 1993-11-30 1995-06-20 Sgs-Thomson Microelectronics, Inc. Method of making transistor devices in an SRAM cell
JP4834568B2 (ja) * 2007-02-22 2011-12-14 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533158A (en) * 1967-10-30 1970-10-13 Hughes Aircraft Co Method of utilizing an ion beam to form custom circuits
NL170902C (nl) * 1970-07-10 1983-01-03 Philips Nv Halfgeleiderinrichting, in het bijzonder monolithische geintegreerde halfgeleiderschakeling.
US3921282A (en) * 1971-02-16 1975-11-25 Texas Instruments Inc Insulated gate field effect transistor circuits and their method of fabrication
US3921283A (en) * 1971-06-08 1975-11-25 Philips Corp Semiconductor device and method of manufacturing the device
GB1357515A (en) * 1972-03-10 1974-06-26 Matsushita Electronics Corp Method for manufacturing an mos integrated circuit
US3985591A (en) * 1972-03-10 1976-10-12 Matsushita Electronics Corporation Method of manufacturing parallel gate matrix circuits
US3747200A (en) * 1972-03-31 1973-07-24 Motorola Inc Integrated circuit fabrication method
US3893152A (en) * 1973-07-25 1975-07-01 Hung Chang Lin Metal nitride oxide semiconductor integrated circuit structure
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
JPS5214594B2 (ja) * 1973-10-17 1977-04-22
JPS5087787A (ja) * 1973-12-07 1975-07-15
NL180466C (nl) * 1974-03-15 1987-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam voorzien van een in het halfgeleiderlichaam verzonken patroon van isolerend materiaal.
JPS50148084A (ja) * 1974-05-20 1975-11-27
US4021789A (en) * 1975-09-29 1977-05-03 International Business Machines Corporation Self-aligned integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641285U (ja) * 1987-06-19 1989-01-06

Also Published As

Publication number Publication date
US4177096A (en) 1979-12-04
JPS5293282A (en) 1977-08-05
FR2339955A1 (fr) 1977-08-26
GB1577017A (en) 1980-10-15
CA1074457A (en) 1980-03-25
FR2339955B1 (ja) 1982-05-07
DE2703618C2 (de) 1982-09-02
DE2703618A1 (de) 1977-08-04

Similar Documents

Publication Publication Date Title
JPH0586673B2 (ja)
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JPS598065B2 (ja) Ｍｏｓ集積回路の製造方法
JPS60234372A (ja) 半導体装置の製造方法
US3967364A (en) Method of manufacturing semiconductor devices
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JPS5856436A (ja) 半導体装置の製造方法
JPS60121769A (ja) Ｍｉｓ半導体装置の製法
JPH09298281A (ja) 半導体装置の製造方法
JPS5933271B2 (ja) 半導体装置の製造方法
JPS61287171A (ja) 絶縁ゲート電界効果形半導体装置の製造方法
JP2907248B2 (ja) 半導体装置およびその製造方法
JPS6092623A (ja) 半導体装置の製造方法
JP2709200B2 (ja) 半導体装置の製造方法
JPS6150385B2 (ja)
JPS6113383B2 (ja)
JPS63133574A (ja) Ｍｏｓ型半導体装置の製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPH0621450A (ja) Ｍｏｓトランジスタおよびその製造方法
JPS5838936B2 (ja) ハンドウタイシユウセキカイロソウチ
JPS58137259A (ja) 半導体装置の製造方法
JPH01255251A (ja) 半導体装置の製造方法
JPH03246947A (ja) 半導体装置
JPH03145729A (ja) 半導体装置の製造方法
JPH04316324A (ja) 半導体装置における埋め込み配線接続構造の形成方法