JPH04316324A - 半導体装置における埋め込み配線接続構造の形成方法 - Google Patents
半導体装置における埋め込み配線接続構造の形成方法Info
- Publication number
- JPH04316324A JPH04316324A JP8369691A JP8369691A JPH04316324A JP H04316324 A JPH04316324 A JP H04316324A JP 8369691 A JP8369691 A JP 8369691A JP 8369691 A JP8369691 A JP 8369691A JP H04316324 A JPH04316324 A JP H04316324A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- buried
- connection structure
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 48
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 46
- 239000012535 impurity Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
埋め込み配線接続構造の形成方法に関し、さらに詳しく
は、ＭＯＳ型トランジスタにおいて、コンタクトホール
を通して導電領域に配線層を電気的に接続させるための
埋め込み配線接続構造の形成方法の改良に係るものであ
る。
埋め込み配線接続構造の形成方法に関し、さらに詳しく
は、ＭＯＳ型トランジスタにおいて、コンタクトホール
を通して導電領域に配線層を電気的に接続させるための
埋め込み配線接続構造の形成方法の改良に係るものであ
る。
【０００２】
【従来の技術】図６ないし図８は、従来例でのこの種の
ＭＯＳ型トランジスタにおける埋め込み配線接続構造の
主要な形成工程を順次模式的に示すそれぞれに要部断面
図である。
ＭＯＳ型トランジスタにおける埋め込み配線接続構造の
主要な形成工程を順次模式的に示すそれぞれに要部断面
図である。
【０００３】すなわち，この従来のＭＯＳ型トランジス
タの埋め込み配線接続構造においては、図６の工程に示
されているように、まず最初に、 ｐ型シリコン基板１
の一主面上に、熱酸化法などによって酸化膜を形成し、
かつ当該酸化膜上に、ＣＶＤ法などによって多結晶シリ
コン単層膜を堆積させた後、写真製版法，およびエッチ
ング技術を用い、これらの各膜を選択的に整形してゲー
ト酸化膜２，およびゲート電極３をそれぞれに形成させ
る。
タの埋め込み配線接続構造においては、図６の工程に示
されているように、まず最初に、 ｐ型シリコン基板１
の一主面上に、熱酸化法などによって酸化膜を形成し、
かつ当該酸化膜上に、ＣＶＤ法などによって多結晶シリ
コン単層膜を堆積させた後、写真製版法，およびエッチ
ング技術を用い、これらの各膜を選択的に整形してゲー
ト酸化膜２，およびゲート電極３をそれぞれに形成させ
る。
【０００４】そして、前記整形されたゲート電極３をマ
スクにしたイオン注入法により、当該ゲート電極３の両
側対応の基板主面に ｎ型不純物を選択的に注入し、か
つこれを熱拡散させることで、ＭＯＳ型トランジスタで
のソース・ドレイン領域としての不純物拡散層４をそれ
ぞれに形成させる。
スクにしたイオン注入法により、当該ゲート電極３の両
側対応の基板主面に ｎ型不純物を選択的に注入し、か
つこれを熱拡散させることで、ＭＯＳ型トランジスタで
のソース・ドレイン領域としての不純物拡散層４をそれ
ぞれに形成させる。
【０００５】続いて、これらの上に、減圧ＣＶＤ法によ
って層間絶縁酸化膜５を堆積させた後、写真製版法によ
るレジストパターン（図示せず）をマスクにした異方性
エッチングにより、当該層間絶縁酸化膜５を選択的に掘
り込んで、前記各不純物拡散層４に達するコンタクトホ
ール６をそれぞれに開口させ、当該各不純物拡散層４の
一部表面を露出させる。
って層間絶縁酸化膜５を堆積させた後、写真製版法によ
るレジストパターン（図示せず）をマスクにした異方性
エッチングにより、当該層間絶縁酸化膜５を選択的に掘
り込んで、前記各不純物拡散層４に達するコンタクトホ
ール６をそれぞれに開口させ、当該各不純物拡散層４の
一部表面を露出させる。
【０００６】次に、図７の工程に示されているように、
前記露出された各不純物拡散層４の表面を含む各コンタ
クトホール６の内壁面に対し、スパッタ法によって Ｔ
ｉＮ膜７を形成させ、ついで、これらの上部，特に、当
該各 ＴｉＮ膜７を含んだ各コンタクトホール６内を埋
め込むように、ＣＶＤ法などによって Ｗ（タングステ
ン）を堆積させた後、これを反応性イオンエッチングに
より、エッチバックさせることで導電性埋め込み層８を
形成する。
前記露出された各不純物拡散層４の表面を含む各コンタ
クトホール６の内壁面に対し、スパッタ法によって Ｔ
ｉＮ膜７を形成させ、ついで、これらの上部，特に、当
該各 ＴｉＮ膜７を含んだ各コンタクトホール６内を埋
め込むように、ＣＶＤ法などによって Ｗ（タングステ
ン）を堆積させた後、これを反応性イオンエッチングに
より、エッチバックさせることで導電性埋め込み層８を
形成する。
【０００７】さらに、図８の工程に示されているように
、これらの上に、スパッタ法などによってＡｌＳｉＣｕ
膜を形成させた後、写真製版法，およびエッチング技術
を用い、当該ＡｌＳｉＣｕ膜を選択的に整形してＡｌ配
線９を形成させるのであり、つまり、このようにして各
不純物拡散層４に対する各導電性埋め込み層８を介した
Ａｌ配線９の電気的接続を図り得るのである。
、これらの上に、スパッタ法などによってＡｌＳｉＣｕ
膜を形成させた後、写真製版法，およびエッチング技術
を用い、当該ＡｌＳｉＣｕ膜を選択的に整形してＡｌ配
線９を形成させるのであり、つまり、このようにして各
不純物拡散層４に対する各導電性埋め込み層８を介した
Ａｌ配線９の電気的接続を図り得るのである。
【０００８】
【発明が解決しようとする課題】しかしながら、前記各
工程を経て製造される従来の埋め込み配線接続構造にお
いては、前記図７の工程で、内壁面に ＴｉＮ膜７を形
成した各コンタクトホール６内を Ｗ（タングステン）
による導電性埋め込み層８によって埋め込む場合に、堆
積時における当該導電性埋め込み層８の性質上，そのエ
ッチバック後にあって、表面中心部に、いわゆる“す”
と呼ばれる比較的狭くて深い凹陥部８ａが形成されるこ
とがあり、この凹陥部８ａの存在が完成後の半導体装置
の電気的接続不良などの原因になるという問題点があっ
た。
工程を経て製造される従来の埋め込み配線接続構造にお
いては、前記図７の工程で、内壁面に ＴｉＮ膜７を形
成した各コンタクトホール６内を Ｗ（タングステン）
による導電性埋め込み層８によって埋め込む場合に、堆
積時における当該導電性埋め込み層８の性質上，そのエ
ッチバック後にあって、表面中心部に、いわゆる“す”
と呼ばれる比較的狭くて深い凹陥部８ａが形成されるこ
とがあり、この凹陥部８ａの存在が完成後の半導体装置
の電気的接続不良などの原因になるという問題点があっ
た。
【０００９】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところは
、コンタクトホールを通した埋め込み配線接続に際して
、当該コンタクトホール内を埋め込む導電性埋め込み層
の表面上に狭くかつ深い凹陥部が形成されないようにし
た，この種の半導体装置における埋め込み配線接続構造
の形成方法を提供することである。
消するためになされたもので、その目的とするところは
、コンタクトホールを通した埋め込み配線接続に際して
、当該コンタクトホール内を埋め込む導電性埋め込み層
の表面上に狭くかつ深い凹陥部が形成されないようにし
た，この種の半導体装置における埋め込み配線接続構造
の形成方法を提供することである。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置における埋め込み配線接
続構造の形成方法は、コンタクトホール内への導電性埋
め込み層の埋め込みに先立って、こゝでのコンタクトホ
ールの少なくとも底部周縁に側壁層を選択的に形成させ
、その後，当該コンタクトホール内を導電性埋め込み層
によって埋め込むようにしたものである。
に、この発明に係る半導体装置における埋め込み配線接
続構造の形成方法は、コンタクトホール内への導電性埋
め込み層の埋め込みに先立って、こゝでのコンタクトホ
ールの少なくとも底部周縁に側壁層を選択的に形成させ
、その後，当該コンタクトホール内を導電性埋め込み層
によって埋め込むようにしたものである。
【００１１】すなわち，この発明は、半導体基板の一主
面に形成される導電領域に対して、層間絶縁酸化膜に選
択的に開口されたコンタクトホールを通して配線層を電
気的に接続させるために、当該コンタクトホール内に導
電性埋め込み層を埋め込んで構成する埋め込み配線接続
構造において、前記コンタクトホールの少なくとも底部
周縁に側壁層を選択的に形成した後、前記導電性埋め込
み層を埋め込むようにしたことを特徴とする半導体装置
における埋め込み配線接続構造の形成方法である。
面に形成される導電領域に対して、層間絶縁酸化膜に選
択的に開口されたコンタクトホールを通して配線層を電
気的に接続させるために、当該コンタクトホール内に導
電性埋め込み層を埋め込んで構成する埋め込み配線接続
構造において、前記コンタクトホールの少なくとも底部
周縁に側壁層を選択的に形成した後、前記導電性埋め込
み層を埋め込むようにしたことを特徴とする半導体装置
における埋め込み配線接続構造の形成方法である。
【００１２】
【作用】従って、この発明方法においては、コンタクト
ホール内への導電性埋め込み層の埋め込みに先立って、
このコンタクトホールの少なくとも底部周縁に側壁層を
選択的に形成させた上で、その後，当該コンタクトホー
ル内を導電性埋め込み層によって埋め込むようにしたの
で、コンタクトホールの底部内径が上部開口径よりも小
さくされることから、導電性埋め込み層を埋め込んだ上
でのエッチバック終了後、当該導電性埋め込み層の表面
上に凹陥部が形成される可能性が解消される。
ホール内への導電性埋め込み層の埋め込みに先立って、
このコンタクトホールの少なくとも底部周縁に側壁層を
選択的に形成させた上で、その後，当該コンタクトホー
ル内を導電性埋め込み層によって埋め込むようにしたの
で、コンタクトホールの底部内径が上部開口径よりも小
さくされることから、導電性埋め込み層を埋め込んだ上
でのエッチバック終了後、当該導電性埋め込み層の表面
上に凹陥部が形成される可能性が解消される。
【００１３】
【実施例】以下，この発明に係る半導体装置における埋
め込み配線接続構造の形成方法の実施例につき、図１な
いし図５を参照して詳細に説明する。
め込み配線接続構造の形成方法の実施例につき、図１な
いし図５を参照して詳細に説明する。
【００１４】図１ないし図５はこの発明の一実施例を適
用したＭＯＳ型トランジスタにおける埋め込み配線接続
構造の主要な形成工程を順次模式的に示すそれぞれに要
部断面図である。
用したＭＯＳ型トランジスタにおける埋め込み配線接続
構造の主要な形成工程を順次模式的に示すそれぞれに要
部断面図である。
【００１５】すなわち，この実施例によるＭＯＳ型トラ
ンジスタの埋め込み配線接続構造においては、図１の工
程に示されているように、まず最初に、 ｐ型シリコン
基板１１の一主面上に、熱酸化法などによって酸化膜を
形成し、かつ当該酸化膜上に、ＣＶＤ法などによって多
結晶シリコン単層膜を堆積させた後、写真製版法，およ
びエッチング技術を用い、これらの各膜を選択的に整形
してゲート酸化膜１２，およびゲート電極１３をそれぞ
れに形成させる。
ンジスタの埋め込み配線接続構造においては、図１の工
程に示されているように、まず最初に、 ｐ型シリコン
基板１１の一主面上に、熱酸化法などによって酸化膜を
形成し、かつ当該酸化膜上に、ＣＶＤ法などによって多
結晶シリコン単層膜を堆積させた後、写真製版法，およ
びエッチング技術を用い、これらの各膜を選択的に整形
してゲート酸化膜１２，およびゲート電極１３をそれぞ
れに形成させる。
【００１６】そして、前記整形されたゲート電極１３を
マスクにしたイオン注入法により、当該ゲート電極１３
の両側対応の基板主面に ｎ型不純物を選択的に注入し
、かつこれを熱拡散させることで、ＭＯＳ型トランジス
タでのソース・ドレイン領域としての不純物拡散層（導
電領域）１４をそれぞれに形成させる。
マスクにしたイオン注入法により、当該ゲート電極１３
の両側対応の基板主面に ｎ型不純物を選択的に注入し
、かつこれを熱拡散させることで、ＭＯＳ型トランジス
タでのソース・ドレイン領域としての不純物拡散層（導
電領域）１４をそれぞれに形成させる。
【００１７】続いて、これらの上に、減圧ＣＶＤ法によ
って層間絶縁酸化膜１５を堆積させた後、写真製版法に
よるレジストパターン（図示せず）をマスクにした異方
性エッチングにより、当該層間絶縁酸化膜１５を選択的
に掘り込み、前記各不純物拡散層１４に達するコンタク
トホール１６をそれぞれに開口させ、当該各不純物拡散
層１４の一部表面を露出させるもので、つまり、こゝま
では、前記従来工程の場合と全く同様である。
って層間絶縁酸化膜１５を堆積させた後、写真製版法に
よるレジストパターン（図示せず）をマスクにした異方
性エッチングにより、当該層間絶縁酸化膜１５を選択的
に掘り込み、前記各不純物拡散層１４に達するコンタク
トホール１６をそれぞれに開口させ、当該各不純物拡散
層１４の一部表面を露出させるもので、つまり、こゝま
では、前記従来工程の場合と全く同様である。
【００１８】次に、図２の工程に示されているように、
前記露出された各不純物拡散層１４の表面，および各コ
ンタクトホール１６の内壁面をそれぞれに含んだ層間絶
縁酸化膜１５の表面上に対し、減圧ＣＶＤ法により、当
該層間絶縁酸化膜１５の膜質以外の薄膜，例えば、ポリ
シリコン膜，および窒化ポリシリコン膜などの薄膜１７
ａを堆積形成する。
前記露出された各不純物拡散層１４の表面，および各コ
ンタクトホール１６の内壁面をそれぞれに含んだ層間絶
縁酸化膜１５の表面上に対し、減圧ＣＶＤ法により、当
該層間絶縁酸化膜１５の膜質以外の薄膜，例えば、ポリ
シリコン膜，および窒化ポリシリコン膜などの薄膜１７
ａを堆積形成する。
【００１９】また、図３の工程に示されているように、
前記薄膜１７ａに対して、選択エッチング性に優れた異
方性エッチング（ＲＩＥ）を用い、その全面に亘って均
一なエッチング処理を２０〜５０％程度のオーバエッチ
ング条件で行なうが、このように極めて異方性の強いエ
ッチングを施すことにより、前記各コンタクトホール１
６の内壁面から底部周縁にかけて、次第に厚さを増した
側壁膜１７がそれぞれに形成されることになるもので、
こゝでの各側壁膜１７の形成によって、実質的に、当該
各コンタクトホール１６の概念的な底部内径が上部開口
径よりも小さくされることになる。
前記薄膜１７ａに対して、選択エッチング性に優れた異
方性エッチング（ＲＩＥ）を用い、その全面に亘って均
一なエッチング処理を２０〜５０％程度のオーバエッチ
ング条件で行なうが、このように極めて異方性の強いエ
ッチングを施すことにより、前記各コンタクトホール１
６の内壁面から底部周縁にかけて、次第に厚さを増した
側壁膜１７がそれぞれに形成されることになるもので、
こゝでの各側壁膜１７の形成によって、実質的に、当該
各コンタクトホール１６の概念的な底部内径が上部開口
径よりも小さくされることになる。
【００２０】さらに、図４の工程に示されているように
、前記露出された各不純物拡散層１４の表面，および内
壁面から底部周縁にかけた側壁膜１７を含む各コンタク
トホール１６の内壁面に対して、スパッタ法によって
ＴｉＮ膜１８をそれぞれに形成させ、ついで、これらの
上部，特に、当該各 ＴｉＮ膜１８を含んだ各コンタク
トホール１６内を埋め込むように、ＣＶＤ法などによっ
て Ｗ（タングステン）を堆積させた後、これを反応性
イオンエッチングにより、エッチバックさせることで各
不純物拡散層１４に電気的に接続された各導電性埋め込
み層（配線層）１９を形成するが、このときの埋め込み
，ならびにエッチバック操作に際しては、前記したよう
に各コンタクトホール１６の内部に関して、これが各側
壁膜１７の存在で、その概念的な底部内径が上部開口径
よりも小さくされているために、こゝでのスパッタ法に
よる膜形成の性質上，反応性イオンエッチングによるエ
ッチバック後には、埋め込まれる導電性埋め込み層１９
の表面に、従来のような凹陥部が形成されることはない
。
、前記露出された各不純物拡散層１４の表面，および内
壁面から底部周縁にかけた側壁膜１７を含む各コンタク
トホール１６の内壁面に対して、スパッタ法によって
ＴｉＮ膜１８をそれぞれに形成させ、ついで、これらの
上部，特に、当該各 ＴｉＮ膜１８を含んだ各コンタク
トホール１６内を埋め込むように、ＣＶＤ法などによっ
て Ｗ（タングステン）を堆積させた後、これを反応性
イオンエッチングにより、エッチバックさせることで各
不純物拡散層１４に電気的に接続された各導電性埋め込
み層（配線層）１９を形成するが、このときの埋め込み
，ならびにエッチバック操作に際しては、前記したよう
に各コンタクトホール１６の内部に関して、これが各側
壁膜１７の存在で、その概念的な底部内径が上部開口径
よりも小さくされているために、こゝでのスパッタ法に
よる膜形成の性質上，反応性イオンエッチングによるエ
ッチバック後には、埋め込まれる導電性埋め込み層１９
の表面に、従来のような凹陥部が形成されることはない
。
【００２１】最後に、図５の工程に示されているように
、前記導電性埋め込み層１９を含む層間絶縁酸化膜１５
上に、スパッタ法などによってＡｌＳｉＣｕ膜を形成さ
せた後、写真製版法，およびエッチング技術を用い、当
該ＡｌＳｉＣｕ膜を選択的にエッチング整形してＡｌ配
線２０を形成させるもので、このようにして各不純物拡
散層１４に対する各導電性埋め込み層１９を介したＡｌ
配線２０の電気的接続を図り得るのであり、この実施例
方法による埋め込み配線接続構造においては、各導電性
埋め込み層１９とＡｌ配線２０との接続部に従来のよう
な凹陥部が介在されないために、電気的接続不良を生ず
る惧れがない。
、前記導電性埋め込み層１９を含む層間絶縁酸化膜１５
上に、スパッタ法などによってＡｌＳｉＣｕ膜を形成さ
せた後、写真製版法，およびエッチング技術を用い、当
該ＡｌＳｉＣｕ膜を選択的にエッチング整形してＡｌ配
線２０を形成させるもので、このようにして各不純物拡
散層１４に対する各導電性埋め込み層１９を介したＡｌ
配線２０の電気的接続を図り得るのであり、この実施例
方法による埋め込み配線接続構造においては、各導電性
埋め込み層１９とＡｌ配線２０との接続部に従来のよう
な凹陥部が介在されないために、電気的接続不良を生ず
る惧れがない。
【００２２】
【発明の効果】以上，実施例によって詳述したように、
この発明に係る半導体装置における埋め込み配線接続構
造の形成方法によれば、半導体基板の一主面に形成され
る導電領域に対して、層間絶縁酸化膜に選択的に開口さ
れたコンタクトホールを通して配線層を電気的に接続さ
せるために、当該コンタクトホール内に導電性埋め込み
層を埋め込んで構成する埋め込み配線接続構造において
、コンタクトホール内への導電性埋め込み層の埋め込み
に先立って、こゝでのコンタクトホールの少なくとも底
部周縁に側壁層を選択的に形成させるようにしたので、
コンタクトホールの概念的な底部内径が上部開口径より
も小さくされることになり、このため、その後のコンタ
クトホール内の導電性埋め込み層による埋め込みによっ
て、当該導電性埋め込み層の表面に対し、従来のような
“す”と呼ばれる凹陥部が形成されることはなく、従っ
て、結果的には、不純物拡散層に対する導電性埋め込み
層を介したＡｌ配線の良好な電気的接続を図り得るもの
で、信頼性の高い装置構成が得られるという優れた特長
がある。
この発明に係る半導体装置における埋め込み配線接続構
造の形成方法によれば、半導体基板の一主面に形成され
る導電領域に対して、層間絶縁酸化膜に選択的に開口さ
れたコンタクトホールを通して配線層を電気的に接続さ
せるために、当該コンタクトホール内に導電性埋め込み
層を埋め込んで構成する埋め込み配線接続構造において
、コンタクトホール内への導電性埋め込み層の埋め込み
に先立って、こゝでのコンタクトホールの少なくとも底
部周縁に側壁層を選択的に形成させるようにしたので、
コンタクトホールの概念的な底部内径が上部開口径より
も小さくされることになり、このため、その後のコンタ
クトホール内の導電性埋め込み層による埋め込みによっ
て、当該導電性埋め込み層の表面に対し、従来のような
“す”と呼ばれる凹陥部が形成されることはなく、従っ
て、結果的には、不純物拡散層に対する導電性埋め込み
層を介したＡｌ配線の良好な電気的接続を図り得るもの
で、信頼性の高い装置構成が得られるという優れた特長
がある。
【図１】この発明の一実施例を適用したＭＯＳ型トラン
ジスタにおける埋め込み配線接続構造を形成するための
第１の工程を模式的に示す要部断面図である。
ジスタにおける埋め込み配線接続構造を形成するための
第１の工程を模式的に示す要部断面図である。
【図２】同上第２の工程を模式的に示す要部断面図であ
る。
る。
【図３】同上第３の工程を模式的に示す要部断面図であ
る。
る。
【図４】同上第４の工程を模式的に示す要部断面図であ
る。
る。
【図５】同上第５の工程を模式的に示す要部断面図であ
る。
る。
【図６】従来のＭＯＳ型トランジスタにおける埋め込み
配線接続構造を形成するための第１の工程を模式的に示
す要部断面図である。
配線接続構造を形成するための第１の工程を模式的に示
す要部断面図である。
【図７】同上第２の工程を模式的に示す要部断面図であ
る。
る。
【図８】同上第３の工程を模式的に示す要部断面図であ
る。
る。
１１ ｐ型シリコン基板
１２ ゲート酸化膜
１３ ゲート電極
１４ 不純物拡散層（導電領域）
１５ 層間絶縁酸化膜
１６ コンタクトホール
１７ａ ポリシリコン膜，窒化ポリシリコン膜などの
薄膜 １７ 側壁膜 １８ ＴｉＮ膜 １９ 導電性埋め込み層 ２０ Ａｌ配線
薄膜 １７ 側壁膜 １８ ＴｉＮ膜 １９ 導電性埋め込み層 ２０ Ａｌ配線
Claims (1)
- 【請求項１】 半導体基板の一主面に形成される導電
領域に対し、層間絶縁酸化膜に選択的に開口されたコン
タクトホールを通して配線層を電気的に接続させるため
に、当該コンタクトホール内に導電性埋め込み層を埋め
込んで構成する埋め込み配線接続構造において、前記コ
ンタクトホールの少なくとも底部周縁に側壁層を選択的
に形成した後、前記導電性埋め込み層を埋め込むように
したことを特徴とする半導体装置における埋め込み配線
接続構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369691A JPH04316324A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置における埋め込み配線接続構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8369691A JPH04316324A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置における埋め込み配線接続構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04316324A true JPH04316324A (ja) | 1992-11-06 |
Family
ID=13809661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8369691A Pending JPH04316324A (ja) | 1991-04-16 | 1991-04-16 | 半導体装置における埋め込み配線接続構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04316324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576525B2 (en) | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
-
1991
- 1991-04-16 JP JP8369691A patent/JPH04316324A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576525B2 (en) | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
| US6664581B2 (en) | 2001-03-19 | 2003-12-16 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US7268041B2 (en) | Method of forming source contact of flash memory device | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| US6373119B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| JP2003101012A (ja) | 半導体装置およびその製造方法 | |
| JP2679668B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11330431A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20040014323A1 (en) | Method of fabricating semiconductor device | |
| JPH04316324A (ja) | 半導体装置における埋め込み配線接続構造の形成方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| KR100373709B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS6163059A (ja) | 半導体装置 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP3667907B2 (ja) | 半導体装置の製造方法 | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| JPH08236764A (ja) | 半導体装置の製造方法 | |
| JPH09306984A (ja) | 半導体装置の製造方法 |