JP2840675B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2840675B2 JP2840675B2 JP15225389A JP15225389A JP2840675B2 JP 2840675 B2 JP2840675 B2 JP 2840675B2 JP 15225389 A JP15225389 A JP 15225389A JP 15225389 A JP15225389 A JP 15225389A JP 2840675 B2 JP2840675 B2 JP 2840675B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- insulating film
- opening
- layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にコンタク
トホールを有する内部多層配線の形成方法に関する。
トホールを有する内部多層配線の形成方法に関する。
本発明は、浅い接合を有する拡散層上にシリサイド層
を形成し、このシリサイド層上に開口したコンタクトホ
ールを導電性材料で埋め込み内部多層配線を形成する場
合における、低抵抗でリーク電流が少なく、耐熱性に優
れたコンタクトホールを有する半導体装置の製造方法に
関する。
を形成し、このシリサイド層上に開口したコンタクトホ
ールを導電性材料で埋め込み内部多層配線を形成する場
合における、低抵抗でリーク電流が少なく、耐熱性に優
れたコンタクトホールを有する半導体装置の製造方法に
関する。
従来、シリコン（Si）等の半導体基板の拡散層上の層
間絶縁膜に開口したコンタクトホールを、タングステン
（Ｗ）等の高融点金属で選択的に埋め込んで多層配線を
形成する方法がLSI等の半導体装置の製造工程で用いら
れてきた。この際、引き続く熱処理工程において、Siと
埋め込まれたＷとの界面近傍における反応にもとづき、
コンタクト抵抗値が増大する問題があった。このため、
拡散層上の全面にチタンシリサイド（TiS2）のごときシ
リサイド層をあらかじめ形成しておき、これを上記反応
のバリヤ層とする従来技術が知られている（例えば、特
開昭63−84064号公報参照）。この従来の技術を、従来
の半導体装置の概略断面図を示す第３図にもとづき説明
する。
間絶縁膜に開口したコンタクトホールを、タングステン
（Ｗ）等の高融点金属で選択的に埋め込んで多層配線を
形成する方法がLSI等の半導体装置の製造工程で用いら
れてきた。この際、引き続く熱処理工程において、Siと
埋め込まれたＷとの界面近傍における反応にもとづき、
コンタクト抵抗値が増大する問題があった。このため、
拡散層上の全面にチタンシリサイド（TiS2）のごときシ
リサイド層をあらかじめ形成しておき、これを上記反応
のバリヤ層とする従来技術が知られている（例えば、特
開昭63−84064号公報参照）。この従来の技術を、従来
の半導体装置の概略断面図を示す第３図にもとづき説明
する。
同図において、Si等の半導体基板３の拡散層21上の全
面にTiS2のごときシリサイド層11が形成されている。シ
リサイド層11上の層間絶縁膜12に開口したコンタクトホ
ール13を、タングステン（Ｗ）等の高融点金属14で選択
的に埋め込んで多層配線が形成されている。なお、22は
ポリシリコンゲート、23はゲート絶縁膜であり、サイド
ウオール９、ゲートシリサイド層24とともにゲート電極
を構成している。
面にTiS2のごときシリサイド層11が形成されている。シ
リサイド層11上の層間絶縁膜12に開口したコンタクトホ
ール13を、タングステン（Ｗ）等の高融点金属14で選択
的に埋め込んで多層配線が形成されている。なお、22は
ポリシリコンゲート、23はゲート絶縁膜であり、サイド
ウオール９、ゲートシリサイド層24とともにゲート電極
を構成している。
半導体装置の集積度が進み、これに伴い拡散層の接合
深さ（xj）が例えばxj＝0.1〜0.2μｍと浅くなると、前
述した従来技術においては、TiS2層を形成する際や引き
続き層間絶縁膜を形成する際の熱処理工程に起因して、
逆方向のリーク電流の増加が避けられず、半導体装置の
信頼性に欠けるきらいがあった。
深さ（xj）が例えばxj＝0.1〜0.2μｍと浅くなると、前
述した従来技術においては、TiS2層を形成する際や引き
続き層間絶縁膜を形成する際の熱処理工程に起因して、
逆方向のリーク電流の増加が避けられず、半導体装置の
信頼性に欠けるきらいがあった。
そこで本発明の課題は、コンタクト抵抗値が小さく、
熱処理工程を経ても逆方向のリーク電流の増加のないコ
ンタクトホールを有する多層配線構造からなる半導体装
置の製造方法を提供することである。
熱処理工程を経ても逆方向のリーク電流の増加のないコ
ンタクトホールを有する多層配線構造からなる半導体装
置の製造方法を提供することである。
本発明により半導体装置の製造方法は、次の各工程よ
り成ることを特徴とする。すなわち、浅い接合を持つ第
１の拡散層領域内に、第１の拡散層より深い接合を持つ
第２の拡散層を形成する工程、第２の拡散層領域上に、
第２の拡散層領域より狭い領域を持つシリサイド層を形
成する工程、層間絶縁膜を全面に形成し前記シリサイド
層上にコンタクトホールを開口する工程、そして前記コ
ンタクトホールを高融点金属により選択的に埋め込む工
程である。
り成ることを特徴とする。すなわち、浅い接合を持つ第
１の拡散層領域内に、第１の拡散層より深い接合を持つ
第２の拡散層を形成する工程、第２の拡散層領域上に、
第２の拡散層領域より狭い領域を持つシリサイド層を形
成する工程、層間絶縁膜を全面に形成し前記シリサイド
層上にコンタクトホールを開口する工程、そして前記コ
ンタクトホールを高融点金属により選択的に埋め込む工
程である。
ここで言うシリサイド層とは、TiSi2、タングステン
シリサイド（WSiX）、モリブデンシリサイド（MoSiX）
等、拡散、反応障壁効果の高い主として高融点金属のケ
イ化物のことを意味する。
シリサイド（WSiX）、モリブデンシリサイド（MoSiX）
等、拡散、反応障壁効果の高い主として高融点金属のケ
イ化物のことを意味する。
またコンタクトホール中に選択的に埋め込む高融点金
属とは、前記シリサイド層上に選択CVDが可能なＷ、M
o、タンタル（Ta）等の金属のことを意味する。
属とは、前記シリサイド層上に選択CVDが可能なＷ、M
o、タンタル（Ta）等の金属のことを意味する。
シリサイド層が形成される領域の下には、このシリサ
イド層より広い領域で、第２の拡散層が形成されてい
る。この第２の拡散層は、第１の拡散層より深い接合を
持ち、かつ第１の拡散層の領域内に形成されていること
が本発明における特徴である。
イド層より広い領域で、第２の拡散層が形成されてい
る。この第２の拡散層は、第１の拡散層より深い接合を
持ち、かつ第１の拡散層の領域内に形成されていること
が本発明における特徴である。
このため均一な厚さを持つ拡散層上に直接シリサイド
層を形成する従来法と比較して、第１の拡散層のxjが例
えば0.1〜0.2μｍと浅くなっても、引き続く熱処理工程
により逆方向のリーク電流が増加することはない。それ
により、耐熱性に優れた低抵抗のコンタクトホールを有
する半導体装置の製造が可能となる。
層を形成する従来法と比較して、第１の拡散層のxjが例
えば0.1〜0.2μｍと浅くなっても、引き続く熱処理工程
により逆方向のリーク電流が増加することはない。それ
により、耐熱性に優れた低抵抗のコンタクトホールを有
する半導体装置の製造が可能となる。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
実施例１ 第１図（ａ）〜（ｈ）は本発明の第１の実施例を示す
工程断面図である。同図（ａ）において、Si等の基板３
には、例えばxj＝0.1〜0.2μｍと浅い接合を持つp+型の
第１の拡散層１が形成されている。ここに例えば酸化シ
リコン（SiO2）による第１の絶縁膜５を薄く、例えば50
0〜1000Åの膜厚で形成する。４は素子分離絶縁膜であ
る。次に例えばプラズマ励起CVD法により、窒化シリコ
ン（SiNX）からなる第２の絶縁膜６を例えば0.5μｍの
厚さに形成する、この後、第２の拡散層を形成すべき第
１の拡散層１領域内の第２の絶縁膜６をエッチング除去
して、第１の開口部７を形成し第１図（ｂ）の状態とす
る。
工程断面図である。同図（ａ）において、Si等の基板３
には、例えばxj＝0.1〜0.2μｍと浅い接合を持つp+型の
第１の拡散層１が形成されている。ここに例えば酸化シ
リコン（SiO2）による第１の絶縁膜５を薄く、例えば50
0〜1000Åの膜厚で形成する。４は素子分離絶縁膜であ
る。次に例えばプラズマ励起CVD法により、窒化シリコ
ン（SiNX）からなる第２の絶縁膜６を例えば0.5μｍの
厚さに形成する、この後、第２の拡散層を形成すべき第
１の拡散層１領域内の第２の絶縁膜６をエッチング除去
して、第１の開口部７を形成し第１図（ｂ）の状態とす
る。
この後第１図（ｃ）のように例えばボロンイオン
（B+）をイオン注入し、第１の開口部７部分にp+型の第
２の拡散層２を形成する。第２の拡散層２は第１の拡散
層１より深い接合を持ち、かつ第１の拡散層１領域内に
形成されることを特徴とする。
（B+）をイオン注入し、第１の開口部７部分にp+型の第
２の拡散層２を形成する。第２の拡散層２は第１の拡散
層１より深い接合を持ち、かつ第１の拡散層１領域内に
形成されることを特徴とする。
さらに例えばプラズマ励起CVD法によりSiNXを全面に
堆積して、続けてエッチバックしてサイドウォール９を
形成し、これをマスクにして第１の絶縁膜５をエッチン
グ除去し、第２の開口部８を形成し第１図（ｄ）の状態
とする。
堆積して、続けてエッチバックしてサイドウォール９を
形成し、これをマスクにして第１の絶縁膜５をエッチン
グ除去し、第２の開口部８を形成し第１図（ｄ）の状態
とする。
次にともにSiNXからなる第２の絶縁膜６およびサイド
ウォール９をリン酸系のエッチング液または４フッ化メ
タン（CF4）＋酸素（O2）系のエッチングガスによりエ
ッチング除去し、この後例えばチタン（Ti）を一例とし
て500Åの厚さでスパッタリング法等により全面に堆積
して高融点金属層10を第１図（ｅ）のように形成する。
この際、第１の絶縁膜５は例えば500〜1000Åと薄く、
第２の開口部８のアスペクト比が小さいので、高融点金
属層10は第２の開口部８の底部にも充分に堆積すること
ができる。なお第２の絶縁膜６およびサイドウォール９
はSiNXにより形成したが、この材料に限らず例えばレジ
スト等により形成してもよい。要はエッチング除去する
ときに、下層のSiO2およびSiに対して、エッチングの選
択比が大きい材料であればよい。
ウォール９をリン酸系のエッチング液または４フッ化メ
タン（CF4）＋酸素（O2）系のエッチングガスによりエ
ッチング除去し、この後例えばチタン（Ti）を一例とし
て500Åの厚さでスパッタリング法等により全面に堆積
して高融点金属層10を第１図（ｅ）のように形成する。
この際、第１の絶縁膜５は例えば500〜1000Åと薄く、
第２の開口部８のアスペクト比が小さいので、高融点金
属層10は第２の開口部８の底部にも充分に堆積すること
ができる。なお第２の絶縁膜６およびサイドウォール９
はSiNXにより形成したが、この材料に限らず例えばレジ
スト等により形成してもよい。要はエッチング除去する
ときに、下層のSiO2およびSiに対して、エッチングの選
択比が大きい材料であればよい。
この後非酸化雰囲気中で熱処理を施し、第２の開口部
８部分のTiによる高融点金属層10をTiSi2からなるシリ
サイド層11に変化させる。一方、第１の絶縁膜５上の未
反応の高融点金属層10は選択エッチングにより除去し第
１図（ｆ）の状態とする。
８部分のTiによる高融点金属層10をTiSi2からなるシリ
サイド層11に変化させる。一方、第１の絶縁膜５上の未
反応の高融点金属層10は選択エッチングにより除去し第
１図（ｆ）の状態とする。
さらにSiO2による層間絶縁膜12を全面に堆積し、シリ
サイド層11部分にコンタクトホール13を開口する。ひき
つづき例えば６フッ化タングステン（WF6）をソースガ
スとする選択CVDを施し、Ｗによる高融点金属14をコン
タクトホール13内に埋め込み、第１図（ｇ）のように多
層配線を形成するものである。
サイド層11部分にコンタクトホール13を開口する。ひき
つづき例えば６フッ化タングステン（WF6）をソースガ
スとする選択CVDを施し、Ｗによる高融点金属14をコン
タクトホール13内に埋め込み、第１図（ｇ）のように多
層配線を形成するものである。
本実施例によれば、シリサイド層11と、層間絶縁膜12
に開口するコンタクトホール13とはセルフアライメント
ではないので、第１図（ｈ）のように若干のマスクずれ
をおこす場合も想定される。このときには、埋め込まれ
た高融点金属14とシリサイド層11との接触面積が減り、
接触抵抗値が多少大きくなる。しかし第１の絶縁膜５が
残されており、高融点金属14と第２の拡散層２とが接触
することがないので、リーク電流増加の原因となること
はない。
に開口するコンタクトホール13とはセルフアライメント
ではないので、第１図（ｈ）のように若干のマスクずれ
をおこす場合も想定される。このときには、埋め込まれ
た高融点金属14とシリサイド層11との接触面積が減り、
接触抵抗値が多少大きくなる。しかし第１の絶縁膜５が
残されており、高融点金属14と第２の拡散層２とが接触
することがないので、リーク電流増加の原因となること
はない。
実施例２ 第２図（ａ）〜（ｇ）は本発明の第２の実施例を示す
工程断面図である。同図（ａ）において、Si等の基板３
には、例えばxj＝0.1〜0.2μｍと浅い接続を持つp+型の
第１の拡散層１が形成されている。ここに例えばSiNXに
よる第１の絶縁膜５を薄く、例えば500〜1000Åの膜厚
で減圧CVD法等により形成する。次に同じく減圧CVD法等
により、SiO2からなる第２の絶縁膜６を例えば0.5μｍ
の厚さに形成する。この後第２の拡散層を形成すべき第
１の拡散層１領域内の第２の絶縁膜６をエッチング除去
して、第１の開口部７を形成し第２図（ｂ）の状態とす
る。
工程断面図である。同図（ａ）において、Si等の基板３
には、例えばxj＝0.1〜0.2μｍと浅い接続を持つp+型の
第１の拡散層１が形成されている。ここに例えばSiNXに
よる第１の絶縁膜５を薄く、例えば500〜1000Åの膜厚
で減圧CVD法等により形成する。次に同じく減圧CVD法等
により、SiO2からなる第２の絶縁膜６を例えば0.5μｍ
の厚さに形成する。この後第２の拡散層を形成すべき第
１の拡散層１領域内の第２の絶縁膜６をエッチング除去
して、第１の開口部７を形成し第２図（ｂ）の状態とす
る。
この後第２図（ｃ）のように例えばボロンイオン
（B+）をイオン注入し、第１の開口部７部分にp+型の第
２の拡散層２を形成する。第２の拡散層２は第１の拡散
層１より深い接合を持ち、かつ第１の拡散層１領域内に
形成されることを特徴とする。
（B+）をイオン注入し、第１の開口部７部分にp+型の第
２の拡散層２を形成する。第２の拡散層２は第１の拡散
層１より深い接合を持ち、かつ第１の拡散層１領域内に
形成されることを特徴とする。
さらに例えばテトラエチルオルソシリケイト（TEOS）
−CVD法によりSiO2を全面に堆積し、続けてエッチバッ
クしてサイドウォール９を形成し、これをマスクにして
第１の絶縁膜５をエッチング除去し、第２の開口部８を
形成し第２図（ｄ）の状態とする。
−CVD法によりSiO2を全面に堆積し、続けてエッチバッ
クしてサイドウォール９を形成し、これをマスクにして
第１の絶縁膜５をエッチング除去し、第２の開口部８を
形成し第２図（ｄ）の状態とする。
次に第２の開口部８底部に露出した第２の拡散層２部
分にＷあるいはMoを例えば500Åの厚さで選択的に成長
させ、ひきつづき熱処理を施して第２図（ｅ）のように
WSiXあるいはMoSiXからなるシリサイド層11を形成す
る。勿論上記ＷあるいはMoはスパッタリング法等により
全面に形成してもよい。この場合は、引続き熱処理を施
して第２の開口部８底部のみをシリサイド層11としたの
ち、第２の絶縁膜６上やサイドウォール９部分の未反応
のＷあるいはMoを過酸化水素（H2O2）系のエッチング液
により選択エッチングして除去し第２図（ｅ）の状態と
してもよい。
分にＷあるいはMoを例えば500Åの厚さで選択的に成長
させ、ひきつづき熱処理を施して第２図（ｅ）のように
WSiXあるいはMoSiXからなるシリサイド層11を形成す
る。勿論上記ＷあるいはMoはスパッタリング法等により
全面に形成してもよい。この場合は、引続き熱処理を施
して第２の開口部８底部のみをシリサイド層11としたの
ち、第２の絶縁膜６上やサイドウォール９部分の未反応
のＷあるいはMoを過酸化水素（H2O2）系のエッチング液
により選択エッチングして除去し第２図（ｅ）の状態と
してもよい。
この後例えば６フッ化タングステン（WF6）をソース
ガスとする選択CVDを施し、Ｗによる高融点金属14を埋
め込み第２図（ｆ）のように多層配線を形成するのであ
る。この場合、第２の開口部８がコンタクトホール13を
兼ねることとなる。
ガスとする選択CVDを施し、Ｗによる高融点金属14を埋
め込み第２図（ｆ）のように多層配線を形成するのであ
る。この場合、第２の開口部８がコンタクトホール13を
兼ねることとなる。
勿論第２図（ｅ）の状態より、ともにSiO2からなる第
２の絶縁膜６とサイドウォール９とをエッチング除去
し、新たに例えばSiO2による層間絶縁膜12を全面に形成
し、シリサイド層11上にコンタクトホール13を開口し、
ここに高融点金属14を埋め込み第２図（ｇ）のように多
層配線を形成してもよい。この場合、シリサイド層11
と、層間絶縁膜12に開口するコンタクトホール13とはセ
ルフアライメントではない。そこで第２図（ｇ）のよう
にコンタクトホール13の直径をシリサイド層11の直径よ
り若干小さく形成すれば、マスクずれにより埋め込まれ
た高融点金属14とシリサイド層11との接触面積が減り、
接触抵抗値が多少大きくなる現象を回避しうる可能性が
高くなる。もし埋め込まれた高融点金属14とシリサイド
層11がミスアライメントをおこしても、第１の絶縁膜５
が残されており、高融点金属14と第２の拡散層２とが接
触することがないので、リーク電流増加の原因となるこ
とはない。
２の絶縁膜６とサイドウォール９とをエッチング除去
し、新たに例えばSiO2による層間絶縁膜12を全面に形成
し、シリサイド層11上にコンタクトホール13を開口し、
ここに高融点金属14を埋め込み第２図（ｇ）のように多
層配線を形成してもよい。この場合、シリサイド層11
と、層間絶縁膜12に開口するコンタクトホール13とはセ
ルフアライメントではない。そこで第２図（ｇ）のよう
にコンタクトホール13の直径をシリサイド層11の直径よ
り若干小さく形成すれば、マスクずれにより埋め込まれ
た高融点金属14とシリサイド層11との接触面積が減り、
接触抵抗値が多少大きくなる現象を回避しうる可能性が
高くなる。もし埋め込まれた高融点金属14とシリサイド
層11がミスアライメントをおこしても、第１の絶縁膜５
が残されており、高融点金属14と第２の拡散層２とが接
触することがないので、リーク電流増加の原因となるこ
とはない。
以上本実施例１および２においてはp+型の拡散層上に
多層配線を形成する場合について述べたが、本発明の効
果は、言うまでもなくn+型の拡散層上に多層配線を形成
する場合についても同様のものが得られる。
多層配線を形成する場合について述べたが、本発明の効
果は、言うまでもなくn+型の拡散層上に多層配線を形成
する場合についても同様のものが得られる。
以上詳述したように、本発明によれば従来の半導体装
置に比較して、浅い接合を持つ拡散層上においても、低
抵抗でしかも耐熱性に優れ、逆方向のリーク電流の増加
のないコンタクトホールを有する多層配線から成る半導
体装置を製造することが可能となるので、本発明の工業
的利用価値は大きい。
置に比較して、浅い接合を持つ拡散層上においても、低
抵抗でしかも耐熱性に優れ、逆方向のリーク電流の増加
のないコンタクトホールを有する多層配線から成る半導
体装置を製造することが可能となるので、本発明の工業
的利用価値は大きい。
第１図（ａ）〜（ｈ）は本発明の第１の実施例を示す工
程断面図、第２図（ａ）〜（ｇ）は本発明の第２の実施
例を示す工程断面図、そして第３図は従来の半導体装置
の概略断面図である。 １……第１の拡散層 ２……第２の拡散層 ５……第１の絶縁膜 ６……第２の絶縁膜 ７……第１の開口部 ８……第２の開口部 10……高融点金属層 11……シリサイド層 12……層間絶縁膜 13……コンタクトホール 14……高融点金属
程断面図、第２図（ａ）〜（ｇ）は本発明の第２の実施
例を示す工程断面図、そして第３図は従来の半導体装置
の概略断面図である。 １……第１の拡散層 ２……第２の拡散層 ５……第１の絶縁膜 ６……第２の絶縁膜 ７……第１の開口部 ８……第２の開口部 10……高融点金属層 11……シリサイド層 12……層間絶縁膜 13……コンタクトホール 14……高融点金属
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 -21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (1)
- 【請求項１】イ．第１の拡散層が形成された半導体基体
上に、第１の絶縁膜および第２の絶縁膜を順次形成し、
前記第１の拡散層に臨む第１の開口部を前記第２の絶縁
膜に形成した後、該第１の開口部からイオン注入して、
前記第１の拡散層領域内に該第１の拡散層より深い接合
を持つ第２の拡散層を形成する工程、 ロ．前記第１の開口部にサイドウォールを形成し、該サ
イドウォールをマスクとして前記第１の絶縁膜を選択的
に除去して第２の開口部を形成し、該第２の開口部内の
前記第２の拡散層上に該第２の拡散層領域より狭い領域
を持つシリサイド層を形成する工程、 ハ．選択的に除去された部分以外の前記第１の絶縁膜を
残したまま、前記第２の開口部を介して、前記シリサイ
ド層に臨むコンタクトホールを開口する工程、 ニ．前記コンタクトホールを高融点金属により選択的に
埋め込む工程、 上記イ〜ニの４工程を含んで成ることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15225389A JP2840675B2 (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15225389A JP2840675B2 (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319330A JPH0319330A (ja) | 1991-01-28 |
| JP2840675B2 true JP2840675B2 (ja) | 1998-12-24 |
Family
ID=15536442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15225389A Expired - Fee Related JP2840675B2 (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840675B2 (ja) |
-
1989
- 1989-06-16 JP JP15225389A patent/JP2840675B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319330A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413876B2 (ja) | 半導体装置 | |
| JP2692590B2 (ja) | 半導体装置およびその製造方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US6022798A (en) | Method of forming an interconnect using thin films of Ti and TiN | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| US5712207A (en) | Profile improvement of a metal interconnect structure on a tungsten plug | |
| JP3208599B2 (ja) | 接続孔埋め込み形成方法 | |
| KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPH02257640A (ja) | 半導体素子の製造方法 | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JP3018383B2 (ja) | 配線形成方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| JP2671529B2 (ja) | 半導体集積回路 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP3116432B2 (ja) | 半導体装置の製造方法 | |
| JPS6243176A (ja) | 半導体装置の製造方法 | |
| JP3451634B2 (ja) | 金属材料堆積方法 | |
| JPH08172125A (ja) | 半導体装置、及び接続構造形成方法 | |
| JP3082230B2 (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |