JP2000514241A - 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス - Google Patents
自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセスInfo
- Publication number
- JP2000514241A JP2000514241A JP10502458A JP50245898A JP2000514241A JP 2000514241 A JP2000514241 A JP 2000514241A JP 10502458 A JP10502458 A JP 10502458A JP 50245898 A JP50245898 A JP 50245898A JP 2000514241 A JP2000514241 A JP 2000514241A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- grid
- transistor
- silicon
- process characterized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 230000008569 process Effects 0.000 title claims abstract description 92
- 239000012212 insulator Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 218
- 239000000463 material Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000012777 electrically insulating material Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
本発明は、MOSトランジスタと該MOSトランジスタを作るためのプロセスとに関する。該トランジスタは、絶縁体型構造上のシリコン内のシリコン膜(102)の部分上に形成されたソース(140)とチャネル(103)とドレイン(142)と、膜(102)を囲むフィールド絶縁物層(122)と、絶縁された側面を有してチャネル上に形成されたグリッド構造(132)と、フィールド絶縁物層(122)とグリッド構造(132)との間のシリコン膜(102)の部分上に形成されたソースコンタクトおよびドレインコンタクト(150,152)とを具備する。本発明によると、ソースコンタクトおよびドレインコンタクト(150,152)は、グリッド構造(132)上およびフィールド絶縁物層(122)上に自己整合されており、かつ、グリッド構造に直接隣接しておかれている。集積回路の製造への適用。
Description
【発明の詳細な説明】
自己整合されたコンタクトおよびフィールド絶縁物を伴った
トランジスタおよび該トランジスタのための製造プロセス
技術範囲
この発明は、電界効果トランジスタ、および、このトランジスタを作るための
プロセスに関する。上記電界効果トランジスタでは、フィールド絶縁物エリアと
コンタクトエリアとが、該電界効果トランジスタの活性領域と自己整合されてい
る。
より正確には、本発明は、シリコン−オン−インシュレータ(Silicon On Ins
ulator)型の基板(以下、本文の残りにおいてSOIとして参照される)上にお
けるこのトランジスタの製造に関する。
本発明のアプリケーションは、金属酸化膜半導体(MOS)型デバイスの製造
のための(特に、放射線を受けやすい環境内で使用可能な集積回路のための)超
小型電子技術を含む。
先行技術の状態
本発明に最も近い技術の状態は、付録内の図1に示されている。この図は、S
OI基板上に作られたMOS型トランジスタ10の構造を通した断面図を図式で
示す。トランジスタ10の活性領域12は、シリコン酸化物SiO216の埋め
込み層を覆うシリコン薄膜14内に形成される。
活性領域12は、シリコン薄膜14内に形成されたLOCOS(LOCa1ized Ox
id ation of Silicon)型の厚いシリコン酸化物パッド17によって、境界を定
められている。パッド17は、同じSOI基板上に作られた異なるトランジスタ
を相互に絶縁する。グリッド基板18は、グリッド20上にコンタクトエリアを
形成するグリッド絶縁体層20とグリッド22とシャント層24と、スタック側
面上に形成された側部スペーサー26とを、順番に伴うスタックを具備する。
グリッド構造18が、トランジスタチャネル28上に置かれている。そして、
グリッド構造の各側上に薄膜14を添加することによって、ソース領域30とド
レイン領域32とが形成される。
BPSG(borophosphosilicate glass)型のガラスの厚層34が、活性領域
12をカバーし、かつ、グリッド構造18を囲む。
(ガラス層34内においてソース30およびドレイン32と調整されて垂直に
形成された)コンタクトホール36,38と(ホール36,38内に形成された
)金属40とは、伝導性トラックを形成する。伝導性トラックは、ソースおよび
ドレインを(層34上にそれぞれ形成された)金属相互連結線42,44へ接続
する。
その構成部品を定義するために、かつ、図1によるトランジスタを作るために
、多数の写真平版ステップが必要である。
フィールド酸化物パッド17を形成するために、第1ステップが必要である。
グリッド構造18を作るために、第2写真平版ステップが使用される。最後に、
ガラス層34内にコンタクトホールを作るために、写真平版ステップが必要であ
る。
グリッド構造18の形成は、グリッド絶縁体層20とグリッド層22とシャン
ト層24の堆積と、そして、グリッド構造の形状と寸法とを定義するマスクを使
用してこれらの層をエッチングすることとを含む。酸化物パッドを定義するため
に使用されるマスクに関するグリッドを定義するマスクの位置決めは、高い集積
化を伴うデバイスに対して困難である。故に、プロセスは、グリッドの非常に正
確な整合を活性エリア上になすことができず、かつ、キャリアのタイプの反転(
inversion)問題が、活性エリアの側面上に観測される。これらの問題は、特に
、フィールド絶縁物がフィールドエリア内において部分的に除去される場合に、
グリッドと活性エリアの側面との間を結合することに起因する。図1内のトラン
ジスタを作る際における他の困難性は、ソース領域上とドレイン領域上とにおけ
るコンタクトホールの整合に起因する。この困難性もまた、デバイスの小型化に
対する制限を形成する。
故に、本発明の1つの目的は、上述された如何なる困難性をも有しない(SO
I基板上における)トランジスタと該トランジスタの製造プロセスとを提案する
ことである。
他の目的は、特に、第1に、グリッドが(チャネルを具備する)活性領域と自
動的に整合され、第2に、コンタクトエリアが該グリッドと自動的に整合される
プロセスを提案することである。本発明の他の目的は、最小数の写真平版ステッ
プを伴うプロセスを提案することである。
本発明の他の目的は、低反転を伴う総合制御を可能にするトランジスタを提案
することである。該低反転条件は、トランジスタが高反転条件における伝導リミ
ット下において伝導する条件である。「これらの動作条件に電流漏れが無い場合
、低反転における総合条件が得られる」ということが考えられる。
最後に、本発明の他の目的は、イオン化放射物を受けやすい「冷淡な」環境内
で動作できるトランジスタを提案することである。
発明の記載
上述された目的を達成するために、本発明の主題は、より正確には、埋め込み
酸化物層と呼ばれる絶縁シリコン酸化物の層と、埋め込み酸化物層をカバーする
シリコン薄膜と、を具備するSOI型基板上にトランジスタを作るためのプロセ
スであり、
a) グリッド絶縁体層とグリッド材料層とを順番に具備するスタックを、シ
リコン薄膜上に形成し、
b) トランジスタの活性領域に対応するパターンに従った第1エッチングマ
スクを、スタック上に形成し、
c) 第1エッチングマスクのパターンによって定義される第1側面を伴った
柱を形成するために、グリッド材料層とグリッド絶縁物層と薄膜とをエッチング
し、
d) 電気的絶縁材料の層を、柱の周りに形成し、かつ、この層の表面を、柱
上まで除去し、
e) 第2側面を伴うグリッド構造を形成するために、柱内のグリッド材料層
を、第2マスクに従ってエッチングし、
f) グリッド構造の側面を、電気的絶縁し、
g) 不純物の注入によって、ソース領域とドレイン領域とを、薄膜内に形成
し、
h)ソース領域およびドレイン領域において、コンタクトエリアを、グリッド
構造上に自己整合形成する
ステップを順番に具備することを特徴とするプロセスである。
本発明によるプロセスは、特に、薄膜が20nmより薄いSOI型基板に適し
ている。しかしながら、本プロセスは、他の厚みを伴っても実行されることがで
きる。
さらに、グリッド側面上の電気的絶縁物とグリッド上に自己整合されたコンタ
クトエリアの形成とは、電気的絶縁材料の層におけるコンタクトホールの位置の
精密チェックを実行することを強制されない。
「本発明によるプロセスは、トランジスタを形成するために、2つの写真平版
ステップを要求するだけである」ということにも注意されたい。
本発明の1つの特徴によれば、ステップa)において、保護層を、グリッド材
料の層上に形成し、保護層は、また、ステップc)においてエッチングされ、か
つ、ステップd)において絶縁材料の層の表面を除去するときに停止層を形成す
る。保護層は、ステップd)の後、除去される。
保護層の1つの機能は、グリッドの上部部分をいかなる酸化からも保護するこ
とである。故に、保護層が除去された後、「シャント」と呼ばれる伝導材料の接
続線または層を用いて、グリッド上にコンタクトエリアを形成することはより簡
単である。
本発明の他の特徴によれば、ステップd)の後、および、グリッド材料をエッ
チングした後、電気的絶縁材料の層をカバーしかつグリッド材料と接触する「シ
ャント」層を形成し、シャント層はまた、ステップe)の間、第2エッチングマ
スクに従ってエッチングされ、ステップe)の間に形成されたシャント層の第2
側面はまた、ステップf)の間、電気的に絶縁される。
(好ましくは、金属ポリシリサイドからなる)シャント層は、グリッドアドレ
ッシングのための接続線を形成する。
本プロセスの好ましい一実施形態によれば、該プロセスはまた、ステップc)
で形成された柱の側面を「側面」酸化物層でカバーするために、ステップd)の
前に、該側面を酸化する。この酸化は、将来のトランジスタの活性領域の端を囲
み、かつ、低反転において該トランジスタの特性をチェックすることを容易にす
る。
側面酸化物層はまた、ステップe)において、エッチング停止層として働く。
ソース領域上およびドレイン領域上におけるコンタクトエリアの形成は、追加
の写真平版ステップを必要としない。例えば、コンタクトエリアは、グリッド構
造と自己整合された(金属層の)適合堆積によって、かつ、この金属層を研磨す
ることによって形成される。「コンタクトエリアを作るための写真平版ステップ
が存在しない」という事実は、困難な整合問題を回避し、かつ、装置の小型化を
可能にする。
本発明の他の特徴によれば、ステップe)の間、グリッドの各側上にさらされ
たグリッド酸化物層を除去し、金属層を、グリッド酸化物層の除去によってさら
された薄膜と自己整合珪化する。この手段によって、ソース領域およびドレイン
領域と金属層との間において、良好な接触が保証される。
本発明の他の目的は、絶縁体(SOI)型構造上のシリコン内のシリコン膜の
部分内に形成されたソースとチャネルとドレインと、シリコン膜の部分の側の周
りのフィールド絶縁物層と、絶縁された側面を有し、チャネル上に形成されたグ
リッド構造と、フィールド絶縁物層とグリッド構造との間のシリコン膜の部分上
に形成されたソースコンタクトおよびドレインコンタクトとを具備する電界効果
トランジスタである。本発明によると、ソースコンタクトおよびドレインコンタ
クトは、グリッド構造上およびフィールド絶縁物層上に自己整合されており、か
つ、グリッド構造の側面と隣接して直接配置されている。さらに、コンタクトは
また、シリコン膜の部分にほぼ垂直な(側面酸化物層と呼ばれる)層によって境
界を定められ、かつ、フィールド絶縁物層上に自己整合される。
本発明の他の特徴および利点は、添付図面における図を参照しながら、以下の
説明を読むことによって、明らかになる。該説明は、実例となる目的だけのため
に与えられ、かつ、決して制限のためのものではない。図面の簡単な説明
既に説明された図1は、既知の型のMOS電界効果トランジスタを通した縦の
図表の断面図である。
図2は、SOI型基板上の層のスタックを通した図表の断面図である。トラン
ジスタは、本発明によるプロセスに従って、SOI型基板から作られることがで
きる。
図3は、図2内のスタックをエッチングすることによる柱の形成を示す図表の
断面図である。
図4および図5は、スタックの図表の断面図であり、絶縁材料の層でコートさ
れておりかつ絶縁材料の層の表面を除去している柱を図解する
図6は、スタックを通した図表の断面図であり、図5内の構造上のシャント層
の形成を図解する。
図7および図8は、図1〜図6内の断面図の平面と90°の角度をなす(図6
に示された)平面VI−VIに沿った断面図であり、グリッド構造の製造を図解
する。
図9,図10,図11は、図7および図8内の切断面に沿ったスタックを通し
た断面図であり、トランジスタソース領域上およびトランジスタドレイン領域上
のコンタクトエリアの形成を図解する。
図12は、本発明によるトランジスタの詳細な実施形態の断面図である。
本発明の実施形態の詳細な説明
図2は、トランジスタの製造のための初期構造を示す。トランジスタは、SO
I基板100上に作られる。SOI基板100は、絶縁シリコン酸化物の層(埋
め込み層104と呼ばれる)に固定されたシリコン表面薄膜102を具備する。
薄膜102は、好ましくは、50nm厚またはそれ以下である。
第1酸化物層106は、薄層102の開放表面上のシリコンの酸化によって形
成される。
層106は、作られるトランジスタグリッドの絶縁層を形成する。
例えば多結晶またはアモルファスシリコンからなる(グリッド材料層と呼ばれ
る)層108が、グリッド絶縁体層106上に堆積される。
最後に、(例えば、シリコン窒化物または酸化物からなる)保護層110が、
層108の開放表面を回復するために、グリッド材料の層108上に堆積される
。この保護層は、その後、研磨停止層として使用される。層106,108,1
10によって形成されるスタックは、全般的な参照番号112によって示される
。
図2内の不連続線として示される第1エッチングマスク114は、それ自体が
既知の写真平版プロセスによって、スタック112上に形成される。
マスク114は、作られるトランジスタの活性エリアの寸法を定義する。
本説明の残りは、1つの電界効果トランジスタの製造に明確に関する。しかし
ながら、いくつかのそのようなトランジスタは、(例えば、集積回路を形成する
)同じ基板上に同時に作られることができる。この場合、マスクは、(パターン
114に類似するいくつかのパターンを伴って)スタック112上に形成され、
かつ、全てのトランジスタに対する活性領域を定義する。
マスクの形成後、スタックの層110,108,106と基板100の膜10
2とは、エッチングされる。埋め込み酸化物層104は、このエッチングの間、
停止層として使用される。
エッチングとマスク114の除去との後、図3に見られることできる柱116
が得られる。柱は、順番に、薄膜102とグリッド酸化物層106とグリッド層
108と保護層110とからなる部分を具備する。柱116上の薄膜102の部
分は、トランジスタの活性パートにほぼ対応する。
柱116の側面が、参照番号118で印を付けられる。
マスク114の除去後、側面118は、酸化される。この酸化は、特に、柱1
16のシリコン薄膜102とグリッド材料108とに関する。このステップの間
、保護層110は、保護層110がカバーするグリッド材料の上部表面の酸化を
、(酸化物が使用されるときには)制限し、または、(シリコン窒化物が使用さ
れるときには)防止する。
図4は、得られた構造を通した断面図を示す。この図は、(酸化された側面を
伴う)柱116の特徴的な形状を示す。
第1の特徴的な形状は、グリッド酸化物層106の高さにおける鳥のくちばし
形状である。他の特徴的な形状は、柱116から残っているシリコン薄膜の部分
の下端の丸みである。
これらの特徴的な形状は、好ましくは、高温および/または高圧の酸化を伴っ
て得られる。高温および/または高圧の酸化とは、1000℃を越える温度と1
05Paを越える圧力とで起こる酸化を参照する。高圧酸化は、Solid-state Sci
ence and TechnologyにおけるLiangN.Lieらによる1982年12月の文献“Hig
h Pressure Oxidahon of Si1icon in Dry Oxygen”の2828〜2833ページ
に記載されている。
薄膜の部分(言い換えれば、トランジスタの将来の活性領域)の丸められた形
状によって、低反転条件下におけるトランジスタ漏れ電流は、制限されることが
できる。低反転条件下における(言い換えれば、伝導しきい値以下における)漏
れ電流の制御は、伝導していない場合のトランジスタの消費量を減らすことがで
きる。
柱116の側面118をカバーする側面酸化物層は、参照番号120によって
示される。側面酸化物層120の厚みは、例えば、5nmと20nmとの間であ
る。本プロセスにおける続くステップは、柱116をコートするために、柱11
6の周りに電気的絶縁材料の層122を形成することからなる。層120が、図
4に示される。例えば、電気的絶縁材料は、PSGまたはBPSG型のリンが添
加された酸化物の層(ガラス)である。
絶縁材料の層122を堆積した後、絶縁材料の安定化および塑性流動のために
、熱処理が適用される。
絶縁材料(PSGまたはBPSGガラス)の層の機能は、同じ基板上に作られ
た様々なトランジスタまたは構成部品を相互に絶縁することである。他の機能は
、イオン化放射物に耐えるために、トランジスタを硬化することである。
シリコン窒化物上では無効の選択的なメカノケミカル研磨は、絶縁材料の層1
22の表面を、(グリッド材料層108をカバーする)シリコン窒化物保護層1
10まで下がって除去する。
そして、保護層が除去された後、図5の断面図に示される構造が得られる。グ
リッド材料108の層は、さらされ、かつ、層122の研磨された表面124の
平面とほぼ面一である。
本プロセスのこの段階では、グリッド層内のシリコンの注入によって、ドーピ
ングがなされることができる。n型またはp型導電率に至る不純物が注入される
。
プロセスは、図6に示されるように、グリッド材料層上の「シャント」層12
6の形成によって継続する。連続した板として堆積されたシャント層は、また、
絶縁層122の研磨された表面をカバーする。シャント層126は、好ましくは
、耐火性の金属ポリシリサイドからなる。シャント層126は、添加されていな
い堆積された酸化物層128によって、カバーされる。シャント層は、グリッド
上のコンタクトエリアを改良することができ、故に、トランジスタの動作速度を
増加する。この層は、形成されると、(例えば、ワードの線のような)グリッド
のポラライゼーションのためのアクセス線を形成することもできる。
堆積された酸化物層128上に形成された第2エッチングマスク130は、ト
ランジスタの活性領域上に、グリッド構造132の位置と寸法とを定義する。酸
化物層128とシャント層126と材料層108との連続的なエッチングと、グ
リッド酸化物層102上での停止と、側面酸化物層120上での停止とは、結果
として図7に示される構造となる。
「図7および続く図は、図6に示される平面VI−VIに沿った断面図を示し
、平面VI−VIは、以前の図に示される断面平面に対して90°の角度である
」ということに注意されたい。
第2マスク130によるエッチングの側部拡張は、側面酸化物120によって
、薄膜102の部分上のエリア内に制限される。故に、マスク130によるエッ
チングは、グリッド構造132をクリアにする。故に、グリッド構造132は、
薄膜102の残余部分と整合して(言い換えれば、トランジスタの将来の活性領
域と整合して)必然的に存在する。グリッド構造は、形成後、グリッド材料10
8とシャント層126と堆積された酸化物層128とからなる層を具備する。
都合の良いことに、マスク130の除去後、プロセスは、グリッド構造(言い
換えれば、特に、グリッド材料108とシャント層126との層)の側面134
の酸化によって、継続される。側面上に、直接、薄酸化物堆積を作ることも可能
である。
トランジスタのソース領域とドレイン領域とを形成するために、グリッド構造
132を注入マスクとして使用して、薄膜102内に、第1イオン注入が行われ
る。第1注入の間に形成された添加領域は、図7に示され、かつ、参照番号13
5によって識別される。
グリッド構造の側面上における側部スペーサー136の形成後、および、絶縁
層122をカバーしている側面酸化物層120上における側部スペーサー136
の形成後、第2注入が、より高い投与量でなされる。該注入は、作られるトラン
ジスタチャネルのタイプに依存して(結果として)n+またはp+の導電率とな
る不純物を伴ってなされる。
注入後、アニール化が行われ、かつ、図8における構造が達成される。この図
において、ソース領域およびドレイン領域は、それぞれ、参照番号140および
142で印を付けられる。
側部スペーサー136は、グリッドをコンタクトエリア150および152か
ら絶縁する層を堆積することによって、そして、この層を、(異方性エッチング
によって、)側面上の酸化物に関して選択的にエッチングすることによって、得
られる。都合の良いことに、この層は、シリコン窒化物からなる。この層は酸化
物からなってもよいが、スペーサーをエッチングする際に、上記選択的なエッチ
ングは、シリコン窒化物の場合と同じほど良好というわけではない。側部スペー
サー136は、漸次ソース領域および漸次ドレイン領域を形成する機能を有し、
かつ、グリッドに近いこれらの領域と、後に作られるコンタクトエリアの端上の
これらの領域とを、保護する機能も有する。
特に、スペーサー136は、ドレイン領域上およびソース領域上のコンタクト
エリアの形成に先行するクリーニングオペレーションの間、絶縁材料(PSG)
の層122の側部エッチングを防止または制限する。
ソース領域上およびドレイン領域上におけるコンタクトエリアの形成は、グリ
ッド構造の周りの残余グリッド酸化物層を除去することによって先行され、それ
によって、ソースおよびドレインに対応する(薄膜102の)部分が、さらされ
ることできる。
このオペレーションの間、グリツド構造の酸化された側面と(絶縁材料層12
2の側をカバーしている)側面酸化物120とは、側部スペーサー136によっ
て保護される。
そして、金属層148(例えばタングステン)が、構造全体土における化学蒸
着によって、形成される。図9に示されるように、金属層148は、さらされた
ソース領域140およびさらされたドレイン領域142と接触し、かつ、グリッ
ド構造132を囲む。化学蒸着技術(CVD)は、適合した堆積物を生み出す。
さらに、金属層148を堆積する前に、絶縁材料層122の開放表面124は
、チタニウム/タングステン層125(好ましくは、拡散バリア機能およびコン
タクトバリア機能を行うことができる組成を伴った2層システム)でカバーされ
てもよい。例えば、該2層システムは、科学量論に近い組成のTi−W層であり
得る。図9に示されるこの層は、金属接着層を形成し、かつ、絶縁物内の金属拡
散バリアとしても動作する。
都合の良いことに、層125が(さらされた)シリコン上における選択的な珪
化によって堆積される前に、ソース140およびドレイン142は珪化される。
珪化は、金属半導体インターフェースにおける抵抗を減らすことができ、故に、
ソースおよびドレイン上のコンタクトエリアを改善する。図9において、珪化さ
れた部分は、参照番号149として示される。
図10に示されるように、次のステップは、金属層の表面をグリッド構造13
2のシリコン酸化物層128まで下がって除去するために、該金属層を研磨する
ことである。層125が、続いて研磨される。
最後に、図11に示されるように、コンタクト150,152を形成するため
に、金属層および接着層がエッチングされる。トランジスタと集積回路との間の
接続を形成するために、他の従来の金属堆積オペレーションまたは絶縁物堆積オ
ペレーションが実行されることができる。それ自体が既知のこれらのオペレーシ
ョンは、ここでは詳細には説明されない。
図11はまた、本発明によるトランジスタの特徴を示す。
本トランジスタの主要な特徴は、層102内に(丸められた端を伴って)形成
された活性領域と、活性領域内のチャネル上に自己整合されたグリッド108,
132と、絶縁層122によって保護された活性領域と、グリッド上と絶縁層上
との両方に自己整合されたコンタクト150,152とである。
「活性領域にほぼ垂直に伸びる側面酸化物層120は、活性エリアの端の上に
(言い換えると、活性エリアを形成する薄膜の部分の側面上に)重なるコンタク
ト金属のいかなるリスクをも防止する」ということに注意されたい。
側面酸化物層120と絶縁層122とを形成する絶縁材料は、同じではない。
絶縁物層122が堆積によって形成されるのに対して、側面酸化物層は酸化によ
って形成される。
さらに、側面酸化物層120の存在は、「活性エリアと絶縁物層122との間
に、オフセットが形成されることができる」ということを意味する。
図11は、対称構造を伴うトランジスタの製造を示し、かつ、図12は、(グ
リッド構造132が絶縁物層122の側面からオフセットである)本発明に従う
トランジスタを示す。
しかしながら、グリッドは、常に完全に、活性領域のチャネルと整合されてい
る。図11および図12において、チャネルは参照番号103として示される。
この図は「ソース140上およびドレイン142上に形成されたコンタクトエ
リア150,152は、グリッド上に自己整合され、かつ、活性エリアは、グリ
ッド構造と直接接触して(側部スペーサーと接触して)広げられている」という
ことを示す。コンタクトエリア150,152は、一種の(片勾配をつけられか
つ金属皮膜された)ソースおよびドレインを形成する。
最後に、本発明によるプロセスおよびトランジスタは、集積密度を増加するこ
とができ、かつ、上述されたように、ソースおよびドレイン上のコンタクトを作
ることに対してクリティカルな(高価な)マスキングステップを省くことができ
る。
【手続補正書】特許法第184条の8第1項
【提出日】平成10年6月25日(1998.6.25)
【補正内容】
請求の範囲
1. 埋め込み酸化物層と呼ばれるシリコン酸化物層(104)と、埋め込み
酸化物層(104)をカバーするシリコン薄膜(102)と、を具備するSOI
型基板上にトランジスタを作るためのプロセスであり、
a) グリッド絶縁体層(106)とグリッド材料層(108)とを順番に具
備するスタック(112)を、シリコン薄膜(102)上に形成し、
b) トランジスタの活性領域に対応するパターンに従った第1エッチングマ
スク(114)を、スタック上に形成し、
c) 第1エッチングマスクのパターンによって定義される第1側面(118
)を伴った柱(116)を形成するために、グリッド材料層(108)とグリッ
ド絶縁物層(106)と薄膜(102)とをエッチングし、
d) 電気的絶縁材料の層(122)を、柱(118)の周りに形成し、かつ
、この層の表面を、柱上まで除去し、
e) 第2側面(134)を伴うグリッド構造(132)を形成するために、
柱(118)内のグリッド材料層(108)を、第2マスク(130)に従って
エッチングし、
f) グリッド構造(132)の第2側面(134)を、電気的絶縁し、
g) 不純物の注入によって、ソース領域(140)とドレイン領域(142
)とを、薄膜(102)内に形成し、
h)ソース領域およびドレイン領域において、コンタクトエリア(150,1
52)を、グリッド構造上に形成する
ステップを順番に具備する
ことを特徴とするプロセス。
2. 請求項1記載のプロセスにおいて、
ステップa)の間、保護層(110)を、グリッド材料層(108)上に形成
し、
保護層は、また、ステップc)においてエッチングされ、かつ、ステップd)
において絶縁材料層(122)の表面を除去するときに停止層を形成し、
保護層は、ステップd)の後、除去される
ことを特徴とするプロセス。
3. 請求項1または請求項2のいずれかに記載のプロセスにおいて、
第1エッチングマスク(114)は、ステップd)の前に除去される
ことを特徴とするプロセス。
4. 請求項1から請求項3のいずれかに記載のプロセスにおいて、
ステップc)で形成された柱の側面(118)を「側面酸化物」層(120)
でカバーするために、ステップd)の前に、ステップc)で形成された柱の側面
(118)を酸化する
ことを特徴とするプロセス。
5. 請求項4記載のプロセスにおいて、
ステップe)におけるエッチングは、グリッド酸化物層(106)上まで、お
よび、側面酸化物層(120)上まで、行われる
ことを特徴とするプロセス。
6. 請求項4記載のプロセスにおいて、
側面は、高温および/または高圧で酸化される
ことを特徴とするプロセス。
7. 請求項1から請求項6のいずれかに記載のプロセスにおいて、
ステップd)の後、および、グリッド材料(108)をエッチングした後、電
気的絶縁材料(122)層をカバーしかつグリッド材料(108)と接触する「
シャント」層(126)を形成し、
シャント層はまた、ステップe)の間、第2エッチングマスク(130)に従
ってエッチングされ、
ステップe)の間に形成されたシャント層の第2側面はまた、ステップf)の
間、電気的に絶縁される
ことを特徴とするプロセス。
8. 請求項1から請求項7のいずれかに記載のプロセスにおいて、
ステップh)におけるコンタクトエリアの形成は、
金属層(148)の自己整合された堆積と、
この金属層(148)の研磨と
を具備する
ことを特徴とするプロセス。
9. 請求項8記載のプロセスにおいて、
ステップe)の間、グリッド構造(132)の各側上にさらされたグリッド酸
化物層(106)を除去し、
金属層(148)を、グリッド酸化物層(106)の除去によってさらされた
薄膜(102)と自己整合珪化する
ことを特徴とするプロセス。
10. 請求項8記載のプロセスにおいて、
金属層(148)は、化学蒸着(CVD)技術を使用して堆積される
ことを特徴とするプロセス。
11. 請求項8記載のプロセスにおいて、
金属層(148)の堆積の前に、接看層(125)および/または拡散バリア
層を、絶縁材料層(122)上に形成する
ことを特徴とするプロセス。
12. 請求項1から請求項11のいずれかに記載のプロセスにおいて、
ソース領域およびドレイン領域の形成は、
− 低い投与量での添加不純物の第1注入、
− グリッドの第2側面上、および、もし必要ならば、シャント層上および絶
縁材料層(122)の側面上における側部スペーサー(136)の形成、
− 第1注入の投与量よりも高い投与量での添加不純物の第2注入
を具備する
ことを特徴とするプロセス。
13. 請求項12記載のプロセスにおいて、
側部スペーサーの形成は、シリコン窒化物の層の堆積と、そのうえ、この層の
異方性エッチングとを具備する
ことを特徴とするプロセス。
14. 請求項1から請求項13のいずれかに記載のプロセスにおいて、
ステップd)の間に形成された電気的絶縁材料(122)の層は、PSGおよ
びBPSGから選択された材料からなる
ことを特徴とするプロセス。
15. 請求項1記載のプロセスにおいて、
コンタクトエリアを通してトランジスタのソースおよびドレインに接続される
相互連結線を形成する
ことを特徴とするプロセス。
16. 請求項2記載のプロセスにおいて、
保護層(110)は、シリコン窒化物からなる
ことを特徴とするプロセス。
17. 請求項2記載のプロセスにおいて、
グリッド層(108)は、保護層が除去される前に、添加される
ことを特徴とするプロセス。
18.請求項1記載のプロセスにおいて、
グリッド層(108)は、多結晶シリコンおよびアモルファスシリコンから選
択された材料からなる
ことを特徴とするプロセス。
Claims (1)
- 【特許請求の範囲】 1. 埋め込み酸化物層と呼ばれるシリコン酸化物層(104)と、埋め込み 酸化物層(104)をカバーするシリコン薄膜(102)と、を具備するSOI 型基板上にトランジスタを作るためのプロセスであり、 a) グリッド絶縁体層(106)とグリッド材料層(108)とを順番に具 備するスタック(112)を、シリコン薄膜(102)上に形成し、 b) トランジスタの活性領域に対応するパターンに従った第1エッチングマ スク(114)を、スタック上に形成し、 c) 第1エッチングマスクのパターンによって定義される第1側面(118 )を伴った柱(116)を形成するために、グリッド材料層(108)とグリッ ド絶縁物層(106)と薄膜(102)とをエッチングし、 d) 電気的絶縁材料の層(122)を、柱(118)の周りに形成し、かつ 、この層の表面を、柱上まで除去し、 e) 第2側面(134)を伴うグリッド構造(132)を形成するために、 柱(118)内のグリッド材料層(108)を、第2マスク(130)に従って エッチングし、 f) グリッド構造(132)の第2側面(134)を、電気的絶縁し、 g) 不純物の注入によって、ソース領域(140)とドレイン領域(142 )とを、薄膜(102)内に形成し、 h)ソース領域およびドレイン領域において、コンタクトエリア(150,1 52)を、グリッド構造上に自己整合形成する ステップを順番に具備する ことを特徴とするプロセス。 2. 請求項1記載のプロセスにおいて、 ステップa)の間、保護層(110)を、グリッド材料層(108)上に形成 し、 保護層は、また、ステップc)においてエッチングされ、かつ、ステップd) において絶縁材料層(122)の表面を除去するときに停止層を形成し、 保護層は、ステップd)の後、除去される ことを特徴とするプロセス。 3. 請求項1記載のプロセスにおいて、 第1エッチングマスク(114)は、ステップd)の前に除去される ことを特徴とするプロセス。 4. 請求項1記載のプロセスにおいて、 ステップc)で形成された柱の側面(118)を「側面酸化物」層(120) でカバーするために、ステップd)の前に、ステップc)で形成された柱の側面 (118)を酸化する ことを特徴とするプロセス。 5. 請求項4記載のプロセスにおいて、 ステップe)におけるエッチングは、グリッド酸化物層(106)上まで、お よび、側面酸化物層(120)上まで、行われる ことを特徴とするプロセス。 6. 請求項4記載のプロセスにおいて、 側面は、高温および/または高圧で酸化される ことを特徴とするプロセス。 7. 請求項1記載のプロセスにおいて、 ステップd)の後、および、グリッド材料(108)をエッチングした後、電 気的絶縁材料(122)の層をカバーしかつグリッド材料(108)と接触する 「シャント」層(126)を形成し、 シャント層はまた、ステップe)の間、第2エッチングマスク(130)に従 ってエッチングされ、 ステップe)の間に形成されたシャント層の第2側面はまた、ステップf)の 間、電気的に絶縁される ことを特徴とするプロセス。 8. 請求項1から請求項7のいずれかに記載のプロセスにおいて、 ステップh)におけるコンタクトエリアの形成は、 金属層(148)の自己整合された堆積と、 この金属層(148)の研磨と を具備する ことを特徴とするプロセス。 9. 請求項8記載のプロセスにおいて、 ステップe)の間、グリッド構造(132)の各側上にさらされたグリッド酸 化物層(106)を除去し、 金属層(148)を、グリッド酸化物層(106)の除去によってさらされた 薄膜(102)と自己整合珪化する ことを特徴とするプロセス。 10. 請求項8記載のプロセスにおいて、 金属層(148)は、化学蒸着(CVD)技術を使用して堆積される ことを特徴とするプロセス。 11. 請求項8記載のプロセスにおいて、 金属層(148)の堆積の前に、接着層(125)および/または拡散バリア 層を、絶縁材料層(122)上に形成する ことを特徴とするプロセス。 12. 請求項1記載のプロセスにおいて、 ソース領域およびドレイン領域の形成は、 − 低い投与量での添加不純物の第1注入、 − グリッドの第2側面上、および、もし必要ならば、シャント層上および絶 縁材料層(122)の側面上における側部スペーサー(136)の形成、 − 第1注入の投与量よりも高い投与量での添加不純物の第2注入 を具備する ことを特徴とするプロセス。 13. 請求項12記載のプロセスにおいて、 側部スペーサーの形成は、シリコン窒化物の層の堆積と、そのうえ、この層の 異方性エッチングとを具備する ことを特徴とするプロセス。 14. 請求項1記載のプロセスにおいて、 ステップd)の間に形成された電気的絶縁材料(122)の層は、PSGおよ びBPSGから選択された材料からなる ことを特徴とするプロセス。 15. 請求項1記載のプロセスにおいて、 コンタクトエリアを通してトランジスタのソースおよびドレインに接続される 相互連結線を形成する ことを特徴とするプロセス。 16. 請求項2記載のプロセスにおいて、 保護層(110)は、シリコン窒化物からなる ことを特徴とするプロセス。 17. 請求項2記載のプロセスにおいて、 グリッド層(108)は、保護層が除去される前に、添加される ことを特徴とするプロセス。 18.請求項1記載のプロセスにおいて、 グリッド層(108)は、多結晶シリコンおよびアモルファスシリコンから選 択された材料からなる ことを特徴とするプロセス。 19. 絶縁体(SOI)型構造上のシリコン内のシリコン膜(102)の部 分内に形成されたソース(140)とチャネル(103)とドレイン(142) と、 シリコン膜(102)の部分の側の周りのフィールド絶縁物層(122)と、 絶縁された側面を有し、チャネル上に形成されたグリッド構造(132)と、 フィールド絶縁物層(122)とグリッド構造(132)との間のシリコン膜 (102)の部分上に形成されたソースコンタクトおよびドレインコンタクト( 150,152)と を具備する電界効果トランジスタにおいて、 ソースコンタクトおよびドレインコンタクト(150,152)は、グリッド 構造(132)上およびフィールド絶縁物層(122)上に自己整合されており 、かつ、グリッド構造の側面と接触して直接レイアウトされており、 コンタクトはまた、シリコン膜(102)の部分にほぼ垂直な「側面酸化物」 層(120)によって境界を定められ、かつ、フィールド絶縁物層(122)上 に自己整合される ことを特徴とする電界効果トランジスタ。 20. 請求項19記載のトランジスタにおいて、 グリッド構造は、 グリッド絶縁体層(106)とグリッド材料層(108)とを具備するスタッ クと、 グリッドを囲みかつグリッド構造の側面を形成する側部スペーサー(136) と を具備する ことを特徴とするトランジスタ。 21. 請求項20記載のトランジスタにおいて、 スタックはまた、コンタクトエリアを形成する「シャント」層(126)を、 グリッド(108)上に具備し、 シャント層はまた、側部スペーサー(136)によって囲まれる ことを特徴とするトランジスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9608007A FR2750534B1 (fr) | 1996-06-27 | 1996-06-27 | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes |
FR96/08007 | 1996-06-27 | ||
PCT/FR1997/001146 WO1997050118A1 (fr) | 1996-06-27 | 1997-06-26 | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000514241A true JP2000514241A (ja) | 2000-10-24 |
Family
ID=9493478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10502458A Pending JP2000514241A (ja) | 1996-06-27 | 1997-06-26 | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス |
Country Status (5)
Country | Link |
---|---|
US (1) | US6150241A (ja) |
EP (1) | EP0958602A1 (ja) |
JP (1) | JP2000514241A (ja) |
FR (1) | FR2750534B1 (ja) |
WO (1) | WO1997050118A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6987065B2 (en) | 2003-01-10 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing self aligned electrode with field insulation |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6656779B1 (en) * | 1998-10-06 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof |
FR2799307B1 (fr) * | 1999-10-01 | 2002-02-15 | France Telecom | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication |
FR2810157B1 (fr) | 2000-06-09 | 2002-08-16 | Commissariat Energie Atomique | Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene |
FR2839202A1 (fr) * | 2002-04-26 | 2003-10-31 | St Microelectronics Sa | Zone active de circuit integre mos |
JP2004165566A (ja) * | 2002-11-15 | 2004-06-10 | Nec Corp | せり上げ素子分離構造を有する半導体装置及びその製造方法 |
US6980467B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
CN1328763C (zh) * | 2003-04-29 | 2007-07-25 | 茂德科技股份有限公司 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
KR100753098B1 (ko) * | 2004-12-28 | 2007-08-29 | 주식회사 하이닉스반도체 | 채널길이를 증가시킨 반도체 소자 및 그의 제조 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4902641A (en) * | 1987-07-31 | 1990-02-20 | Motorola, Inc. | Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure |
JP2510710B2 (ja) * | 1988-12-13 | 1996-06-26 | 三菱電機株式会社 | 絶縁体基板上の半導体層に形成されたmos型電界効果トランジスタ |
JP2941908B2 (ja) * | 1989-07-31 | 1999-08-30 | キヤノン株式会社 | 薄膜トランジスタ及びその製造方法並びにそれを有する装置 |
US5874341A (en) * | 1996-10-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Method of forming trench transistor with source contact in trench |
JP3484726B2 (ja) * | 1992-07-16 | 2004-01-06 | 富士通株式会社 | 半導体装置およびその製造方法 |
US5315144A (en) * | 1992-09-18 | 1994-05-24 | Harris Corporation | Reduction of bipolar gain and improvement in snap-back sustaining voltage in SOI field effect transistor |
JPH0714916A (ja) * | 1993-06-22 | 1995-01-17 | Nec Corp | Mos電界効果トランジスタの分離構造およびその製造 方法 |
US5567966A (en) * | 1993-09-29 | 1996-10-22 | Texas Instruments Incorporated | Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain |
US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
US5494837A (en) * | 1994-09-27 | 1996-02-27 | Purdue Research Foundation | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls |
KR100253699B1 (ko) * | 1996-06-29 | 2000-05-01 | 김영환 | Soi소자 및 그 제조방법 |
US5801075A (en) * | 1996-10-30 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of forming trench transistor with metal spacers |
JP3382840B2 (ja) * | 1997-05-23 | 2003-03-04 | シャープ株式会社 | 半導体装置の製造方法 |
US5960270A (en) * | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
-
1996
- 1996-06-27 FR FR9608007A patent/FR2750534B1/fr not_active Expired - Fee Related
-
1997
- 1997-06-26 US US09/147,438 patent/US6150241A/en not_active Expired - Lifetime
- 1997-06-26 WO PCT/FR1997/001146 patent/WO1997050118A1/fr active Application Filing
- 1997-06-26 JP JP10502458A patent/JP2000514241A/ja active Pending
- 1997-06-26 EP EP97930599A patent/EP0958602A1/fr not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6987065B2 (en) | 2003-01-10 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing self aligned electrode with field insulation |
US7235830B2 (en) | 2003-01-10 | 2007-06-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and process for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
FR2750534B1 (fr) | 1998-08-28 |
US6150241A (en) | 2000-11-21 |
WO1997050118A1 (fr) | 1997-12-31 |
EP0958602A1 (fr) | 1999-11-24 |
FR2750534A1 (fr) | 1998-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
JPH0878533A (ja) | 半導体装置及びその製造方法 | |
US5969393A (en) | Semiconductor device and method of manufacture of the same | |
JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
KR0139772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
JPH0521338B2 (ja) | ||
US6847086B2 (en) | Semiconductor device and method of forming the same | |
US6699758B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
JPH1187504A (ja) | 半導体装置の製造方法及び配線の形成方法 | |
JP4148615B2 (ja) | 半導体装置の製造方法 | |
JPS60113460A (ja) | ダイナミックメモリ素子の製造方法 | |
JP2782781B2 (ja) | 半導体装置の製造方法 | |
JP2002246464A (ja) | 半導体装置とその製造方法 | |
US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
JP3483090B2 (ja) | 半導体装置の製造方法 | |
US6995429B2 (en) | Semiconductor device with inverted thin film transistor structure that includes a body contact | |
JPH10242264A (ja) | 半導体装置の製造方法 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JP3116889B2 (ja) | 半導体装置の製造方法 | |
JPS60113461A (ja) | 半導体装置の製造方法 | |
JP3285855B2 (ja) | 半導体装置およびその製造方法 | |
JP3180904B2 (ja) | 半導体装置及びその製造方法 | |
JPH0547756A (ja) | 半導体装置の製造方法 |