JPH1187504A - 半導体装置の製造方法及び配線の形成方法 - Google Patents

半導体装置の製造方法及び配線の形成方法

Info

Publication number
JPH1187504A
JPH1187504A JP9248160A JP24816097A JPH1187504A JP H1187504 A JPH1187504 A JP H1187504A JP 9248160 A JP9248160 A JP 9248160A JP 24816097 A JP24816097 A JP 24816097A JP H1187504 A JPH1187504 A JP H1187504A
Authority
JP
Japan
Prior art keywords
forming
wiring
film
nitride film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9248160A
Other languages
English (en)
Inventor
Akira Nishiyama
彰 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9248160A priority Critical patent/JPH1187504A/ja
Priority to US09/151,401 priority patent/US6207486B1/en
Priority to KR1019980037678A priority patent/KR100276953B1/ko
Publication of JPH1187504A publication Critical patent/JPH1187504A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Abstract

(57)【要約】 【課題】本発明は、互いに異なる層の電極と配線、また
は配線と配線の間の良好な電気的接続を簡便に行うこと
が可能な半導体装置の製造方法を提供することを目的と
する。 【解決手段】本発明の第１は、半導体基板50の主表面に
素子分離領域51を形成する工程と、ゲート電極53を形成
する工程と、ソ−ス・ドレイン電極56を形成する工程
と、半導体基板50の主表面に絶縁性窒化物膜57を形成す
る工程と、接続孔H を備える層間絶縁膜58を形成する工
程と、接続孔Ｈの底の絶縁性窒化物膜57を、絶縁性窒化
物の結合エネルギーよりも高い結合エネルギーを有する
導電性窒化物膜61にする工程と、導電性窒化物膜61を介
してソ−ス・ドレイン電極56と接続する配線62を形成す
る工程を備える半導体装置の製造方法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、及び配線の形成方法に係り、半導体装置の電極と
この電極と接続する配線の形成工程を備える半導体装置
の製造方法、及び異なる層の配線に接続する配線の形成
方法に関する。
【０００２】
【従来の技術】近年の半導体集積回路装置の高集積化に
は高い要求があり、この装置を構成するMOS 型トランジ
スタの微細化には、目覚しいものがある。MOS 型トラン
ジスタは、半導体基板の主表面上にゲート絶縁膜を介し
て形成されたゲート電極、及びこのゲート電極を両側か
ら挟むように半導体基板の主表面に形成された一対のソ
ース・ドレイン電極を備える。ゲート電極、及びソース
・ドレイン電極は、夫々が上層の層間絶縁膜を介して、
さらに上層の配線と接続されて、他の受動素子や能動素
子等と電気的に接続される。これらの接続は、上層の層
間絶縁膜に、下層の配線や電極に接続する接続孔（コン
タクトホール）を開口形成し、このコンタクトホールに
コンタクト用の導電性物質を埋め込み、さらにこの導電
性物質に接続するように上層の配線を形成することによ
り行われる。下層の配線や電極はフォトリソグラフィー
工程（PEP ）により所定のパターンに形成されてなり、
これらに接続するコンタクトホールのパターンは、PEP
のアライメントにより、下層配線に位置整合するように
形成されることが好ましい。又、このように形成された
コンタクトホールと上層の配線も同様に、アライメント
により位置整合することで適正に接続されることが好ま
しい。
【０００３】しかしながら、異なるパターンをアライメ
ントによりあわせることは非常に難しく、あわせずれに
よるパターンずれが、予定しない配線や電極との導通を
もたらすという不具合が生じる。従って、必ずあわせ余
裕が必要となる。例えば、PEP の最小加工寸法を用いれ
ば、平面形状が四辺形のコンタクトホールの一辺は0.1
μｍ程度と微細形状としうるが、あわせ余裕をとること
により、下層の電極や配線の一辺は実質0.5 μｍ程度と
なる。
【０００４】よって、このようなあわせ余裕をパターン
毎に設けることで、微細化が十分に達成出来ないという
問題が生じる。又、あわせ余裕を設けた広いパターンの
下層配線や電極の寄生抵抗、及び寄生容量は、素子の高
速化を劣化させるという問題も生じる。
【０００５】これらの問題を解決する為に、下層の電極
及び配線に自己整合されたコンタクトホール（SAC （Se
lf-Aligned Contact））を形成する方法が提案されてい
る。図６（a ）乃至図６（c ）は、このSAC を用いて形
成されたソース・ドレイン電極15に接続するコンタクト
ホールH を形成した後のMOS 型トランジスタの断面図で
ある。
【０００６】MOS型トランジスタは、半導体基板10の主
表面の素子分離領域11により、隣接する素子領域と電気
的に絶縁分離された素子領域上に形成され、ゲート酸化
膜12、ゲート電極13、ゲート電極13の両側壁のゲート側
壁絶縁膜14、及びゲート電極13とゲート側壁絶縁膜14を
マスクにした不純物のイオン注入により形成したソ−ス
・ドレイン電極15とから構成される。MOS 型トランジス
タの表面には弗素などを添加した低誘電率の酸化シリコ
ン膜等からなる層間絶縁膜16を形成する。層間絶縁膜16
には、コンタクトホールH を形成し、このコンタクトホ
ールH 内にコンタクト配線（図示せず）を形成して、ソ
ース・ドレイン電極15やゲート電極13と層間絶縁膜16上
に形成される配線とを電気的に接続する。
【０００７】図６（a ）は、コンタクトホールH があわ
せずれにより、 MOS型トランジスタのゲート側壁絶縁膜
14上に延在した様子を示す。層間絶縁膜の酸化シリコン
膜とエッチング選択比を有する窒化シリコン膜等により
ゲート側壁絶縁膜14を形成することにより、ゲ−ト側壁
絶縁膜14を残置させることができ、予定領域以外での半
導体基板10との導通が防止できる。しかしながら、導通
を十分抑制するためには側壁絶縁膜14の膜厚を所定厚以
上に形成しなければならず、結果的にMOS 型トランジス
タの微細化に反するという問題がある。
【０００８】図６（b ）は、あわせずれにより、コンタ
クトホールH がLOCOS （Local Oxidation of Silicon
）素子分離領域11上にまで延在した様子を示す。コン
タクトホールＨが素子分離領域11側にずれたために、酸
化シリコン膜等で形成された素子分離領域端D はエッチ
ング除去されてしまう。この場合には、コンタクトホー
ルH 内に形成されるコンタクト配線と半導体基板10との
間のリーク電流の発生が問題となる。この問題に対応す
べく、図６（b ）に示すように、エッチング除去された
素子分離領域端D 下にソース・ドレイン電極15と同導電
型の不純物をイオン注入してソース・ドレイン電極15を
延長させる手法が提案されている。しかし、このように
ソース・ドレイン電極15を延長させることにより、素子
分離領域11の幅が約0.5 μm 以下となった場合には、隣
接する半導体素子間とのリークが生じるという問題があ
る。
【０００９】図６（c ）は、図６（a ）及び図６（b ）
に示したLOCOS 素子分離領域と同様に素子分離膜として
用いられるSTI （Shallow Trench Isolation）11a を用
いた場合の、あわせずれによりコンタクトホールH がST
I11a側にずれた断面を示す。STI11a端がソース・ドレイ
ン電極15よりも深くエッチング除去されると、半導体基
板10とソース・ドレイン電極15の絶縁性が劣化し、ノイ
ズの発生等の問題が生じる。
【００１０】さらに、他の従来例として、層間絶縁膜下
にエッチングストッパーとして窒化シリコン膜を用いた
コンタクトホールの形成方法を図７（a ）乃び図７（b
）のMOS 型トランジスタの一部断面図を用いて説明す
る。これらの断面図は、コンタクトホールH のパターン
がSTI11a側にずれた場合を示す。
【００１１】この方法では、上述の層間絶縁膜16の形成
に先立って、図７（a ）に示すように、ゲート電極13、
ゲート側壁絶縁膜14a 、ソ−ス・ドレイン電極15等が形
成された半導体基板10の主表面に、エッチングストッパ
ーの窒化シリコン膜14b をCVD 法等により形成する。
【００１２】そして、図７（a ）に示すように、酸化シ
リコン膜からなる層間絶縁膜16を形成後、ソース・ドレ
イン電極15に接続するコンタクトホールH を形成する。
この際、層間絶縁膜16の酸化シリコンと、窒化シリコン
とのエッチング選択比（30：1 ）を利用して、窒化シリ
コン膜14b の表面で一旦エッチングを停止する。続い
て、今度は窒化シリコンと酸化シリコンの逆エッチング
選択比（1 ：10）を利用して、図７（a ）に示すよう
に、酸化シリコン膜14a の表面でエッチングを停止させ
る。そして、図７（b ）に示すように、酸化シリコン膜
14a をエッチング除去して、半導体基板10の主表面を露
出させる。しかし、この場合にも酸化シリコン膜14a の
エッチングにより、同じ材料からなるSTI11a端はエッチ
ング除去され、半導体基板10とソース・ドレイン電極15
間のリークが発生するという問題がある。又、層間絶縁
膜16、窒化シリコン膜14b 、及び酸化シリコン膜14a の
堆積工程やエッチング工程が必要となり、製造コストが
増大するという問題も生じる。
【００１３】以上はMOS 型トランジスタにおけるコンタ
クト配線の形成方法について説明したが、第ｎ層配線と
第ｎ＋１層配線との間を接続するvia コンタクトについ
てもあわせずれに伴う同様の問題がある。図８を用い
て、第２層配線と第3 層配線とのvia コンタクトの形成
について、以下に説明する。
【００１４】via コンタクトの形成に先だって、半導体
素子（図示せず）等が形成された半導体基板10の主表面
上には、図８に示すように、第１の層間絶縁膜16を介し
て形成した第１層配線17、第１層配線17を覆う第２の層
間絶縁膜26、この第２の層間絶縁膜26上に形成した第２
層配線27a ，27b 、さらにこれらの第２層配線27a ，27
b を覆う第3 の層間絶縁膜36を形成する。via コンタク
トのためのコンタクトホールV は第２層配線27a と、第
3 の層間絶縁膜36上に形成される第3 層配線との接続を
行うためのホールであり、第２層配線27a 以外の配線等
に接続することは好ましくない。
【００１５】しかし、上述の如きあわせずれが生じる
と、第１層配線17までコンタクトホールV により露出
し、このコンタクトホールV 内に形成されるコンタクト
配線との意図しない短絡が発生するという問題がある。
これは、たとえコンタクトホールV が第１層配線17に到
達しなくても、集積化に伴って薄くなる一方の層間絶縁
膜では、完全に絶縁することは難しく、リーク電流が生
じる可能性が高い。又、コンタクトホールV により薄く
なった層間絶縁膜では、寄生容量が増大し、コンタクト
ホールV に形成された配線と第１層配線とのクロストー
クが発生するという問題が生じる。
【００１６】
【発明が解決しようとする課題】上述のように、従来の
SAC を用いたMOS 型トランジスタの製造方法では、あわ
せずれにより、微細化への寄与が得られなかったり、素
子分離領域によるソース・ドレイン電極と半導体基板間
の絶縁性や他の半導体素子との絶縁性が劣化したり、
又、寄生抵抗や寄生容量が増大するという問題があっ
た。さらに、互いに異なる層として形成された配線と配
線間を接続する際に、予定しない配線との間での導通や
クロストーク等の問題があった。
【００１７】本発明は上記課題を解決することを目的と
し、上述の問題を伴うことなく、互いに異なる層の電極
と配線、または配線と配線の間の良好な電気的接続を可
能とする半導体装置の製造方法、配線の形成方法を提供
することを目的とする。
【００１８】
【課題を解決するための手段】
（概要）上記課題を解決する為に、本発明の第１は、半
導体基板の主表面に素子分離領域を形成する工程と、素
子分離領域に囲まれた半導体基板の主表面にゲート電極
を形成する工程と、ゲート電極を両側から挟むソース・
ドレイン電極を半導体基板の主表面に形成する工程と、
ゲート絶縁膜及びゲート電極を形成した半導体基板の主
表面に絶縁性窒化物膜を形成する工程と、絶縁性窒化物
膜上に、ソース・ドレイン電極及びゲート電極の少なく
ともいずれかと配線を接続するための接続孔を備える層
間絶縁膜を形成する工程と、接続孔の底の絶縁性窒化物
膜を、絶縁性窒化物の結合エネルギーよりも高い結合エ
ネルギーを有する導電性窒化物膜にする工程と、導電性
窒化物膜を介してソース・ドレイン電極及びゲート電極
の少なくともいずれかと接続する配線を、接続孔内に形
成する工程とを具備する半導体装置の製造方法を提供す
る。
【００１９】又、上記課題を解決するために、本発明の
第２は、半導体基板の主表面に素子分離領域を形成する
工程と、素子分離領域に囲まれた半導体基板の主表面上
にゲート電極を形成する工程と、ゲート電極を両側から
挟むソース・ドレイン電極を半導体基板の主表面に形成
する工程と、ゲート絶縁膜及びゲート電極を形成した半
導体基板の主表面に絶縁性窒化物膜を形成する工程と、
絶縁性窒化物膜上に、前記ソース・ドレイン電極及び前
記ゲート電極の少なくともいずれかと配線を接続するた
めの接続孔を備える層間絶縁膜を形成する工程と、接続
孔の底の絶縁性窒化物膜を選択的に除去する工程と、接
続孔内に前記ソース・ドレイン電極及びゲート電極の少
なくともいずれかと接続する配線を形成する工程とを具
備する半導体装置の製造方法を提供する。
【００２０】又、上記課題を解決する為に、本発明の第
３は、絶縁膜に隣接する第１の配線を形成する工程と、
絶縁膜及び前記第１の配線を覆う絶縁性窒化物膜を形成
する工程と、絶縁性窒化膜上に、第１の配線に接続する
第２の配線を形成するための接続孔を備える層間絶縁膜
を形成する工程と、接続孔の底の絶縁性窒化物膜を、絶
縁性窒化物の結合エネルギーよりも高い結合エネルギー
を有する導電性窒化物膜にする工程と、導電性窒化物膜
を介して前記第１の配線に接続する第２の配線を接続孔
内に形成する工程とを具備する配線の形成方法を提供す
る。
【００２１】又、上記課題を解決する為に、本発明の第
４は、絶縁膜に隣接する第１の配線を形成する工程と、
絶縁膜及び第１の配線を覆う絶縁性窒化物膜を形成する
工程と、絶縁性窒化物膜上に、第１の配線に接続する第
２の配線を形成するための接続孔を備える層間絶縁膜を
形成する工程と、接続孔の底の絶縁性窒化物膜を選択的
に除去する工程と、接続孔内に第１の配線と接続する第
２の配線を形成する工程とを具備する配線の形成方法を
提供する。
【００２２】又、上記課題を解決するために、本発明の
第５は、基板の主表面上に絶縁膜に隣接する電極を形成
する工程と、絶縁膜及び前記電極を覆う絶縁性窒化物膜
を形成する工程と、絶縁性窒化物膜上に、電極に接続す
る配線を形成するための接続孔を備える層間絶縁膜を形
成する工程と、接続孔の底の前記絶縁性窒化物膜を、前
記絶縁性窒化物の結合エネルギーよりも高い結合エネル
ギーを有する導電性窒化物を含む導電膜にする工程と、
導電性窒化物膜を介して前記電極に接続する前記配線を
前記接続孔内に形成する工程とを具備する配線の形成方
法を提供する。
【００２３】又、上記課題を解決するために、本発明の
第６は、基板の主表面上に絶縁膜に隣接する電極を形成
する工程と、絶縁膜及び電極を覆う絶縁性窒化物膜を形
成する工程と、絶縁性窒化物膜上に、電極に接続する配
線を形成するための接続孔を備える層間絶縁膜を形成す
る工程と、接続孔の底の前記絶縁性窒化物膜を選択的に
除去する工程と、接続孔内に前記電極と接続する前記配
線を形成する工程とを具備する配線の形成方法を提供す
る。
【００２４】尚、上記第１、第３、第５の発明におい
て、接続孔の底の絶縁性窒化物膜を、絶縁性窒化物の結
合エネルギーよりも高い結合エネルギーを有する導電性
窒化物膜にする工程は、絶縁性窒化物を構成する窒素及
び他の物質の混合物層とする工程と、この混合物層の表
面に反応性導電物質を含む導電膜を形成して、反応性導
電物質と絶縁性窒化物の窒素とを反応させる工程とを具
備することが好ましい。
【００２５】さらに、絶縁性窒化物を構成する窒素及び
他の元素を含む混合物層を形成する工程は、絶縁性窒化
物にイオンを照射することにより行うことが簡便であ
り、コストの面から好ましい。
【００２６】尚、上記第１乃至第６の発明において、絶
縁性窒化物膜を構成する窒化物は、窒素N と結合してい
る物質A とからなる。この絶縁性窒化物ANの結合が切断
された混合物の状態で、N との結合エネルギーの大きい
反応性物質B が接触した場合には物質A と反応性物質B
と窒素N とが結合せずに混在した状態から、導電性物質
B と窒素N が結合した導電性窒化物BNと物質A とが混在
した膜となる。例えば、上記物質A をSi、反応性物質B
をTiとすれば、SiN の結合エネルギーは44.3kcal／Nato
m であるのに対し、TiN の結合エネルギーは80kcal／Na
tom なので、ＮはTiと結びつき、導電性窒化物膜BNとし
てTiN が生成できる。
【００２７】一方、電極に隣接する素子分離領域や、配
線に隣接する層間絶縁膜上のAN表面では導電性物質BNが
形成されるが、素子分離領域や層間絶縁膜を構成する絶
縁膜とANとの界面ではA を含有する絶縁膜と、B を含有
する絶縁膜の生成が進む。例えば、上記例の場合に、素
子分離領域や層間絶縁膜を構成する絶縁膜を酸化シリコ
ン膜とすれば、絶縁性窒化物膜ANであるSiN や導電性窒
化物膜BNであるTiN の結合エネルギーよりも、酸化シリ
コン SiO2 や、酸化チタン TiO2 の結合エネルギーの方
が高いからである。従って、導電性窒化物膜BNはSiN 膜
で停止し、素子分離領域や層間絶縁膜は不必要にエッチ
ング除去されることがなく、良好な絶縁性を保持するこ
とができる。
【００２８】尚、本発明における反応性物質は、原理的
にSi−N の結合エネルギーよりも、N 又はSiとの結合エ
ネルギーの大きい金属であればよく、具体的にはAl、N
i、Co、Hf、Cu、Ta、Zr、Nb、V 等の金属が考えられ
る。又、W 等のように、SiN と結合して、WSiNという３
元の導電性化合物を形成する金属であってもよい。
【００２９】さらに、本発明における絶縁性窒化物膜
は、主に窒素と他の元素の化合物からなり、絶縁される
べき配線間等を絶縁しうる窒化物であればよく、この特
性を阻害しない範囲で他の元素や化合物等が混在しても
よい。同様に、導電性窒化物膜も、主に窒素と他の元素
の化合物からなり、接続すべき配線と配線間、または電
極と配線間を電気的に接続しうる窒化物であればよく、
この特性を阻害しない範囲で他の元素や化合物等が混在
してもよい。
【００３０】（作用）本発明の第１乃至第６によれば、
異なるパターンの電極と配線、配線同士のあわせずれが
発生しても、接続すべき領域のみに選択的に接続する配
線を形成することができ、あわせずれ余裕の量を低減す
ることが可能となる他、素子分離領域によるソース・ド
レイン電極と半導体基板間の絶縁性や他の半導体素子と
の絶縁性を保持することがことが可能となる。又、寄生
抵抗や寄生容量の増大を抑制することが可能となる。さ
らに又、異なる層の電極と配線あるいは配線と配線間を
接続する際に、予定しない配線との間での導通やクロス
トークの問題等を低減できる。
【００３１】
【発明の実施の形態】以下、本発明の各実施の形態を図
面を用いて説明する。 （第１の実施の形態）第１の実施の形態はMOS 型トラン
ジスタのソース・ドレイン電極に接続するコンタクト配
線、及び第１層配線を形成する方法に関する。
【００３２】図１（a ）乃至（d ）はこの第１の実施の
形態を説明するための工程別断面図である。まず、図１
（a ）に示すように、Si基板等の半導体基板50の主表面
の素子分離予定領域に浅い溝（トレンチ）を形成し、こ
のトレンチ内に酸化シリコン等の絶縁体を埋め込み形成
して、STI 領域51を形成する。その後、半導体基板50の
主表面に熱酸化法等により厚さが4nm 程度の酸化シリコ
ン膜を形成し、この酸化シリコン膜上に、ゲート電極と
なる厚さが200nm 程度の多結晶シリコン膜、厚さが100n
m 程度の酸化シリコン膜をLP−CVD 法等により順次積層
形成する。そして、これらの積層膜をPEP 及びRIE 等の
異方性エッチングにより、ゲート電極形状にパターン形
成する。ゲート電極53近傍にソース・ドレイン電極の一
部を構成するLDD 領域を形成する場合には、この後、ゲ
ート絶縁膜52、ゲート電極53、及び酸化シリコン膜54を
マスクにして、半導体基板50の主表面に低ドーズ量、低
加速エネルギーで不純物をイオン注入する。その後、半
導体基板50の主表面に酸化シリコン膜をCVD 法等により
形成し、この酸化シリコン膜を異方性エッチングにより
エッチバックして、図１（a ）に示すように、ゲート絶
縁膜52、ゲート電極53、及び酸化シリコン膜54の側壁部
にゲート側壁絶縁膜55を形成する。この後、深いソース
・ドレイン電極となる不純物領域を、ゲート絶縁膜52、
ゲート電極53、酸化シリコン膜54、及びゲート側壁絶縁
膜55をマスクにして、半導体基板50の主表面にイオン注
入等により形成する。この際の不純物は、n チャネルト
ランジスタでは、As、P 等の不純物を用い、p チャネル
トランジスタでは、BF2 等を用いる。例えば、Asならば
10Kev の加速エネルギー、１×1015cm-2 のドーズ量を
用いて行い、BF2 ならば、8Kevの加速エネルギー、１×
1015cm-2 の条件で行う。このようにして、添加した不
純物は、例えば900 ℃、Ar雰囲気中で30秒間の熱処理を
行うことにより活性化して、図１（a ）に示すように、
ソース・ドレイン電極56とする。続いて、図１（a ）に
示すように、半導体基板50の主表面に、厚さが約50nmの
窒化シリコン膜57をスパッタ法、若しくはCVD 法等によ
り形成する。そして、この窒化シリコン膜57上に図１
（a ）に示すような層間絶縁膜58となる弗素添加酸化シ
リコン膜等の低誘電率絶縁膜を、400nm 程度の厚さに堆
積する。その後、この弗素添加絶縁膜に、図１（a ）に
示すような、ソース・ドレイン電極56に接続するコンタ
クトホールH をPEP 工程及び異方性エッチングにより形
成する。この際、窒化シリコン膜57に対し、弗素添加酸
化シリコン膜の選択比をとれる条件、例えば、 C4 F8
+CO ガスを用いて30：１の選択比でエッチングを行うと
よい。
【００３３】続いて、図１（b ）に示すように、コンタ
クトホールH の底に露出した窒化シリコン膜57中のSi−
N 結合を切断する為に、半導体基板50の主表面に、Arイ
オンを例えば10Kev の加速エネルギー、１×1015cm-2
のドーズ量でイオン注入する。この結果、層間絶縁膜58
がマスクとなり、窒化シリコン膜57のうち、コンタクト
ホールＨの底に露出した部分のみが、SiとN からなる混
合物層59となる。この際、イオン注入に用いるガスはAr
に限らず、例えばSiや N2 、Xe等でもよい。又、このよ
うにSi−N 結合を切断した後、窒素と反応させる金属等
を半導体基板50の主表面にイオン照射してもよい。さら
に又、窒化シリコン膜57の膜厚が15nm以下の薄膜であれ
ば、コンタクトホールH を形成する際の、エッチング時
のスパッタ効果により、Si−N 結合が切断されるため、
Si−N 結合の切断の為のイオン注入を別途行う必要がな
い。
【００３４】次に、図１（c ）に示すように、本発明に
おける反応性導電膜として、半導体基板50の主表面に膜
厚が約20nm程度のTi膜60をスパッタ法、またはCVD 法等
により形成する。そして、400 ℃以上の熱処理を行い、
SiとN とからなる混合物層59をSi原子を含有するTiN 層
61とする。この熱処理は例えば窒素雰囲気中で600 ℃、
30分間の処理条件で行う。この際、Ti膜60のうち、層間
絶縁膜58の表面、例えばコンタクトホールＨの側壁表面
は酸化シリコン SiO2 と酸化チタン（ TiO2 ）を多く含
有する層を形成する。
【００３５】続いて、半導体基板50の主表面にタングス
テンをCVD 法等により、１μm 程度の厚さに形成し、半
導体基板50の主表面をCMP 等のポリッシングにより平坦
化し、ソース・ドレイン電極に接続するプラグ配線62と
する。尚、Ti膜60のうち、層間絶縁膜58の表面の部分は
ポリッシングにより除去される為、素子特性に影響は与
えず、一方、コンタクトホールH の側壁表面のTi膜60は
導電層としてコンタクト配線の一部を構成する。この
後、厚さが約400nm のAl等の金属膜を半導体基板50の主
表面に形成して、これを CCl4 を含むガスを用いてRIE
等により所定形状にパターン形成することにより、図１
（d ）に示す、第１層配線63を形成して、第１の実施の
形態にかかる半導体装置の製造方法が完了する。
【００３６】尚、上述の第１の実施の形態において、ソ
ース・ドレイン電極56及びゲート電極53の表面に自己整
合的に金属と半導体との化合物層を形成する方法も適用
できる。例えば、ソ−ス・ドレイン電極を形成する半導
体基板50としてはシリコン基板を、ゲート電極材料とし
てはシリコンを用いた場合には、電極表面には低抵抗の
金属シリサイド（Self−Aligned Silicide）膜が形成さ
れる。この場合には、各電極の表面には、基板側から順
に、金属シリサイド膜、上述のSiを含有したTiN 膜が積
層形成される。
【００３７】次に、第１の実施の形態の応用例を図２を
用いて説明する。この応用例では、図１（b ）に示すよ
うなコンタクトホールH を形成した後に、半導体基板50
を構成するSi等の半導体物質、及び層間絶縁膜58を構成
する酸化シリコン膜に対してエッチング選択比をとれる
ガス種、例えば CHF3 ＋CF4 を含むガスを用いて、層間
絶縁膜58をマスクにして、窒化シリコン膜57のうち、コ
ンタクトホールH の底部のみを除去する。そして、半導
体基板50の主表面にTiN 膜等のような、コンタクト配線
を構成するW と半導体物質との反応を防止する反応防止
膜64を形成する。この後、第１の実施の形態において説
明したように、コンタクト配線62及び第１層配線63等を
形成する。
【００３８】上述の、反応防止膜は、半導体基板を構成
する物質とコンタクト配線62を構成する物質との反応を
防止する膜であればよく、公知の技術により両物質の組
み合わせは好適な材料を選択することができる。
【００３９】この応用例において、コンタクトホールＨ
を形成後に、窒化シリコン膜57のSi−N 結合を切断する
イオン注入を行うことで、窒化シリコン膜57のSi、酸化
シリコン膜に対するエッチング選択比がさらに向上させ
ることができる。
【００４０】尚、上記第１の実施の形態、及びその応用
例では、MOS 型トランジスタのソース・ ドレイン電極と
コンタクト配線との接続方法について説明したが、本発
明はゲート電極とコンタクト配線との接続方法にも同様
に適用できる。但し、この場合にはゲート電極を構成す
る多結晶シリコン膜等の導電膜上の酸化シリコン膜54を
除去する必要がある。さらに、MOS 型トランジスタに限
らず、化合物半導体基板等を用いたMESFET等に適用し
て、そのゲート電極、及びソース・ドレイン電極と接続
するコンタクト配線の形成にも適用可能である。同様
に、バイポーラトランジスタに適用して、ベース電極や
ベース引き出し電極、エミッタ電極、コレクタ電極と接
続する各々のコンタクト配線の形成方法としても、本発
明は適用可能である。さらに、トランジスタ領域の上層
にキャパシタが形成されたスタックト構造のDRAMやSRAM
等において、キャパシタ電極とソ−ス・ドレイン電極と
の接続にも本発明の方法は適用可能である。
【００４１】（第２の実施の形態）次に、本発明の第２
の実施の形態に係る半導体装置の製造方法を図３（a ）
乃至図３（c ）を用いて説明する。
【００４２】まず、図３（a ）に示すように、主表面に
MOS 型トランジスタ等の半導体素子（図示せず）が形成
された半導体基板70の主表面に、第１の層間絶縁膜71、
この層間絶縁膜71上の第１層配線72、この第１層配線72
を覆う第２の層間絶縁膜73、この第２の層間絶縁膜73上
の第２層配線74a ，74b を形成する。各配線は半導体基
板70の主表面にスパッタ法やCVD 法等により金属膜を形
成して、PEP 及び異方性エッチングにより配線形状にパ
ターニングする。又、各層間絶縁膜はLP−CVD法等によ
り所定の膜厚に形成する。そして、図３（a ）に示すよ
うに、第２層配線74a ，74b を覆う窒化シリコン膜75を
形成する。その膜厚は第１の実施の形態において説明し
たように形成する。次に、第３の層間絶縁膜76となる、
弗素添加酸化シリコン膜等の低誘電率絶縁膜を形成す
る。そして、図３（a ）に示すように、この低誘電率絶
縁膜に第２層配線74a に接続するビアコンタクトのため
のコンタクトホールV をPEP 及び異方性エッチングによ
り形成する。このエッチングは、窒化シリコン膜75に対
して層間絶縁膜76を構成する酸化シリコンの選択比をと
れるようにガス種、プラズマのガス圧、基板温度等を適
宜調整する。
【００４３】この後、半導体基板70上にArイオン等を第
１の実施の形態において説明したような加速エネルギ
ー、及びドーズ量でイオン注入する。このようにして、
窒化シリコン膜75のうち、コンタクトホールV の底に露
出した部分のSi−N 結合を選択的に切断して、図３(b)
に示すようにSiとN の混合物層77とする。
【００４４】続いて、半導体基板70の主表面上にTi膜78
を第１の実施形態において説明したように形成し、熱処
理することで、図３（c ）に示すように、コンタクトホ
ールの底の混合物層77のみを選択的にSiを含有したTiN
層79とする。
【００４５】この後、半導体基板70の主表面上に金属配
線81を第１の実施の形態において説明したように形成し
て、第２の実施の形態に係る半導体装置の製造方法が完
了する。
【００４６】次に、この第２の実施の形態の第１の応用
例を図４（a ）、及び図４（b ）を用いて説明する。こ
の応用例では、層間絶縁膜の表面に埋め込まれた配線に
本発明を適用したものである。
【００４７】まず、上述の第２の実施の形態において説
明したように、第１の層間絶縁膜71、第１層配線72、第
２の層間絶縁膜73を形成する。そして、第２の層間絶縁
膜73の表面の第２層配線の形成予定領域をPEP 工程及び
異方性エッチングにより選択的に除去し、深さが約0.5
μm 程度の溝（トレンチ）を形成する。そして、図４
（a ）に示すように、トレンチ内にAl等からなる第２層
配線74a ，74b を埋め込み形成する。この埋め込み形成
は、第２層配線74a ，74b の配線材料を半導体基板70の
主表面に約１μm の厚さに形成した後、その表面をCMP
やRIE によるエッチバックすることにより行う。このよ
うに第２層配線74a ，74b を埋め込み形成することで、
その表面と、第２の層間絶縁膜73の表面は平坦な同一平
面にできる。尚、配線材料と層間絶縁膜との間にはその
密着性を向上させるための膜（例えば、TiN 層）が存在
してもよい。そして、図４（a ）に示すように、この平
坦な表面上に窒化シリコン膜85を上述の第１の実施の形
態と同様にして形成する。さらに、この窒化シリコン膜
85上に第３の層間絶縁膜76となる低誘電率絶縁膜を形成
し、この絶縁膜のうち、第３層配線の形成予定領域のみ
をPEP 工程、及び第１の実施の形態において説明した条
件の異方性エッチングを用いて0.5 μm 程度除去する。
更にビアコンタクトを形成する部分をPEP で限定し、さ
らにRIE を行って、その後、第１の実施の形態において
説明したように、窒化シリコン膜のSi−N 結合を切断す
るべく、Ar等のイオン注入を半導体基板70上に行い、図
４（a ）に示すように、窒化シリコン膜85のうち、コン
タクトホールV の底に露出した部分を選択的にSiとN の
混合物層77とする。
【００４８】そして、第１の実施の形態において説明し
たように、Ti膜78を半導体基板70の主表面にスパッタ法
あるいはCVD 法等により形成する。そして、半導体基板
70に、第１の実施の形態において説明したような熱処理
を施すことで、Si含有TiN 層79を形成する。さらに続い
て、図４（b ）に示すように、Al等からなる第３層配線
材料を半導体基板70の主表面上に形成して、その表面を
CMP 等のポリッシングにより平坦化して、この第１の応
用例による半導体装置の製造方法が完了する。
【００４９】次に、第２の実施の形態の第２の応用例を
図５を用いて説明する。この第２の応用例では、第２層
配線74a ，74b を第１の応用例で説明したように、層間
絶縁膜73内に埋め込み形成した後、その表面に窒化シリ
コン膜75を形成する。続いて、窒化シリコン膜75の表面
に第３の層間絶縁膜76を形成し、第３層配線の形成予定
領域のみ窒化シリコン膜75の表面が露出するまで層間絶
縁膜を除去して、コンタクトホールを形成する。そし
て、層間絶縁膜76をマスクとして、層間絶縁膜76の構成
材料、例えば酸化シリコンと、第２層配線74a を構成す
る導電性材料に対し選択比がとれるエッチング条件でSi
とN の混合物層をエッチング除去する。この際、上述の
第１の実施の形態の応用例で説明したように、半導体基
板70上に窒化シリコン膜のSi−N 結合を切断するための
イオン注入を行うことでエッチング選択比を高くでき
る。
【００５０】この後、第３層配線となる導電性膜を形成
し、この導電性膜を第３層配線81の形状にパターニング
して、第２の応用例の半導体装置の製造方法が完了す
る。尚、第２の実施の形態、第１の応用例、及び第２の
応用例の製造方法では、第２層配線と第３層配線を例と
して説明したが、第ｎ（ｎは自然数）層と第ｎ＋ｌ（ｌ
は自然数）とを接続する際も同様に適用可能である。
【００５１】又、上述の各実施の形態では、絶縁性窒化
物膜として、窒化シリコン膜57を半導体基板50の主表面
に形成し、層間絶縁膜を構成する酸化シリコン膜とのエ
ッチング選択比を向上させたが、これに限定されるもの
ではなく、例えば、BN膜等でも本発明の効果は得られ
る。
【００５２】又、各層の配線材料についてもAlに限定さ
れるものではなく、CuやAgのような低抵抗金属や、W や
Mo等の高融点金属材料等やこれらと半導体との化合物、
さらに多結晶シリコン等も用いることが可能である。
【００５３】さらに又、半導体基板として、半導体基板
の表面に絶縁層を介して半導体層が形成された基板を用
いて、この半導体層に形成された半導体素子等に関して
本発明を適用することも可能である。このような基板の
形成方法としては、シリコン基板に酸素イオンをイオン
注入して、熱処理することにより基板表面より所定深さ
に位置する酸化シリコン層を形成するSIMOX 等がある。
又、半導体基板の主表面に一部領域を残して絶縁層を形
成して、基板が露出した一部領域から半導体層をエピタ
キシャル形成したSOI 基板を用いても本発明を適用可能
である。
【００５４】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、互いに異なる層の電極と配線の間の良好な電気的接
続を簡便に行うことが可能となる。又、本発明の配線の
形成方法によれば、配線と配線の間の良好な電気的接続
を簡便に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である、MOS 型トラ
ンジスタの電極に接続するコンタクト配線を形成する方
法を説明するための工程別断面図である。
【図２】第１の実施の形態の応用例である、MOS 型トラ
ンジスタの電極に接続するコンタクト配線を形成する方
法を説明するための断面図である。
【図３】本発明の第２の実施の形態である、異なる層の
配線間を接続する方法を説明するための工程別断面図で
ある。
【図４】第２の実施の形態の第１の応用例である、異な
る層の配線間を接続する方法を説明するための工程別断
面図である。
【図５】第２の実施の形態の第２の応用例である、異な
る層の配線間を接続する方法を説明するための断面図で
ある。
【図６】本発明の従来の技術を説明するための断面図で
ある。
【図７】本発明の従来の技術を説明するための工程別断
面図である。
【図８】本発明の従来の技術を説明するための断面図で
ある。
【符号の説明】
10， 50 ，70…半導体基板 11， 11a，51…素子分離領域 12， 52 …ゲート絶縁膜 13， 53 …ゲート電極 14， 14a，55…ゲート側壁絶縁膜 14b ，57，75，85…窒化シリコン膜 15， 56 …ソース・ドレイン電極 16， 26 ，36，58，71，73，76…層間絶縁膜 17，63，72・・・ 第１層配線 27a ，27b ，74a ，74b …第２層配線 59、77…SiとN の混合物層 60、 64 …TiN 膜 62，80…コンタクト配線 81…第３層配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/108 21/8242

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の主表面に素子分離領域を形成
    する工程と、 前記素子分離領域に囲まれた前記半導体基板の主表面上
    にゲート電極を形成する工程と、 前記ゲート電極を両側から挟むソース・ドレイン電極を
    前記半導体基板の主表面に形成する工程と、 前記ゲート電極を形成した前記半導体基板の主表面に絶
    縁性窒化物膜を形成する工程と、 前記絶縁性窒化物膜上に、前記ソース・ドレイン電極及
    び前記ゲート電極の少なくともいずれかと配線を接続す
    るための接続孔を備える層間絶縁膜を形成する工程と、 前記接続孔の底の前記絶縁性窒化物膜を、前記絶縁性窒
    化物の結合エネルギーよりも高い結合エネルギーを有す
    る導電性窒化物膜にする工程と、 前記導電性窒化物膜を介して前記ソース・ドレイン電極
    及び前記ゲート電極の少なくともいずれかと接続する前
    記配線を、前記接続孔内に形成する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】半導体基板の主表面に素子分離領域を形成
    する工程と、 前記素子分離領域に囲まれた前記半導体基板の主表面上
    にゲート電極を形成する工程と、 前記ゲート電極を両側から挟むソース・ドレイン電極を
    前記半導体基板の主表面に形成する工程と、 前記ゲート電極を形成した前記半導体基板の主表面に接
    する絶縁性窒化物膜を形成する工程と、 前記絶縁性窒化物膜上に、前記ソース・ドレイン電極及
    び前記ゲート電極の少なくともいずれかと配線を接続す
    るための接続孔を備える層間絶縁膜を形成する工程と、 前記接続孔の底の前記絶縁性窒化物膜を選択的に除去す
    る工程と、 前記接続孔内に前記ソース・ドレイン電極及び前記ゲー
    ト電極の少なくともいずれかと接続する前記配線を形成
    する工程とを具備することを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】絶縁膜に隣接する第１の配線を形成する工
    程と、 前記絶縁膜及び前記第１の配線を覆う絶縁性窒化物膜を
    形成する工程と、 前記絶縁性窒化物膜上に、前記第１の配線に接続する第
    ２の配線を形成するための接続孔を備える層間絶縁膜を
    形成する工程と、 前記接続孔の底の絶縁性窒化物膜を、前記絶縁性窒化物
    の結合エネルギーよりも高い結合エネルギーを有する導
    電性窒化物膜にする工程と、 前記導電性窒化物膜を介して前記第１の配線に接続する
    前記第２の配線を前記接続孔内に形成する工程とを具備
    することを特徴とする配線の形成方法。
  4. 【請求項４】絶縁膜に隣接する第１の配線を形成する工
    程と、 前記絶縁膜及び前記第１の配線に接する絶縁性窒化物膜
    を形成する工程と、 前記絶縁性窒化物膜上に、前記第１の配線に接続する第
    ２の配線を形成するための接続孔を備える層間絶縁膜を
    形成する工程と、 前記接続孔の底の前記絶縁性窒化物膜を選択的に除去す
    る工程と、 前記接続孔内に前記第１の配線と接続する前記第２の配
    線を形成する工程とを具備することを特徴とする配線の
    形成方法。
  5. 【請求項５】基板の主表面に電極を形成する工程と、 前記電極に接する絶縁性窒化物膜を形成する工程と、 前記絶縁性窒化物膜上に、前記電極に接続する配線を形
    成するための接続孔を備える層間絶縁膜を形成する工程
    と、 前記接続孔の底の前記絶縁性窒化物膜を、前記絶縁性窒
    化物の結合エネルギーよりも高い結合エネルギーを有す
    る導電性窒化物を含む導電膜にする工程と、 前記導電性窒化物膜を介して前記電極に接続する前記配
    線を前記接続孔内に形成する工程とを具備することを特
    徴とする配線の形成方法。
  6. 【請求項６】基板の主表面に電極を形成する工程と、 前記電極に接する絶縁性窒化物膜を形成する工程と、 前記絶縁性窒化物膜上に、前記電極に接続する配線を形
    成するための接続孔を備える層間絶縁膜を形成する工程
    と、 前記接続孔の底の前記絶縁性窒化物膜を選択的に除去す
    る工程と、 前記接続孔内に前記電極と接続する前記配線を形成する
    工程とを具備することを特徴とする配線の形成方法。
  7. 【請求項７】前記接続孔の底の絶縁性窒化物膜を、前記
    絶縁性窒化物の結合エネルギーよりも高い結合エネルギ
    ーを有する導電性窒化物膜にする工程は、 前記絶縁性窒化物膜を前記絶縁性窒化物を構成する窒
    素、及び他の元素を含む混合物層とする工程と、 この混合物層の表面に反応性導電物膜を形成して、前記
    反応性導電物質と前記窒素とを反応させる工程とを具備
    することを特徴とする請求項１記載の半導体装置の製造
    方法。
  8. 【請求項８】前記接続孔の底の絶縁性窒化物膜を、前記
    絶縁性窒化物の結合エネルギーよりも高い結合エネルギ
    ーを有する導電性窒化物膜にする工程は、 前記絶縁性窒化物膜を前記絶縁性窒化物を構成する窒
    素、及び他の元素を含む混合物層とする工程と、 この混合物層の表面に反応性導電物膜を形成して、前記
    反応性導電物質と前記窒素とを反応させる工程とを具備
    することを特徴とする請求項３、及び請求項５のいずれ
    かに記載の配線の形成方法。
  9. 【請求項９】前記絶縁性窒化物膜を選択的に除去する工
    程は、前記絶縁性窒化物膜を構成する複数種の物質空な
    る混合物層とする工程を具備することを特徴とする請求
    項２に記載の半導体装置の製造方法。
  10. 【請求項１０】前記絶縁性窒化物膜を選択的に除去する
    工程は、前記絶縁性窒化物膜を構成する複数種の物質か
    らなる混合物層とする工程を具備することを特徴とする
    請求項４及び請求項６に記載の配線の形成方法。
JP9248160A 1997-09-12 1997-09-12 半導体装置の製造方法及び配線の形成方法 Pending JPH1187504A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9248160A JPH1187504A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法及び配線の形成方法
US09/151,401 US6207486B1 (en) 1997-09-12 1998-09-11 Semiconductor device and a method of manufacturing the same
KR1019980037678A KR100276953B1 (ko) 1997-09-12 1998-09-12 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9248160A JPH1187504A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法及び配線の形成方法

Publications (1)

Publication Number Publication Date
JPH1187504A true JPH1187504A (ja) 1999-03-30

Family

ID=17174121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9248160A Pending JPH1187504A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法及び配線の形成方法

Country Status (3)

Country Link
US (1) US6207486B1 (ja)
JP (1) JPH1187504A (ja)
KR (1) KR100276953B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
DE60144198D1 (de) * 2000-12-28 2011-04-21 Wyeth Llc Rekombinantes schutzprotein aus streptococcus pneumoniae
AU2003299500A1 (en) * 2002-05-17 2004-06-07 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
DE102007025326B4 (de) * 2007-05-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102007052050B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP6561366B2 (ja) * 2016-03-16 2019-08-21 株式会社Ｊｏｌｅｄ 半導体装置とその製造方法
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262371A (ja) 1989-04-03 1990-10-25 Toshiba Corp 半導体装置及びその製造方法
JP2798769B2 (ja) 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
JPH08306772A (ja) 1995-04-28 1996-11-22 Fujitsu Ltd 半導体装置の製造方法
JPH098135A (ja) 1995-06-26 1997-01-10 Toshiba Corp 半導体装置の製造方法
US5831899A (en) * 1997-04-07 1998-11-03 Integrated Device Technology, Inc. Local interconnect structure and process for six-transistor SRAM cell

Also Published As

Publication number Publication date
US6207486B1 (en) 2001-03-27
KR100276953B1 (ko) 2001-03-02
KR19990029753A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
KR100441682B1 (ko) 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법
KR100296004B1 (ko) 반도체장치및그제조방법
US7064026B2 (en) Semiconductor device having shared contact and fabrication method thereof
US7626234B2 (en) Semiconductor device with shallow trench isolation and its manufacture method
EP1168430B1 (en) Semiconductor device and method of manufacturing the same
US6087698A (en) Semiconductor device and method of manufacturing the same
JP3239940B2 (ja) 半導体装置及びその製造方法
US5777370A (en) Trench isolation of field effect transistors
JP3022744B2 (ja) 半導体装置及びその製造方法
JP2002237575A (ja) 半導体装置及びその製造方法
JP2002170953A (ja) 半導体装置及びその製造方法
US20220367271A1 (en) Semiconductor device and method for fabricating the same
KR0139772B1 (ko) 반도체 집적회로 장치 및 그 제조방법
JPH1187504A (ja) 半導体装置の製造方法及び配線の形成方法
JPH11195704A (ja) 半導体装置およびその製造方法
US6847086B2 (en) Semiconductor device and method of forming the same
US6255218B1 (en) Semiconductor device and fabrication method thereof
US8329519B2 (en) Methods for fabricating a semiconductor device having decreased contact resistance
JP2000514241A (ja) 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス
JPH07273330A (ja) 半導体装置及びその製造方法
JPH07254700A (ja) Ｍｉｓ型トランジスタおよびその製造方法
JP4956853B2 (ja) 半導体装置およびその製造方法
JP2003332347A (ja) 半導体装置および製造方法
JP3447871B2 (ja) 配線の形成方法及び半導体素子の形成方法
US6521517B1 (en) Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer