JP2021136269A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021136269A
JP2021136269A JP2020029592A JP2020029592A JP2021136269A JP 2021136269 A JP2021136269 A JP 2021136269A JP 2020029592 A JP2020029592 A JP 2020029592A JP 2020029592 A JP2020029592 A JP 2020029592A JP 2021136269 A JP2021136269 A JP 2021136269A
Authority
JP
Japan
Prior art keywords
wiring
metal
layer
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020029592A
Other languages
English (en)
Inventor
敦史 加藤
Atsushi Kato
敦史 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020029592A priority Critical patent/JP2021136269A/ja
Priority to TW109122887A priority patent/TWI743873B/zh
Priority to CN202010758379.8A priority patent/CN113380757B/zh
Priority to US17/007,626 priority patent/US11923291B2/en
Publication of JP2021136269A publication Critical patent/JP2021136269A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08112—Disposition the bonding area being at least partially embedded in the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

【課題】配線とプラグとの反応を抑制可能な半導体装置を提供する。【解決手段】一の実施形態によれば、半導体装置は、第１基板と、論理回路と、第１絶縁膜と、配線と、プラグと、金属酸化物または金属窒化物を含む第１層とを備える。論理回路は、第１基板上に設けられている。第１絶縁膜は、論理回路の上方に設けられている。配線は、第１絶縁膜内に設けられ、第１基板の上面に沿った第１方向に延び、金属を含有する第１膜および第１膜を介して第１絶縁膜内に配置された第１金属層を有する。プラグは、配線下に設けられ、第１方向と交差する第２方向に延び、配線と電気的に接続されている。第１層は、プラグの上端と配線の下端との間に設けられている。【選択図】図１３Ａ

Description

本発明の実施形態は、半導体装置に関する。
配線上にビアプラグを形成する場合、配線の材料とビアプラグの材料とが反応しやすい場合がある。この場合、配線の材料とビアプラグの材料との反応を抑制することが必要となる。
米国特許第８１９８７３０号明細書
配線とプラグとの反応を抑制可能な半導体装置を提供する。
一の実施形態によれば、半導体装置は、第１基板と、論理回路と、第１絶縁膜と、配線と、プラグと、第１層とを備える。論理回路は、第１基板上に設けられている。第１絶縁膜は、論理回路の上方に設けられている。配線は、第１絶縁膜内に設けられ、第１基板の上面に沿った第１方向に延び、金属を含有する第１膜および第１膜を介して第１絶縁膜内に配置された第１金属層を有する。プラグは、配線下に設けられ、第１方向と交差する第２方向に延び、配線と電気的に接続されている。第１層は、金属酸化物または金属窒化物を含み、プラグの上端と配線の下端との間に設けられている。
第１実施形態による半導体装置の構造の第１の例を示す断面図である。 第１実施形態による半導体装置の構造の第２の例を示す断面図である。 図１Ａおよび図１Ｂに示される半導体装置の製造方法を示す断面図である。 図２に続く図１Ａおよび図１Ｂに示される半導体装置の製造方法を示す断面図である。 図３に続く図１Ａに示される半導体装置の製造方法を示す断面図である。 図３に続く図１Ｂに示される半導体装置の製造方法を示す断面図である。 図４Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。 図４Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。 図５Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。 図５Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。 図６Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。 図６Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。 図７Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。 図７Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。 第２実施形態による半導体装置の構造の第１の例を示す断面図である。 第２実施形態による半導体装置の構造の第２の例を示す断面図である。 第３実施形態による半導体装置の構造を示す断面図である。 第３実施形態による半導体装置において柱状部の構造を示す断面図である。 第３実施形態による半導体装置の製造方法を示す断面図である。 第３実施形態による半導体装置の構造の第１の例を示す断面図である。 第３実施形態による半導体装置の構造の第２の例を示す断面図である。 第３実施形態による半導体装置の構造の第３の例を示す断面図である。 第３実施形態による半導体装置の構造の第４の例を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図１Ａから図１４Ｂにおいて、同一または類似する構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
図１Ａは、第１実施形態による半導体装置の構造の第１の例を示す断面図である。図１Ｂは、第１実施形態による半導体装置の構造の第２の例を示す断面図である。第１の実施形態による半導体装置は、図１Ａまたは図１Ｂに示すように、基板１と、第１絶縁膜の一例である第１層間絶縁膜２と、複数の配線３と、第２絶縁膜の一例である第２層間絶縁膜４および第３層間絶縁膜５と、プラグの一例であるビアプラグ７と、第２金属層の一例である金属層６と、金属酸化物または金属窒化物を含む第１層の一例である金属酸化層８１とを備える。
図１Ａは、ビアプラグ７が配線３上に位置ずれを起こさずに形成された場合の半導体装置を示し、図１Ｂは、ビアプラグ７が配線３上に位置ずれを起こして形成された場合の半導体装置を示している。以下、図１Ａを参照して、第１の実施形態による半導体装置の構造を説明する。この説明の中で、図１Ｂも適宜参照する。
基板１は、例えば、シリコン（Ｓｉ）基板などの半導体基板である。図１Ａは、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。Ｙ方向は、後述する第１基板（基板１５）の上面に沿った第１方向の一例である。Ｚ方向は、第１方向と交差する第２方向の一例である。
第１層間絶縁膜２は、基板１上に形成されている。第１層間絶縁膜２は、例えばシリコン酸化膜（ＳｉＯ２膜）である。第１層間絶縁膜２は、基板１上に直接形成されていてもよいし、基板１上に他の層を介して形成されていてもよい。
複数の配線３は、基板１の上方に設けられた同じ配線層内に含まれており、第１層間絶縁膜２内に形成されている。図１Ａは、一例として２本の配線３を示している。これらの配線３は、Ｙ方向に延びており、Ｘ方向に互いに間隔を空けて並べられている。複数の配線３は、金属を含有する第１膜の一例である第１バリアメタル膜３ａと、第１金属層の一例であり、第１バリアメタル膜３ａを介して第１層間絶縁膜２内に配置された配線金属層３ｂとを有する。配線金属層３ｂは、例えば銅（Ｃｕ）を含む金属層である。第１バリアメタル膜３ａは、配線金属層３ｂに含有されている成分（例えば、銅）が第１層間絶縁膜２内に拡散することを防止するために設けられている。第１バリアメタル膜３ａは、例えばチタン（Ｔｉ）を含有する。配線３は、第１層間絶縁膜２に、Ｙ方向に延び、Ｘ方向に互いに間隔を空けて並べられた複数の開口部を形成し、形成された複数の開口部内に、第１バリアメタル膜３ａを介して配線金属層３ｂを配置することで形成することができる。配線３は、図１Ａの態様に限らず、例えば、金属パッド（Ｃｕパッド）や、コンタクトプラグまたはビアプラグなどの金属プラグ（Ｃｕプラグ）であってもよい。
金属層６は、配線３上に形成されている。図１Ａに示される例において、金属層６は、ビアプラグ７下の配線３の配線金属層３ｂ上に形成されている。より詳しくは、金属層６は、下方において配線金属層３ｂに隣接し、側方において第１バリアメタル膜３ａに隣接している。金属層６は、第１バリアメタル膜３ａに含有されている成分（例えば、チタン）を含有する。金属層６は、例えば、配線３と第２および第３層間絶縁膜４、５とを形成した後に、ビアプラグ７を形成するために第２および第３層間絶縁膜４、５内にビアホールを形成し、その後、窒素（Ｎ２）、水素（Ｈ２）およびアルゴン（Ａｒ）のいずれかを含む雰囲気下で第１バリアメタル膜３ａをアニールすることで形成することができる。より具体的には、第１バリアメタル膜３ａをアニールすることで、第１バリアメタル膜３ａに含有されている成分（例えば、チタン）が配線金属層３ｂの上端部に拡散し、拡散された成分からなる金属層６が形成される。図１Ａに示すように、金属層６を有する配線３の第１バリアメタル膜３ａの下部は、金属層６を有しない配線３の第１バリアメタル膜３ａの下部よりも厚さが薄くなっている。
一方、図１Ｂでは、ビアプラグ７を形成するために第２および第３層間絶縁膜４、５内にビアホールを形成する際に、ビアホールが左の配線３に対して位置ずれを起こしている。そのため、左の配線３の右上端のみがビアホールに対して露出されて窒素、水素またはアルゴンを含む雰囲気に晒される。この場合、図１Ｂに示すように、ビアホールに対して露出された配線３の右上端側において第１バリアメタル膜３ａに含有されている成分の拡散が局所的に促進されて金属層６の厚みが厚くなり、一方、第２層間絶縁膜４に覆われた配線３の左上端側に向かうほど金属層６の厚みが薄くなる。
金属酸化層８１は、配線３とビアプラグ７との反応を抑制するためにビアプラグ７下の配線３上に形成されている。図１Ａに示される例において、金属酸化層８１は、金属層６上に形成されている。より詳しくは、金属酸化層８１は、下方において金属層６に隣接し、側方において第１バリアメタル膜３ａに隣接している。また、図１Ａに示される例において、金属酸化層８１の上端の位置は、Ｚ方向において第１バリアメタル膜３ａの上端の位置および第１層間絶縁膜２の上端の位置と一致している。金属酸化層８１は、金属層６に含有されている成分（例えば、チタン）の酸化物を含有し、例えば、酸化チタン（ＴｉＯｘ）を含有する。このような金属酸化層８１は、例えば、金属層６を形成した後、酸素を含む雰囲気下でのアニールによって金属層６を酸化することで形成することができる。酸化によって金属層６の殆ど全てを金属酸化層８１に置換する場合、金属酸化層８１は、下方において金属層６を介さずに配線金属層３ｂに直接隣接していてもよい。また、金属酸化層８１は、金属層６の反応（酸化等）によらない金属層６に対して独立した成膜プロセスで配線３上に形成されていてもよい。
一方、図１Ｂに示すように、ビアホールの位置ずれによって配線３の右上端のみがビアホールに対して露出されて酸素の雰囲気に晒される場合、配線３の右上端側において金属層６の酸化が局所的に促進されて金属酸化層８１の厚みが厚くなり、一方、第２層間絶縁膜４に覆われた配線３の左上端側に向かうほど金属酸化層８１の厚みが薄くなる。
第２層間絶縁膜４および第３層間絶縁膜５は、第１層間絶縁膜２上または配線３上に順に形成されている。第２層間絶縁膜４は、例えばシリコン炭窒化膜（ＳｉＣＮ膜）である。第３層間絶縁膜５は、例えばシリコン酸化膜である。
ビアプラグ７は、第２および第３層間絶縁膜４、５内において、いずれかの配線３上に形成されている。図１Ａに示される例において、ビアプラグ７は、金属酸化層８１が形成された配線３上に形成されている。ビアプラグ７の下端は金属酸化層８１に接している。言い換えれば、金属酸化層８１は、ビアプラグ７の下端と配線３の上端との間に形成されている。なお、既述したように、金属酸化層８１と配線３の上端との間には、金属層６が形成されている場合がある。図１Ａは、左の配線３上に形成されたビアプラグ７を示している。図１Ａに示される例において、ビアプラグ７は、左の配線３上においてＺ方向に延びている。ビアプラグ７は、例えば、金属窒化膜の一例である第２バリアメタル膜７ａと、第３金属層の一例であるプラグ金属層７ｂとを有する。第２バリアメタル膜７ａは、例えば、窒化チタン（ＴｉＮ）または窒化タングステン（ＷＮ）を含有するバリアメタル膜である。プラグ金属層７ｂは、例えば、タングステン（Ｗ）を含有するＷプラグ材層である。ビアプラグ７は、第２および第３層間絶縁膜４、５内に、金属酸化層８１が形成された配線３に達するビアホールを形成し、ビアホール内に第２バリアメタル膜７ａおよびプラグ金属層７ｂを順に形成することで得ることができる。
一方、図１Ｂでは、第２および第３層間絶縁膜４、５内にビアホールを形成する際に、ビアホールが左の配線３に対して位置ずれを起こしている。そのため、第２バリアメタル膜７ａが、左の配線３の側面にも形成されている。その結果、プラグ金属層７ｂが、第２および第３層間絶縁膜４、５の側面や第１層間絶縁膜２の表面に第２バリアメタル膜７ａを介して形成されており、また、左の配線３の上面および側面に第２バリアメタル膜７ａを介して形成されている。第１の実施形態による半導体装置は、図１Ａに示される構造および図１Ｂに示される構造のいずれを有していてもよい。
第１の実施形態による半導体装置は、どのような半導体装置としてもよく、例えば３次元半導体メモリとしてもよい。この場合、３次元半導体メモリは、メモリセルアレイを含むアレイチップと、ＣＭＯＳ回路を含む回路チップとが貼り合わされて形成されていてもよい。また、図１Ａまたは図１Ｂの配線３とビアプラグ７は、アレイチップ内に設けられていてもよいし、回路チップ内に設けられていてもよい。また、第１の実施形態による半導体装置は、基板１を備えていなくてもよい。このような半導体装置の例を、後述する第３実施形態にて説明する。
（製造方法）
次に、図２乃至図８Ｂを参照して、以上のように構成された第１実施形態による半導体装置の製造方法について説明する。
図２は、図１Ａおよび図１Ｂに示される半導体装置の製造方法を示す断面図である。まず、図２に示すように、基板１上に第１層間絶縁膜２を形成し、その後、第１層間絶縁膜２に、Ｘ方向に互いに間隔を空けてＹ方向に延びる複数の開口部Ｏを形成する。開口部Ｏは、第１開口部の一例である。複数の開口部Ｏは、例えば、リソグラフィ技術によって形成する。
図３は、図２に続く図１Ａおよび図１Ｂに示される半導体装置の製造方法を示す断面図である。第１層間絶縁膜２に複数の開口部Ｏを形成した後、図３に示すように、複数の開口部Ｏ内に第１バリアメタル膜３ａを介して配線金属層３ｂを形成することで、複数の配線３を形成する。第１バリアメタル膜３ａは、例えば、スパッタリングによって形成する。配線金属層３ｂは、例えば、Ｃｕメッキプロセスによって形成する。配線金属層３ｂは、例えば、スパッタリングによって第１バリアメタル膜３ａ上にＣｕシード層を形成したうえで、Ｃｕシード層を介して第１バリアメタル膜３ａ上に形成してもよい。
図４Ａは、図３に続く図１Ａに示される半導体装置の製造方法を示す断面図である。図４Ｂは、図３に続く図１Ｂに示される半導体装置の製造方法を示す断面図である。複数の配線３を形成した後、図４Ａに示すように、第１層間絶縁膜２上および複数の配線３上に第２層間絶縁膜４と第３層間絶縁膜５とを順に形成する。第２層間絶縁膜４および第３層間絶縁膜５を形成した後、図４Ａに示すように、第２および第３層間絶縁膜４、５内に、いずれかの配線３（すなわち、金属酸化層８１を形成する予定の配線３）に達するビアホールＨを形成する。ビアホールＨは、第２開口部の一例である。ビアホールＨを形成した結果、ビアホールＨ内に配線３の上面が露出する。ビアホールＨは、例えば、リソグラフィ技術によって形成する。図４Ｂでは、ビアホールＨが配線３に対して位置ずれを起こしており、ビアホールＨ内に配線３の上面および側面が露出している。
図５Ａは、図４Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。図５Ｂは、図４Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。ビアホールＨを形成した後、図５Ａに示すように、ビアホールＨで露出された配線３の上端に、第１バリアメタル膜３ａに含有されている成分（例えば、チタン）を含有する金属層６を形成する。金属層６は、例えば、窒素、水素およびアルゴンのいずれかを含む雰囲気下で第１バリアメタル膜３ａをアニールし、アニールによって第１バリアメタル膜３ａに含有されている成分（例えば、チタン）を配線３すなわち配線金属層３ｂの上端に所定の深さにわたって拡散させることで形成する。図５Ｂでは、ビアホールＨが配線３に対して位置ずれを起こしているため、ビアホールＨ内に露出する配線３の右上端側において金属層６の厚みが厚くなっており、配線３の左上端側に向かうほど金属層６の厚みが薄くなっている。
図６Ａは、図５Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。図６Ｂは、図５Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。金属層６を形成した後、図６Ａに示すように、金属層６を酸化することで配線３上に金属酸化層８１を形成する。金属層６の酸化によって金属酸化層８１を形成することで、金属酸化層８１の形成に要する工数を抑えることができる。金属層６の酸化は、酸素を含む雰囲気下で金属層６をアニールすることで行う。図６Ｂでは、ビアホールＨが配線３に対して位置ずれを起こしているため、ビアホールＨ内に露出する配線３の右上端側において金属酸化層８１の厚みが厚くなっており、配線３の左上端側に向かうほど金属酸化層８１の厚みが薄くなっている。
図７Ａは、図６Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。図７Ｂは、図６Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。金属酸化層８１を形成した後、図７Ａに示すように、ビアホールＨ内および第３層間絶縁膜５上に第２バリアメタル膜７ａを形成する。第２バリアメタル膜７ａが窒化チタンを含有するものである場合、第２バリアメタル膜７ａは、塩素を含有する材料ガスを用いた熱ＣＶＤ（Chemical Vapor Deposition）法またはプラズマＣＶＤ法で形成する。塩素を含有する材料ガスは、例えば、四塩化チタン（ＴｉＣｌ４）を含むガスである。第２バリアメタル膜７ａが窒化タングステンを含有するものである場合、第２バリアメタル膜７ａは、フッ素を含有する材料ガスを用いた熱ＣＶＤ法またはプラズマＣＶＤ法で形成する。図７Ｂでは、第２バリアメタル膜７ａが配線３の側面にも形成される。
図８Ａは、図７Ａに続く図１Ａに示される半導体装置の製造方法を示す断面図である。図８Ｂは、図７Ｂに続く図１Ｂに示される半導体装置の製造方法を示す断面図である。第２バリアメタル膜７ａを形成した後、図８Ａに示すように、第２バリアメタル膜７ａ上にプラグ金属層７ｂを形成する。プラグ金属層７ｂは、例えば、ＣＶＤ法によって形成する。図８Ｂでは、プラグ金属層７ｂが配線３の側面にも第２バリアメタル膜７ａを介して形成されている。
プラグ金属層７ｂを形成した後、プラグ金属層７ｂの表面を平坦化することで、ビアホールＨ外のプラグ金属層７ｂおよび第２バリアメタル膜７ａが除去され、ビアホールＨ内にビアプラグ７が形成される（図１Ａ，図１Ｂ）。ビアプラグ７は、配線３に接するように形成されることで、配線３に電気的に接続されている。プラグ金属層７ｂの平坦化は、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって行う。その後、基板１上に種々の層間絶縁膜、配線層、プラグ金属層などが形成される。このようにして、本実施形態の半導体装置が製造される。
ここで、もし配線３上に金属酸化層８１を形成しない場合、塩素またはフッ素を含有する材料ガスを用いて第２バリアメタル膜７ａを成膜するときに、残留塩素または残留フッ素が第１バリアメタル膜３ａに含有された成分（例えば、チタン）と反応して第１バリアメタル膜３ａと配線金属層３ｂとの密着性が低下することで、配線金属層３ｂが動いてしまう。配線金属層３ｂが動くことで、第１バリアメタル膜３ａと配線金属層３ｂとの間にボイドが発生してしまう。ボイドが発生することで、配線３の電気抵抗値が設計値から大きく変化して配線信頼性を確保できなくなってしまう。
これに対して、第１実施形態による半導体装置においては、ビアプラグ７の下端と配線３の上端との間に、塩素およびフッ素に対して反応性が低い金属酸化層８１が形成されている。これにより、残留塩素または残留フッ素と第１バリアメタル膜３ａに含有された成分（チタン）との反応を金属酸化層８１によって抑制することができる。これにより、ボイドの発生を抑制して配線信頼性を確保することができる。また、ビアプラグ７の下端に接するように金属酸化層８１を設けることで、残留塩素または残留フッ素と第１バリアメタル膜３ａに含有された成分（チタン）との反応をさらに効果的に抑制することができる。
（第２実施形態）
次に、金属酸化／窒化層の一例として金属窒化層を備えた第２の実施形態による半導体装置について説明する。図９Ａは、第２実施形態による半導体装置の構造の第１の例を示す断面図である。図９Ｂは、第２実施形態による半導体装置の構造の第２の例を示す断面図である。
第１実施形態とは異なり、第２実施形態による半導体装置は、金属酸化層８１の代わりに、金属酸化／窒化層の一例として金属窒化層８２を備えている。金属窒化層８２の形成位置は、金属酸化層８１と同様に、ビアプラグ７の下端と配線３の上端との間である。金属窒化層８２は、例えば、窒化チタン（ＴｉＮ）を含有する。金属窒化層８２は、例えば、図５Ａおよび図５Ｂに示したように配線３上に金属層６を形成したうえで、形成された金属層６を窒化することで形成することができる。金属層６の窒化によって金属窒化層８２を形成することで、金属窒化層８２の形成に要する工数を抑えることができる。金属層６の窒化は、例えば、アンモニア（ＮＨ３）を含む雰囲気下で金属層６をアニールまたはプラズマ処理することで行うことができる。
第２の実施形態による半導体装置においては、ビアプラグ７の下端と配線３の上端との間に、塩素およびフッ素に対して反応性が低い金属窒化層８２が形成されている。これにより、残留塩素または残留フッ素と第１バリアメタル膜３ａに含有された成分（チタン）との反応を金属窒化層８２によって抑制することができる。
（第３実施形態）
図１０は、第３実施形態による半導体装置の構造を示す断面図である。図１０に示される半導体装置は、アレイチップＣ１と回路チップＣ２が貼り合わされた３次元メモリである。
アレイチップＣ１は、３次元に配置された複数のメモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１上の絶縁膜１２と、メモリセルアレイ１１下の層間絶縁膜１３とを備えている。絶縁膜１２は例えば、シリコン酸化膜またはシリコン窒化膜である。層間絶縁膜１３は例えば、シリコン酸化膜、またはシリコン酸化膜とその他の絶縁膜とを含む積層膜である。
回路チップＣ２は、アレイチップＣ１下に設けられている。符号Ｓは、アレイチップＣ１と回路チップＣ２との貼合面を示す。回路チップＣ２は、層間絶縁膜１４と、層間絶縁膜１４下の基板１５とを備えている。層間絶縁膜１４は例えば、シリコン酸化膜、またはシリコン酸化膜とその他の絶縁膜とを含む積層膜である。基板１５は、第１基板の一例であり、例えば、シリコン基板などの半導体基板である。図１０は、基板１５の表面すなわち上面に平行で互いに垂直なＸ方向およびＹ方向と、基板１５の表面に垂直なＺ方向とを示している。Ｙ方向は、第１方向の例であり、Ｘ方向は、第１方向と交差する第２方向の例であり、Ｚ方向は、第１および第２方向と交差する第３方向の例である。
アレイチップＣ１は、メモリセルアレイ１１内の複数の電極層として、複数のワード線ＷＬと、ソース線ＳＬとを備えている。図１０は、メモリセルアレイ１１の階段構造部２１を示している。各ワード線ＷＬは、コンタクトプラグ２２を介してワード配線層２３と電気的に接続されている。複数のワード線ＷＬを貫通する各柱状部ＣＬは、ビアプラグ２４を介してビット線ＢＬと電気的に接続されており、かつソース線ＳＬと電気的に接続されている。ソース線ＳＬは、半導体層である第１層ＳＬ１と、金属層である第２層ＳＬ２とを含んでいる。符号Ｖは、ビット線ＢＬ下に設けられたビアプラグを示している。
回路チップＣ２は、複数のトランジスタ３１を備えている。各トランジスタ３１は、基板１５上にゲート絶縁膜を介して設けられたゲート電極３２と、基板１５内に設けられた不図示のソース拡散層およびドレイン拡散層とを備えている。また、回路チップＣ２は、これらのトランジスタ３１のソース拡散層またはドレイン拡散層上に設けられた複数のコンタクトプラグ３３と、これらのコンタクトプラグ３３上に設けられ、複数の配線を含む配線層３４と、配線層３４上に設けられ、複数の配線を含む配線層３５とを備えている。
回路チップＣ２はさらに、配線層３５上に設けられ、複数の配線を含む配線層３６と、配線層３６上に設けられた複数のビアプラグ３７と、これらのビアプラグ３７上に設けられた複数の金属パッド３８とを備えている。金属パッド３８は例えば、Ｃｕ（銅）層またはＡｌ（アルミニウム）層である。回路チップＣ２は、アレイチップＣ１の動作を制御する制御回路（論理回路）として機能する。この制御回路は、トランジスタ３１などにより構成されており、金属パッド３８に電気的に接続されている。
アレイチップＣ１は、金属パッド３８上に設けられた複数の金属パッド４１と、金属パッド４１上に設けられた複数のビアプラグ４２とを備えている。また、アレイチップＣ１は、これらのビアプラグ４２上に設けられ、複数の配線を含む配線層４３と、配線層４３上に設けられ、複数の配線を含む配線層４４とを備えている。金属パッド４１は例えば、Ｃｕ層またはＡｌ層である。上述のビアプラグＶは、配線層４３に含まれている。
アレイチップＣ１はさらに、配線層４４上に設けられた複数のビアプラグ４５と、これらのビアプラグ４５上や絶縁膜１２上に設けられた金属パッド４６と、金属パッド４６上や絶縁膜１２上に設けられたパッシベーション膜４７とを備えている。金属パッド４６は例えば、Ｃｕ層またはＡｌ層であり、図１０の半導体装置の外部接続パッド（ボンディングパッド）として機能する。パッシベーション膜４７は例えば、シリコン酸化膜などの絶縁膜であり、金属パッド４６の上面を露出させる開口部Ｐを有している。金属パッド４６は、この開口部Ｐを介してボンディングワイヤ、はんだボール、金属バンプなどにより実装基板や他の装置に接続可能である。
図１１は、第３実施形態による半導体装置において柱状部ＣＬの構造を示す断面図である。
図１１に示すように、メモリセルアレイ１１は、層間絶縁膜１３（図１０）上に交互に積層された複数のワード線ＷＬと複数の絶縁層５１とを備えている。ワード線ＷＬは、例えばＷ（タングステン）層である。絶縁層５１は、例えばシリコン酸化膜である。
柱状部ＣＬは、ブロック絶縁膜５２、電荷蓄積層５３、トンネル絶縁膜５４、チャネル半導体層５５、およびコア絶縁膜５６を順に含んでいる。電荷蓄積層５３は、例えばシリコン窒化膜であり、ワード線ＷＬおよび絶縁層５１の側面にブロック絶縁膜５２を介して形成されている。電荷蓄積層５３は、ポリシリコン層などの半導体層でもよい。チャネル半導体層５５は、例えばポリシリコン層であり、電荷蓄積層５３の側面にトンネル絶縁膜５４を介して形成されている。ブロック絶縁膜５２、トンネル絶縁膜５４、およびコア絶縁膜５６は、例えばシリコン酸化膜または金属絶縁膜である。
図１２は、第３実施形態による半導体装置の製造方法を示す断面図である。図１２は、複数のアレイチップＣ１を含むアレイウェハＷ１と、複数の回路チップＣ２を含む回路ウェハＷ２とを示している。アレイウェハＷ１はメモリウェハとも呼ばれ、回路ウェハＷ２はＣＭＯＳウェハとも呼ばれる。
図１２のメモリウェハＷ１の向きは、図１０のアレイチップＣ１の向きとは逆である。第３実施形態では、アレイウェハＷ１と回路ウェハＷ２とを貼り合わせることで半導体装置を製造する。図１２は、貼合のために向きを反転される前のメモリウェハＷ１を示しており、図１０は、貼合のために向きを反転されて貼合およびダイシングされた後のアレイチップＣ１を示している。
図１２において、符号Ｓ１はメモリウェハＷ１の上面を示し、符号Ｓ２は回路ウェハＷ２の上面を示している。メモリウェハＷ１は、絶縁膜１２下に設けられた基板１６を備えている。基板１６は例えば、シリコン基板などの半導体基板である。基板１６は第２基板の一例である。
第３実施形態ではまず、図１２に示すように、メモリウェハＷ１の基板１６上にメモリセルアレイ１１、絶縁膜１２、層間絶縁膜１３、階段構造部２１、金属パッド４１などを形成し、回路ウェハＷ２の基板１５上に層間絶縁膜１４、トランジスタ３１、金属パッド３８などを形成する。例えば、基板１６上にビアプラグ４５、配線層４４、配線層４３、ビアプラグ４２、および金属パッド４１が順に形成される。また、基板１５上にコンタクトプラグ３３、配線層３４、配線層３５、配線層３６、ビアプラグ３７、および金属パッド３８が順に形成される。次に、アレイウェハＷ１と回路ウェハＷ２とを機械的圧力により貼り合わせる。これにより、層間絶縁膜１３と層間絶縁膜１４とが接着される。次に、アレイウェハＷ１および回路ウェハＷ２を４００℃でアニールする。これにより、金属パッド４１と金属パッド３８とが接合される。
その後、基板１５をＣＭＰにより薄膜化し、基板１６をＣＭＰにより除去した後、アレイウェハＷ１および回路ウェハＷ２を複数のチップに切断する。こうして、図１０の半導体装置が製造される。なお、金属パッド４６とパッシベーション膜４７は例えば、基板１５の薄膜化および基板１６の除去の後に、絶縁膜１２上に形成される。
なお、本実施形態ではアレイウェハＷ１と回路ウェハＷ２とを貼り合わせているが、代わりにアレイウェハＷ１同士を貼り合わせてもよい。図１０から図１２を参照して前述した内容や、図１３Ａ、図１３Ｂ、図１４Ａおよび図１４Ｂを参照して後述する内容は、アレイウェハＷ１同士の貼合にも適用可能である。
また、図１０は、層間絶縁膜１３と層間絶縁膜１４との境界面や、金属パッド４１と金属パッド３８との境界面を示しているが、上記のアニール後はこれらの境界面が観察されなくなることが一般的である。しかしながら、これらの境界面のあった位置は、例えば金属パッド４１の側面や金属パッド３８の側面の傾きや、金属パッド４１の側面と金属パッド３８との位置ずれを検出することで推定することができる。
第１実施形態の半導体装置の構造や、第２実施形態の半導体装置の構造は、第３実施形態のアレイチップＣ１に適用可能である。以下、このような構造の例を、図１３Ａ、図１３Ｂ、図１４Ａおよび図１４Ｂを参照して説明する。
図１３Ａは、第３実施形態による半導体装置の構造の第１の例を示す断面図である。図１３Ｂは、第３実施形態による半導体装置の構造の第２の例を示す断面図である。図１３Ａおよび図１３Ｂに示される半導体装置は、第１実施形態による半導体装置の構造を、第３実施形態のアレイチップＣ１に適用して実現されたものである。より詳しくは、図１３Ａは、ビアプラグ７が配線３に対して位置ずれを起こさずに形成された場合の半導体装置を示し、図１３Ｂは、ビアプラグ７が配線３上に対して位置ずれを起こして形成された場合の半導体装置を示している。図１３Ａおよび図１３Ｂに示される半導体装置は、アレイウェハＷ１と回路ウェハＷ２とを貼り合わせを経て製造されるため、図１３Ａおよび図１３Ｂに示されるアレイチップＣ１の向きは、図１Ａおよび図１Ｂに示される半導体装置の向きとは逆である。
以下、図１３Ａに示される半導体装置の構造を説明するが、この説明は、図１３Ｂに示される半導体装置にも適用可能である。
図１３Ａに示される半導体装置を製造する際には、図２、図３、図４Ａ、図５Ａ、図６Ａ、図７Ａおよび図８Ａの工程を実施して、図１Ａに示される構造を有するアレイウェハＷ１を作製する。この際に、第１層間絶縁膜２、複数の配線３、金属層６、金属酸化層８１、第２層間絶縁膜４、第３層間絶縁膜５およびビアプラグ７は、基板１の代わりに基板１６上に形成する。
次に、図１２を参照して説明したように、このアレイウェハＷ１と回路ウェハＷ２とを貼り合わせて、その後にダイシング等を行う。このようにして、図１３Ａの半導体装置が製造される。
なお、この例の配線３とビアプラグ７は、例えば、図１０に示されるビット線ＢＬとビアプラグＶである。図１Ａでは、配線３上にビアプラグ７が形成されているが、図１０や図１３Ａでは、配線３（ビット線ＢＬ）下にビアプラグ７（ビアプラグＶ）が形成されている。また、図１Ａでは、ビアプラグ７の下端と配線３の上端との間に金属酸化層８１が形成されているが、図１３Ａでは、ビアプラグ７の上端と配線３の下端との間に金属酸化層８１が形成されている。
図１４Ａは、第３実施形態による半導体装置の構造の第３の例を示す断面図である。図１４Ｂは、第３実施形態による半導体装置の構造の第４の例を示す断面図である。図１４Ａおよび図１４Ｂに示される半導体装置は、第２実施形態による半導体装置の構造を、第３実施形態のアレイチップＣ１に適用して実現されたものである。図１４Ａは、ビアプラグ７が配線３に対して位置ずれを起こさずに形成された場合の半導体装置を示し、図１４Ｂは、ビアプラグ９が配線３上に対して位置ずれを起こして形成された場合の半導体装置を示している。図１４Ａおよび図１４Ｂに示される半導体装置は、アレイウェハＷ１と回路ウェハＷ２とを貼り合わせを経て製造されるため、図１４Ａおよび図１４Ｂに示されるアレイチップＣ１の向きは、図９Ａおよび図９Ｂに示される半導体装置の向きとは逆である。
以下、図１４Ａに示される半導体装置の構造を説明するが、この説明は、図１４Ｂに示される半導体装置にも適用可能である。
図１４Ａに示される半導体装置を製造する際には、図９Ａに示す構造を有するアレイウェハＷ１を作製する。この際に、第１層間絶縁膜２、複数の配線３、金属層６、金属窒化層８２、第２層間絶縁膜４、第３層間絶縁膜５およびビアプラグ７は、基板１の代わりに基板１６上に形成する。
次に、図１２を参照して説明したように、このアレイウェハＷ１と回路ウェハＷ２とを貼り合わせて、その後にダイシング等を行う。このようにして、図１４Ａに示される半導体装置が製造される。
なお、この例の配線３とビアプラグ９は、例えば、図１０に示されるビット線ＢＬとビアプラグＶである。図９Ａでは、配線３上にビアプラグ７が形成されているが、図１０や図１４Ａでは、配線３（ビット線ＢＬ）下にビアプラグ７（ビアプラグＶ）が形成されている。また、図９Ａでは、ビアプラグ７の下端と配線３の上端との間に金属窒化層８２が形成されているが、図１４Ａでは、ビアプラグ７の上端と配線３の下端との間に金属窒化層８２が形成されている。
以上のように、第３実施形態による半導体装置は、ビアプラグ７の上端と配線３の下端との間に、金属酸化層８１または金属窒化層８２を備えている。これにより、残留塩素または残留フッ素と第１バリアメタル膜３ａに含有された成分との反応を金属酸化層８１または金属窒化層８２によって抑制することができるので、配線３とビアプラグ７との反応を抑制することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
２：第１層間絶縁膜、３：配線、３ａ：第１バリアメタル膜、３ｂ：配線金属層、４：第２層間絶縁膜、５：第３層間絶縁膜、６：金属層、７：ビアプラグ、７ａ：第２バリアメタル膜、７ｂ：プラグ金属層、８１：金属酸化層、８２：金属窒化層、１５：基板、１６：基板

Claims (12)

  1. 第１基板と、
    前記第１基板上に設けられた論理回路と、
    前記論理回路の上方に設けられた第１絶縁膜と、
    前記第１絶縁膜内に設けられ、前記第１基板の上面に沿った第１方向に延び、金属を含有する第１膜および前記第１膜を介して前記第１絶縁膜内に配置された第１金属層を有する配線と、
    前記配線下に設けられ、前記第１方向と交差する第２方向に延び、前記配線と電気的に接続されたプラグと、
    前記プラグの上端と前記配線の下端との間に設けられた金属酸化物または金属窒化物を含む第１層と、を備える半導体装置。
  2. 前記第１層は、前記プラグの上端に接している、請求項１に記載の半導体装置。
  3. 前記第１層の下端の位置は、前記第２方向において前記第１膜の下端の位置と一致している、請求項１または２に記載の半導体装置。
  4. 前記第１層は、前記第１膜に含有されている成分の酸化物または窒化物を含有する、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記第１層と前記第１金属層との間に設けられ、前記第１膜に含有されている成分を含有する第２金属層をさらに備える、請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記第１膜は、チタンを含有する、請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記第１層は、酸化チタンを含有する、請求項６に記載の半導体装置。
  8. 前記第１層は、窒化チタンを含有する、請求項６に記載の半導体装置。
  9. 前記プラグは、前記論理回路の上方かつ前記第１絶縁膜下に設けられた第２絶縁膜内に設けられ、金属窒化膜と、前記金属窒化膜を介して前記第２絶縁膜内に配置された第３金属層とを有する、請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記第３金属層は、タングステンを含有し、
    前記金属窒化膜は、窒化チタンまたは窒化タングステンを含有する、請求項９に記載の半導体装置。
  11. 前記配線の前記第１金属層は、銅を含有する、請求項１から１０のいずれか１項に記載の半導体装置。
  12. 基板と、
    前記の上方に設けられた第１絶縁膜と、
    前記第１絶縁膜内に設けられ、前記基板の上面に沿った第１方向に延び、金属を含有する第１膜および前記第１膜を介して前記第１絶縁膜内に配置された第１金属層を有する配線と、
    前記配線上に設けられ、前記第１方向と交差する第２方向に延び、前記配線と電気的に接続されたプラグと、
    前記プラグの下端と前記配線の上端との間に設けられた金属酸化物または金属窒化物を含む第１層と、を備える半導体装置。
JP2020029592A 2020-02-25 2020-02-25 半導体装置 Pending JP2021136269A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020029592A JP2021136269A (ja) 2020-02-25 2020-02-25 半導体装置
TW109122887A TWI743873B (zh) 2020-02-25 2020-07-07 半導體裝置
CN202010758379.8A CN113380757B (zh) 2020-02-25 2020-07-31 半导体装置
US17/007,626 US11923291B2 (en) 2020-02-25 2020-08-31 Via connection to wiring in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020029592A JP2021136269A (ja) 2020-02-25 2020-02-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2021136269A true JP2021136269A (ja) 2021-09-13

Family

ID=77366388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020029592A Pending JP2021136269A (ja) 2020-02-25 2020-02-25 半導体装置

Country Status (4)

Country Link
US (1) US11923291B2 (ja)
JP (1) JP2021136269A (ja)
CN (1) CN113380757B (ja)
TW (1) TWI743873B (ja)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960008558B1 (en) 1993-03-02 1996-06-28 Samsung Electronics Co Ltd Low resistance contact structure and manufacturing method of high integrated semiconductor device
JPH1126577A (ja) * 1997-07-01 1999-01-29 Sony Corp 配線間コンタクトおよびその形成方法
JPH1187504A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 半導体装置の製造方法及び配線の形成方法
KR100463178B1 (ko) * 2002-04-19 2004-12-23 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
TWI227046B (en) * 2003-11-11 2005-01-21 United Microelectronics Corp Process of metal interconnects
JP2007266073A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 半導体装置及びその製造方法
TW200814156A (en) 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
JP5413563B2 (ja) 2007-01-10 2014-02-12 日本電気株式会社 半導体装置及びその製造方法
US7745282B2 (en) * 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
KR101416317B1 (ko) 2008-03-05 2014-07-08 삼성전자주식회사 반도체 소자의 배선층 형성 방법
JP2010123586A (ja) 2008-11-17 2010-06-03 Nec Electronics Corp 半導体装置、半導体装置の製造方法
JP5788785B2 (ja) 2011-01-27 2015-10-07 東京エレクトロン株式会社 Ｃｕ配線の形成方法および成膜システム
JP5922915B2 (ja) * 2011-12-02 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8785283B2 (en) * 2012-12-05 2014-07-22 United Microelectronics Corp. Method for forming semiconductor structure having metal connection
US20150171011A1 (en) * 2013-12-13 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2015160963A (ja) 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
KR20180061473A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2019114750A (ja) * 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10431494B2 (en) * 2018-01-29 2019-10-01 International Business Machines Corporation BEOL self-aligned interconnect structure
US11776898B2 (en) * 2018-02-22 2023-10-03 Intel Corporation Sidewall interconnect metallization structures for integrated circuit devices
KR20210119509A (ko) * 2019-04-30 2021-10-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 임베디드 동적 랜덤 액세스 메모리를 구비한 3차원 메모리 장치

Also Published As

Publication number Publication date
TW202133332A (zh) 2021-09-01
CN113380757A (zh) 2021-09-10
CN113380757B (zh) 2024-04-12
US20210265265A1 (en) 2021-08-26
US11923291B2 (en) 2024-03-05
TWI743873B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
TWI750576B (zh) 半導體裝置及其製造方法
JP2020145233A (ja) 半導体装置およびその製造方法
JP2021034560A (ja) 半導体装置およびその製造方法
US11380638B2 (en) Semiconductor device including bonding pads and method of manufacturing the same
TWI786514B (zh) 半導體裝置
TWI814153B (zh) 半導體裝置及其製造方法
TWI808340B (zh) 半導體記憶裝置及其製造方法
TWI787842B (zh) 半導體裝置及其製造方法
JP2021136269A (ja) 半導体装置
TWI784292B (zh) 半導體裝置及其製造方法
JP2021082703A (ja) 半導体装置およびその製造方法
US11658110B2 (en) Semiconductor device and method for manufacturing the semiconductor device