JP5413563B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5413563B2 JP5413563B2 JP2008553131A JP2008553131A JP5413563B2 JP 5413563 B2 JP5413563 B2 JP 5413563B2 JP 2008553131 A JP2008553131 A JP 2008553131A JP 2008553131 A JP2008553131 A JP 2008553131A JP 5413563 B2 JP5413563 B2 JP 5413563B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- liner
- semiconductor device
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title description 19
- 239000010949 copper Substances 0.000 claims description 307
- 229910052802 copper Inorganic materials 0.000 claims description 113
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 109
- 239000003870 refractory metal Substances 0.000 claims description 84
- 229910000510 noble metal Inorganic materials 0.000 claims description 76
- 239000013078 crystal Substances 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052719 titanium Inorganic materials 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 229910052748 manganese Inorganic materials 0.000 claims description 9
- 229910052726 zirconium Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000006104 solid solution Substances 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000654 additive Substances 0.000 claims description 5
- 230000000996 additive effect Effects 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 485
- 239000010936 titanium Substances 0.000 description 81
- 238000000034 method Methods 0.000 description 68
- 238000007747 plating Methods 0.000 description 50
- 230000004888 barrier function Effects 0.000 description 35
- 238000004544 sputter deposition Methods 0.000 description 35
- 238000009792 diffusion process Methods 0.000 description 34
- 238000005498 polishing Methods 0.000 description 20
- 238000009826 distribution Methods 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000013508 migration Methods 0.000 description 10
- 230000005012 migration Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 238000001887 electron backscatter diffraction Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001803 electron scattering Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 239000010944 silver (metal) Substances 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910017945 Cu—Ti Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910008651 TiZr Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L2221/1089—Stacks of seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
しかしながら、Cu配線では、バリアメタル膜としてTa膜又はTa/TaN積層膜が実用化されているが、Cuシード層(111)とTa(110)バリアメタル膜との結晶格子不整合性が22%と大きく、Cu/Ta界面の結晶欠陥による電子散乱により、銅の比抵抗が上昇してしまうといった課題が配線微細化により顕在化してきた。
また、近年では配線寸法の微細化は100nm以下の寸法にまで進展してきており、スパッタ法によるCuシード層を形成する方法では、溝の側壁に形成されるCu膜のサイドカバレッジが不十分になる問題から、ボイドの発生を防止しつつCuを埋設することが困難となっている。更に、微細な溝及びビア中では、Cuシード層を薄く形成する必要があるが、薄く形成したCu膜は凝集しやすいという問題点を有しており、このため、バリアメタル上にCuシード層を形成することなくめっきを行う直接めっき法が検討されつつある。このようなCuシード層を使用しない直接めっき法を実現するためには、いわゆるバリアメタル層の抵抗率を低く維持し、均一性良く電界めっきを行う技術が必要となる。更に、直接めっき法では、バリアメタル表面が大気又はめっき液に直接曝されるため、バリアメタルの耐酸化性が強いことも必要である。そのため、従来使用されてきたTa及びTi、並びにその窒化物等に比べて、抵抗率が低く、耐酸化性が強いRu等の貴金属材料の検討が進められている。この貴金属膜上への直接めっき法に関しては、特開2006−120870号公報(特許文献1)において、絶縁膜内に配線用凹部を形成した基板表面に、配線材料成膜用の電解めっき液に対して不溶性の導電膜を形成し、前記導電膜をシード膜として、電気めっき法により該導電膜の表面に配線材料を前記配線用凹部に埋め込みつつ成膜する方法が開示されている。ここで、電解めっき液に対して不溶性の導電膜は、パラジウム、ロジウム又はルテニウムのいずれかを含むとされている。一方、従来Cu配線技術に貴金属ライナー膜を使用する方法に関しては、特開2002−075994号公報(特許文献2)において、Ru又はその酸化物をバリアメタルとして使用する技術が開示されている。特開2004−31866号公報(特許文献3)では、Cuの拡散防止とCuとの密着性を改善するために、Ru又はその窒化物の積層膜をバリアメタルとして使用する技術が開示されている。
一般に、めっきCu膜はシードCu膜の(111)配向性を基に成長するため、Cu配線においても(111)配向性をとりやすく、この配向性がCuのマイグレーション耐性を向上させるという利点を有していた。しかしながら、Cuシード層を使用せずにめっき成長させた場合には、Cuシード層を使用した場合よりもCuの(111)配向性が低下してしまうという問題点を有しており、Cuの(111)配向性を高くする技術の開発が望まれている。
Cuシード層を使用してCu(111)配向性を向上させようとする場合には、Cuの異常粒成長を伴うことが多く、Cuの粒径ばらつきの増加を伴うことを本願発明者らは見出した。即ち、粒径のばらつきは、Cu配線の信頼性のばらつき、ひいては信頼性の劣化を生じてしまう。そのため、Cu粒径のばらつき(標準偏差)を低く維持しつつ、配向性を向上させることができる配線形成方法が望まれていた。特に、Cuシード層(111)と結晶整合性の高いライナー膜が期待されていた。
ライナー膜として、Ru等の貴金属膜を使用した場合には、Ru等の貴金属膜はCuバリア性を有しないため、バリア性を有するアモルファスな高融点金属との積層構造として使用する必要がある。その場合、Ru等の貴金属膜の結晶性が更に低下するという問題点を有しており、このような積層構造上にめっき法により成長させたCu膜は、(111)配向性が更に低下し、配線の信頼性が劣化してしまうという問題点があった。
また、結晶性が低下したRu等の貴金属膜は、CMP法における研磨速度が著しく減少するという問題点を本発明者等が見出した。このため、Ru等の貴金属膜を使用した直接めっき法において、ダマシン法により配線を形成する場合、Ru等の貴金属膜の配向性を向上させ、十分な研磨速度を得ることが課題である。
加えて、Cuの配線信頼性を劣化させないためには、Cu(111)配向性をどの程度に維持することが好ましいかが明らかではなく、Ru等の貴金属膜を使用した直接めっき法において必要なCu(111)配向率が不明である。
従来の銅配線技術では下層配線との接続をより低抵抗で行うために、ビアの底部のバリアメタルをリスパッタ法により除去し、バリアメタルを介しないビア接続を実現する方法が使用されている。しかしながら、Cuシード層を使用しない直接めっき法においてこの方法を適用しようとすると、めっき中にビアの下方のCuが溶け出すという問題点が生じることを本願発明者らは見出した。そのため、Ru等の貴金属膜を使用した直接めっき法においては、低抵抗ビア接続との両立が課題であった。
本発明はかかる問題点に鑑みてなされたものであって、ダマシン配線等の多層配線構造における配線膜のCuの配向性の向上と粒径分布のばらつきの低下を実現し、ひいては信頼性が高い配線膜からなる多層配線を備えた半導体装置を提供することを目的とする。
本発明に係る他の半導体装置は、半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置であって、前記銅を主成分とする配線膜は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向しており、且つ、結晶粒径の標準偏差が0.5μm以下であり、前記ライナー膜は、常温常圧において耐酸化性を有する貴金属膜からなり、且つ、最密充填配列面が表面になるように配向していることを特徴とする。
また、前記ライナー膜と前記絶縁膜との間に、高融点金属膜が形成されていることが好ましい。
更に、最密充填配列面が表面になるように配向した貴金属膜からなる前記ライナー膜と前記高融点金属膜と積層構造において、少なくともその界面領域の前記貴金属に対して前記高融点金属の固溶層が形成されていることが好ましい。
更に、前記ライナー膜は、前記多層配線のビア底部においては常温常圧において耐酸化性を有する貴金属膜として形成され、ビア底部以外では、前記ライナー膜と前記絶縁膜との間に高融点金属膜が形成されていることが好ましい。
更にまた、前記ライナー膜は、例えば、最密充填配列面が表面になるように配向したRu膜である。
更にまた、前記ライナー膜は、例えば、その内部に不純物として含有するC量が100ppm以下である。
更にまた、前記ライナー膜は、添加成分として、例えば、Al、Pt、Pd、Ag及びNiからなる群から選択された少なくとも1種を含有する。
一方、前記高融点金属膜は、主成分として、Ta、Ti、W、Ru、Si、Mn、Zr及びHfからなる群から選択された少なくとも1種を含有する。
前記高融点金属膜の主成分が、前記ライナー膜の少なくとも一部に固溶していることが好ましい。更に、前記高融点金属膜の主成分が、前記ライナー膜の全面に固溶し、更に銅を主成分とする配線膜にも拡散していていることが好ましい。
また、前記高融点金属膜は、窒素を含むことが好ましい。更に、前記高融点金属膜は、例えば、アモルファスである。
本発明に係る半導体装置の製造方法は、半導体基板の上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及び/又はビアを形成する工程と、前記溝及び/又はビアが形成された絶縁膜上に高融点金属膜を形成する工程と、前記高融点金属膜上に、貴金属膜を2mTorr以下の雰囲気中で、スパッタ法で形成する工程と、前記貴金属膜上に、銅を主成分とする膜を形成する工程とを有することを特徴とする。
この場合に、前記銅を主成分とする膜を形成する工程において、前記銅を主成分とする膜は、めっき法により形成することができる。
また、前記貴金属膜は、最密充填配列面が表面になるように配向していることが好ましい。
更に、前記貴金属膜は、最密充填配列面が表面になるように配向したRu膜であることが好ましい。
更にまた、前記貴金属膜は、添加成分として、例えば、Al、Pt、Pd、Ag、及びNiからなる群から選択された少なくとも1種を含有する。
一方、前記高融点金属膜は、主成分として、Ta、Ti、W、Ru、Si、Mn、Zr、及びHfからなる群から選択された少なくとも1種を含有することが好ましい。
また、前記高融点金属膜は、窒素を含むことが好ましい。
更に、前記高融点金属膜は、アモルファスであることが好ましい。
更にまた、前記高融点金属を形成した後に、リスパッタ法によって前記ビアの底部の高融点金属のみを選択的に除去した後に、貴金属膜を形成することが好ましい。
図2は、Ruライナー膜上に直接めっきにより形成したCu膜と、従来技術によりシード上にめっきにより形成した膜のEBSD分析結果を示す図である。
図3は、Ruライナー膜上に直接めっきにより形成したCu膜と、従来技術によりシード上にめっきにより形成した膜の結晶粒径分布を示す図である。
図4は、本発明の第1の実施形態に係る半導体装置の積層配線構造を示す断面図である。
図5は、本発明の第1の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図6は、同じくこの製造方法における図5の次の工程を示す断面図である。
図7は、同じくこの製造方法における図6の次の工程を示す断面図である。
図8は、同じくこの製造方法における図7の次の工程を示す断面図である。
図9Aは、本発明の第1の実施形態に係る銅ダマシン配線の鳥瞰SEM写真および断面TEM写真を模した図面である。
図9Bは、従来の銅ダマシン配線の鳥瞰SEM写真および断面TEM写真を模した図面である。
図10は、銅ダマシン配線の抵抗率と温度の関係を示す図面である。
図11は、室温(298K)における銅ダマシン配線の抵抗率に及ぼすライナー膜材の影響を示す図面である。
図12は、銅配線膜のCu(111)配向性及び結晶粒径に及ぼすライナー膜材の影響を示す図面である。
図13は、本発明の第2の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図14は、本発明の第3の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図15は、同じくこの製造方法における図14の次の工程を示す断面図である。
図16は、同じくこの製造方法における図15の次の工程を示す断面図である。
図17は、同じくこの製造方法における図16の次の工程を示す断面図である。
図18は、本願発明の銅ダマシン配線用のTi高融点金属膜及びRuライナー/Ti高融点金属膜からなる積層膜のX線回折パターンである。
図19は、本願発明のRuライナー/Ti高融点金属膜におけるRuライナー膜中のTiの濃度分布を示す図面である。
図20Aは、Ruライナー中のCu濃度分布を示す図であり、Cu/Ru/TaN積層膜の場合を示す。
図20Bは、Ruライナー中のCu濃度分布を示す図であり、Cu/Ru/Ti積層膜の場合を示す。
図21は、本願発明の貴金属合金ライナーを用いた銅多層配線の断面図である。
図22は、本願発明の貴金属合金ライナーを用いた銅多層配線の断面図である。
図23は、本発明の第4の実施形態に係る半導体装置の積層配線構造を示す断面図である。
図24は、Cu/Ru/Ti構造においてTiのCu中への拡散を観察したSIMS結果を示す図である。
図25は、Cu/Ti構造においてTiのCu中への拡散を観察したSIMS結果を示す図である。
図26は、本発明の第4の実施形態に係る半導体装置の積層配線構造の一つであるCu/Ru/Ti構造を用いた配線について、Cu/Ti構造を用いた配線との配線抵抗の比較を行った結果を示す図である。
図27は、本発明の第4の実施形態に係る半導体装置の積層配線構造の一つであるCu/Ru/Ti構造を用いた配線について、Cu/Ta/TaN構造を用いた配線とのエレクトロマイグレーション寿命の比較を行った結果を示す図である。
なお、貴金属膜の成膜を低圧で行うのは、配向性を強化するためである。そのため、貴金属膜の成膜はスパッタ法により行うことが望ましい。CVD法(化学的気相成長法:Chemical vapor Deposition)及びALD法(原子層堆積法:Atomic Layer Deposition)により形成した貴金属膜では十分な配向性を得ることができない。CVD法又はALD法により形成した貴金属膜は膜中に不純物として含有するC量が100ppmよりも多いが、スパッタ膜では100ppmよりも小さい。ライナー膜中の炭素不純物は、ライナー膜の結晶性を劣化させることから、ライナー膜としては可能な限り炭素不純物が少ない方が望ましい。なお、貴金属ライナー膜への金属添加物、例えばPt、Pd、Ag、Ni等はその限りではない。本願発明者等が検討した結果、2mTorr以下の低圧スパッタにて形成した高配向貴金属膜を用いると、その上に形成した直接めっきCu膜の(111)配向を高めることができ、更に、この結晶制御した貴金属膜上に形成した直接めっき膜では、Cu(111)配向が高いにも拘らず、結晶粒径のばらつきを小さくできることを見出した。
貴金属膜上に、直接めっきによるCu膜成長を行うためには、常温常圧で耐酸化性を有することが望まれる。ライナー膜表面は大気及びめっき液に曝されるが、そこで酸化が生じ、酸化が発生するとCuとライナー膜との密着性が劣化する虞がある。これに対し、貴金属ライナー膜が常温常圧で耐酸化性を有する場合は、このような密着性の劣化は生じない。また、配線のライナー膜として使用するために、Cuへの固溶度が低いことが望ましい。以上の観点から、特にRuをライナー膜として用いることが望ましい。
従来のシード上めっきでは、Cu(111)配向性は高いが、部分的に結晶粒が大きく成長するものがあるため、粒径のばらつきが大きいという問題点があった。一方、ライナー膜として従来の貴金属膜を使用した場合には、貴金属膜はCuバリア性を有しないため、バリア性を有するアモルファスな高融点金属膜との積層構造として使用する必要がある。しかし、その場合、貴金属膜の結晶性が低下し、このような積層構造膜上に直接めっき法により成長させたCu膜は、(111)配向性が低下するという問題点があった。
更に、結晶性が低下したRu等の貴金属膜は、CMPにおける研磨速度が著しく減少するという問題点があった。このため、Ru等の貴金属膜を使用した直接めっき法において、ダマシン法により配線を形成する場合、Ru等の貴金属膜の配向性を向上させ、十分な研磨速度を得ることが望まれる。
しかし、本発明方法によれば、シード上めっきの課題である粒径のばらつきの問題点と、貴金属ライナーを用いた際の低Cu(111)配向性という問題点の二つを同時に解決し、信頼性が高いCu配線が形成できる。また、本発明方法によれば、Ru等の貴金属膜の配向性を向上させることで、十分なCMP速度を得られる。
このように、Cu膜の(111)配向面積率が高く、かつ結晶粒径のばらつきが小さいCu膜を用いて配線を形成することにより、高信頼性かつ性能ばらつきの小さいCu配線を形成できる。
図1は、一般的な条件にて、アモルファスTaN膜上に形成したRu膜(以下、低配向Ru膜という)と、低圧雰囲気中のスパッタにより、アモルファスTaN膜上に形成したRu膜(以下、高配向Ru膜と呼ぶ)のXRD(X線回折:X−ray Diffraction)スペクトルを示す。一般的な条件で形成したRu膜は、アモルファスTaN膜上に形成したために、(002)配向性(Ruにおける最密充填配列面が表面となる配向)が低いが、低圧雰囲気中のスパッタにより形成した高配向Ru膜では、結晶制御により、より高いRu(002)配向のスペクトルが得られている。
図2は、従来Cu配線技術により形成したシードめっきCu膜と、図1に示したRuをライナー膜として直接めっき法により形成しためっきCu膜の配向性をEBSD(電子後方散乱回折:Electron Back Scatter Diffraction Patterns)法により分析した結果を示している。上段に基板厚さ方向におけるめっきCu膜の各結晶方位の面積率を、下段に、めっきCu膜の結晶方位のマップが示されている。結晶方位マップは、(111)配向部のみを黒色で示したものである。これを見ると、低配向Ru膜上めっきCu膜はCuシード上めっきCu膜と比較してCu(111)配向性が弱く、Cu(111)配向面積率は50%に満たない。一方、本願発明者等が結晶制御を行った結果、高配向Ru膜上にCuを直接めっきした場合は、Cu(111)配向面積率が7割以上であり、従来のCuシード上めっき膜と遜色ない配向性が得られることを見出した。それと同時に、図3に示すように、(111)配向性が高いRu膜上に直接めっきしたCu膜においても、粒径の標準偏差が0.5μm以下に均一に揃えられることを見出した。
一方、図3に示すように、従来のシードCu上めっきでは、Cu(111)配向性は高いものの、結晶粒径のばらつきが大きい点が解決できないことが分かる。以上から、Ru膜とめっきCu膜の配向性を比較すれば分かるように、Ru(002)配向性が高いほど、その上に直接めっきしたCu膜の(111)配向面積率は増大している。このように結晶制御したRu膜上に直接めっきCuを形成した場合、半導体装置における直接めっきCu配線の信頼性が大幅に改善されることが明らかである。なお、図2には配線パターンのない状態でのCu膜表面のEBSD分析結果を示したが、配線溝中についても同様の評価を行うと、0.2μm幅の配線において、基板の厚さ方向におけるCu(111)配向面積率が、低配向Ru膜上の直接めっきでは20.6%であったが、高配向Ru膜上の直接めっきでは43.3%であった。これは、Cuシード上めっきの場合と同等の値である。
なお、Cu(111)とRu(002)との格子不整合は5.5%であり、従来のCu(111)とTa(110)との格子不整合26%と比較して、1/4以下である。従って、Cu/ライナーとの界面における結晶欠陥抑制の観点からも、Cu(111)/Ru(002)ライナーが従来のCu(111)/Ta(110)ライナーよりも優れているといえる。この効果は、極低温におけるCu/ライナー界面での電子散乱の差異として顕著になる。
更に、本発明による別の効果としては、Ru等の貴金属膜内に微量の金属元素、例えば、Al、Pt、Pd、Ag、又はNi等を添加することにより、Ru等の貴金属膜/Cu界面の合金化を実現できることを見出した。Cuの合金化は、Cuのマイグレーションを抑制する効果があり、Cuのマイグレーションにより生じる配線の断線不良を防ぐことができる。しかしながら、Cuの合金化によって抵抗は上昇するため、信頼性は向上するが、回路の高速性が損なわれるというトレードオフがある。そのため、Cuへ添加する金属元素量を適切に調整する必要がある。Cuのマイグレーションの主な経路は、Cuと異種材料の界面であるため、本発明のように、Ru等の貴金属膜中に添加した金属元素をCuへ拡散させることによって、Ru等の貴金属膜との界面近傍のCuを優先的に合金化し、界面から離れた部分のCuへの添加を少なくすることで必要以上の抵抗上昇を回避しながら十分なマイグレーション抑制効果を得ることができる。
そこで、前述の課題を解決するために、本願第1発明の半導体装置は、半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置において、前記銅を主成分とする配線膜は、基板厚さ方向において(111)方位へ配向した結晶粒を含む多結晶膜である。
また、本願第2発明の半導体装置は、前記銅を主成分とする配線膜は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向しており、かつ結晶粒径の標準偏差が0.5μm以下である構成を有する。
以下、本発明の具体的実施形態について、添付の図面を参照して説明する。なお、この実施形態を詳細に説明する前に、本発明における用語の意味について説明する。
半導体基板とは、MOSトランジスタなどの半導体素子が構成された基板であり、特に単結晶シリコン基板上に作られたものだけでなく、SOI(Silicon on Insulator)基板及びTFT(Thin film transistor)液晶製造用基板などの基板も含む。
絶縁膜とは、配線材を絶縁分離する膜であり、配線間の容量を低減するため、膜内に空孔を含む膜等であっても良い。例えば、SiO2、HSQ(ハイドロゲンシルセスキオキサン:Hydrogen Silsesquioxane)膜(例えば、Type12TM)、MSQ(メチルシルセスキオキサン:Methyl Silsesquioxane)膜(例えば、JSR−LKDTM、ALCAPTM、NCSTM、IPSTM、HOSPTM)、有機ポリマー膜(SiLKTM、FlareTM)、SiOCH、若しくはSiOC(例えば、Black DiamondTM、CORALTM、AuroraULKTM、OrionTM等)若しくはそれらに有機物を含んだ絶縁薄膜、又は環状有機シリカ原料を用いた分子ポア膜を、その典型例として挙げることができる。以下、これらの膜を積層した構造も含めて絶縁膜という。
配線保護膜とは、配線表面を被覆する銅の拡散バリア性を有する材料をいう。例えば、SiN膜、SiC膜、SiCN膜、SiOC膜、SiOCH膜、若しくはそれらに有機物を含んだ膜、有機物を主成分とする膜、又は有機物を主成分とする膜にSiOを含む膜の少なくとも一つを使用することができる。
単位配線表面とは、EBSD法によってCuの結晶粒を分析する際、Cuの配向性及び結晶粒径分布に関して十分な情報を得られる分析範囲をさす。一般的なCu配線に用いられるCu粒径の分布を考慮すると、1辺長が3μm程度であることが適当である。
スパッタ法とは、通常のスパッタリング法でもよいが、埋め込み特性の向上、膜質の向上、膜厚のウェハ面内均一性を図る上では、例えば、ロングスロースパッタリング法、コリメートスパッタリング法、及びイオナイズドスパッタリング法等の指向性が高いスパッタリング法を使用することもできる。
直接めっき法とは、配線溝に銅をめっきで埋設する際、銅からなるシード層を予め電極として溝内部に形成せずに、直接ライナー膜又は高融点金属膜上にめっきする方法をいう。一般的に、配線で使用されるライナー膜又は高融点金属膜は、銅よりも抵抗が高く、大気中で酸化されやすいため、直接めっき法を用いる際は形成される銅膜の結晶性及び密着性などが、シード層上にめっきする場合よりも劣る可能性がある。
貴金属とは、一般的に存在が希少で耐腐食性がある金属元素をいう。貴金属元素としては、金(Au)、銀(Ag)、プラチナ(Pt)、パラジウム(Pd)、ロジウム(Rh)、イリジウム(Ir)、ルテニウム(Ru)、及びオスミウム(Os)の8つの元素があるが、このうち、金、銀、プラチナ、パラジウム、ロジウムはCuと全率又はそれに近い範囲で固溶反応が生じるため、Cu配線に対するライナー膜としては適さない。本願発明では、貴金属のうち、Ru若しくはIr又はその合金を使用することが好ましい。Osも使用することが可能であるが、Osは毒性があるため、望ましくない。
CMP(化学的機械的研磨:Chemical Mechanical Polishing)法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝又はビアホールに対し、金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために使用される。
Cuの結晶粒径の標準偏差は、同一幅の配線内での粒径の比較において定義した結晶粒径のばらつきの指標である。なお、平均粒径は、結晶粒の個数平均ではなく、結晶粒の面積平均により求めるものとする。EBSD測定における結晶粒の定義は、隣り合う測定点間の方位角度差が5°より小さい場合は同一結晶粒内の測定点、5°以上の場合は異なる粒子に属する測定点とする。識別された結晶粒子の円相当径を結晶粒径と定義する。
次に、本発明の第1の実施形態の半導体装置について説明する。図4は、本発明の第1の実施形態の半導体装置の配線構造を示す断面図である。半導体素子が形成された(図示略)半導体基板1上に、第1の絶縁膜2が積層されており、その内部に第1の配線3が形成されている。第1の配線3は、第1の絶縁膜2の表面に形成された溝内に設けられており、前記溝の底面及び側面を覆う第1の高融点金属膜4と、この第1の高融点金属膜4上に形成された第1のライナー膜5と、この第1のライナー膜5に囲まれた領域に埋設された銅を主成分とする第1の配線膜(以下、第1の銅配線膜という)6とを有する。第1の配線3の上面は配線保護膜7により覆われている。配線保護膜7の上層には、第2の絶縁膜8が形成されており、この第2の絶縁膜8に、ビア9及び第2の配線10からなるデュアルダマシン配線11が形成されている。デュアルダマシン配線11は、第2の絶縁膜8に設けた下方の幅狭の溝と、この幅狭の溝上に設けた上方の幅広の溝とからなる溝内に、その溝内面を覆うように形成された第2の高融点金属膜12と、この第2の高融点金属膜12上に形成された第2のライナー膜13と、この第2のライナー膜13に囲まれた領域に埋設された銅を主成分とする第2の配線膜(以下、第2の銅配線膜という)14とを有する。
ここで、第1の高融点金属膜4及び第2の高融点金属膜12は、主成分として、Ta、Ti、W、Ru、Si、Mn、Zr、及びHfからなる群から選択されたいずれかの成分を含む膜であり、銅の絶縁膜中への拡散を防止する機能を備えている。特に、TaNは銅の拡散バリア性が優れている。又は、第1の高融点金属膜4に対して固溶可能な金属であるTa,Ti,W、TiWの膜若しくはそれらの窒素化物との積層膜を使用することが望ましい。例えば、ライナー膜がRuであり、高融点金属膜がTiであると、Ru/Ti界面よりTiが拡散してRuライナー膜中に固溶する。これにより、Ru中へのCu拡散を抑制できるという新規な知見を得た。
一方、Tiは、銅と相互に若干固溶し合うが、固溶限は1%未満と低く、絶縁膜中への銅の拡散を防止する機能は十分備えている。このTiのように、銅と固溶し合う材料を高融点金属膜として使用すると、ビア底部に接触した銅配線膜中へ高融点金属膜が拡散することから、ビア底部と銅配線膜との密着性が向上し、更に、銅配線膜の合金化によりマイグレーションを抑制する効果が得られ、配線の信頼性を向上させる効果がある。
第1のライナー膜5及び第2のライナー膜13は、Ru膜であり、それは基板の厚さ方向において(002)主配向のRu膜である。Ru膜は、(002)配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。第1の銅配線膜6及び第2の銅配線膜14は多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向しており、かつ結晶粒の直径の標準偏差が0.5μm以下となっている。
上述の如く構成された本実施形態の半導体装置においては、第1のライナー膜5及び第2のライナー膜13が、基板の厚さ方向において(002)主配向のRu膜であるので、図3に示すように、Ru(002)配向性が高いほど、その上に直接めっきしたCu膜の(111)配向の面積率が増大するため、第1及び第2の銅配線膜6,14の信頼性が極めて高い。
単位配線表面において、40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向すれば、従来のシード上めっきと同等の(111)配向性が得られるし、更に結晶粒の直径の標準偏差が0.5μm以下となることで、従来のシード上めっきよりも寿命を延長でき、性能のばらつきを小さくできる。従って、長寿命且つ配線性能のばらつきが小さい信頼性が高い銅配線を有する半導体装置が得られる。
本実施の形態は、2層配線の上層及び下層の双方に、本発明の配向膜を適用した場合についてのものであるが、必要に応じて、下層のみ、又は上層のみに、本発明の配向膜を適用することも可能である。また、図4の実施形態は、下層配線がシングルダマシン配線、上層配線がデュアルダマシン配線であるが、シングルダマシン配線のみの多層配線構造についても、本発明の効果を奏することは勿論である。
本発明の半導体装置の構造は、製造後の半導体装置からも容易に確認できる。DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、フラッシュメモリ、FRAM(Ferro Electric Random Access Memory)、MRAM(Magnetic Random Access Memory)、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、若しくはマイクロプロセッサ等の論理回路を有する半導体製品、若しくはそれらを同時に搭載した混載型の半導体製品、又はそれらの半導体装置を複数積層したSIP(Silicon in package)等において、少なくとも一部に多層配線を有する場合に、銅配線表面及びライナー膜表面の配向性を評価することによって確認できる。具体的には、所定の箇所を選んで銅配線表面又はライナー膜表面を露出させ、EBSD(Electron Back Scatter Diffraction Patterns)法により配向性を測定することで判定できる。ライナー膜の場合は、配線溝の底面を測定する。
次に、この第1の実施形態の半導体装置の製造方法について、図5乃至図8を参照して具体的に説明する。先ず、図5に示すように、半導体素子が形成された(図示略)半導体基板1上に第1の絶縁膜2を積層し、その表面に第1の配線3を配置するための溝をエッチングにより形成する。次に、その溝の底面及び側面を含む全面に、第1の高融点金属膜4及び第1のライナー膜5を積層形成する。
ここで、第1の高融点金属膜4は、絶縁膜中への銅の拡散を防止する機能を備えた膜であり、主成分として、Ta、Ti、W、Ru、Si、Mn、Zr、及びHfからなる群から選択されたいずれかを成分として含む膜である。特に、第1の高融点金属膜4として、銅の拡散バリア性に優れるTaNを使用することが好ましい。又は、第1の高融点金属膜4に対して固溶可能な金属であるTa,Ti,W、TiWの膜若しくはそれらの窒素化物との積層膜を使用することが望ましい。また、第1の高融点金属膜4の形成方法としては、スパッタ法、CVD法、ALD法等を使用することができるが、微細な溝に対しては、カバレッジを向上させるためにCVD法又はALD法を使用することができる。
第1のライナー膜5は、Ru等の貴金属膜である。Ru等の貴金属膜は、配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。特に、2mTorr以下の低圧の雰囲気でスパッタリングを行うことによって配向性を高めることができる。このRu膜の成膜を、Ruの(002)配向性を高めるために、2mTorr以下の低圧のスパッタにて行うときの具体的な条件の例としては、例えば、Arガスを14sccm流したチャンバーを1mTorrの圧力に保ち、1kWにてスパッタを実施すればよい。スパッタに用いるパワーが高いほどRu(002)配向性は高まるが、微細な溝内に薄膜として形成する必要性からこの値を使用することができる。
次に、第1のライナー膜5の上に、直接めっき法により銅配線膜6を形成する。その後、この製造途中の半導体装置を200℃乃至400℃の範囲の温度に加熱する。
次に、図6に示すように、CMP法により、表面が平坦になるように研磨して、第1の絶縁膜2上の余分な銅配線膜6と、第1のライナー膜5と、第1の高融点金属膜4とを除去する。これにより、前記溝内で銅配線膜6が露出し、更に、この銅配線膜2と面一で第1の絶縁膜2が露出した平坦な表面が形成される。このとき、平坦化された第1の銅配線膜6は、多結晶膜であり、多結晶を構成する結晶粒のうち、単位配線表面において40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向しており、かつ結晶粒の直径の標準偏差が0.5μm以下となっている。
このCMP工程において、第1のライナー膜である貴金属膜の結晶配向性制御は極めて重要である。例えば、研磨圧力13.8kPa(2psi)で、ウエハ/ヘッド回転数が120rpm/120rpmの研磨条件において、図3に示した高配向Ru(002)膜では研磨速度50nm/minを確保した。同条件で従来のTaバリア膜の研磨レートは38nm/分であり、同等以上である。一方、図3に示した低配向Ruの場合、7nm/分であった。なお、Ru(002)にTiを10ppm〜1%程度固溶させたRu−Ti合金においても、研磨速度はTaバリアと同等以上であることが確認された。このように、Ruライナー膜の結晶配向性制御は、単にCu膜との結晶整合性向上だけではなく、CMP工程からも極めて重要である。
CMP工程では、研磨液スラリー中に含まれる酸化剤(H2O2など)により金属膜表面を酸化し、その金属酸化層を研磨砥粒により削り取ることで、研磨が進行する。低配向Ru膜は研磨液スラリーにより酸化速度がウエハ面内で不均一となり、研磨速度が最も酸化速度が遅い結晶面で律速されるため、結果として研磨速度が遅くなるものと推定される。高配向Ru(002)膜とすることで、研磨液スラリーによるRu表面の酸化速度が均一となり、結果として、実用上十分なCMP速度を得ることができると考えられる。
次に、図7に示すように、配線保護膜7を全面に形成し、前述の平坦化した表面を配線保護膜7で覆い、更に配線保護膜7の上に第2の絶縁膜8を積層する。
その後、図8に示すように、ビア9及び第2の配線10からなるデュアルダマシン配線11となるビアと溝とを、第2の絶縁膜8に形成する。次に、その溝に対して第2の高融点金属膜12及び第2のライナー膜13を積層形成する。
ここで、第2の高融点金属膜12は、銅の絶縁膜中への拡散を防止する機能を備えた膜であり、主成分として、Ta、Ti、W、Ru、Si、Mn、Zr、及びHfからなる群から選択されたいずれかの元素が添加された膜である。第2の高融点金属膜12の形成方法としては、スパッタ法、CVD法、及びALD法等を使用することができる。この第2の高融点金属膜12は、例えば、下層配線と同様、TaNを使用することができる。
第2のライナー膜13は、Ru等の貴金属膜である。Ru等の貴金属膜は、配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。第2のライナー膜13の成膜条件は、下層配線と同様の条件であり、(002)配向のRu膜が形成される。
第2のライナー膜の上に、直接めっき法により第2の銅配線膜14を形成する。その後、200℃乃至400℃の範囲の温度で、この製造途中の半導体装置を加熱する。
次に、CMP法により全面を研磨することにより、第2銅配線膜14を除去し、更に、第2の絶縁膜8上の余分な第2のライナー膜13及び第2の高融点金属膜12を除去して、第2の絶縁膜8の表面を露出させ、図4に示すように、第2の絶縁膜8と、第2の銅配線膜14とが面一の平坦化された表面を得ることができる。
このとき、平坦化された第2の銅配線膜14は、多結晶膜であり、多結晶を構成する結晶粒のうち、単位配線表面において40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向しており、かつ結晶粒の直径の標準偏差が0.5μm以下となっている。このため、この銅配線は、信頼性が高い。
図9は、上記手法による高配向Ruライナー(Ru(002)配向膜)を用いた銅ダマシン配線(図9A)及び従来のCuシード/Taライナ−銅ダマシン配線(図9B)のSEM(走査型電子顕微鏡)写真を示す。高配向Ruライナー膜の下には高融点金属膜としてTaNが形成されている。配線溝底の高配向Ruライナーの膜厚は6nmで、側壁は5nmとなっている。なお、図示していないが、低配向Ruライナー膜を用いた場合においても、同様な構造の銅ダマシン配線が形成されていた。Cuシード/Taライナーを用いた銅ダマシン配線においても、Taライナー膜厚はほぼ同等の5nmとなっている。
そこで、界面における電子散乱の抵抗に対する影響を調べるため、配線抵抗の低温での温度依存性評価を行った。マーティセン(Matthiessen)の法則により、抵抗率は不純物又は格子欠陥による抵抗ρiと、格子振動による抵抗ρL(T)との和により表すことができる(下記数式(1))。
ρ(T)=ρi+ρL(T) ・・・(1)
ρiは温度に依存しない成分で、残留抵抗と呼ばれる。T→0KではρL(T)→0であり、抵抗は残留抵抗成分のみとなる。20K付近では、ほぼ全ての抵抗が残留抵抗成分に占められるので、その抵抗を測定することにより界面散乱や粒界散乱に起因する抵抗成分を評価することができる。シート抵抗での比較の場合、配線の出来上がり寸法に影響を受けるため、TEM観察像から見積もった0.2μm幅の配線におけるCu断面積により抵抗率へ換算した値を用い、それを0〜298Kの範囲で測定して抵抗の残留成分について評価を行った。なお、ここででは20Kにおける抵抗を残留抵抗ρi、それ以外の温度依存のある抵抗成分をρL(T)と定義して用いることとする。
図10に、低配向Ruライナー、高配向Ruライナー及び従来Cuシード/Taライナーを使用した場合の銅ダマシン配線の抵抗率を示す。各水準の抵抗率は低温になるほど温度に対する変化が小さくなっている。各水準で20Kにおける抵抗率ρiを比較すると、Taで最も高く、高配向Ruライナーで最も低かった。室温でもその傾向は同一であるが、20Kよりも抵抗率の差が更に大きくなった。
図11に、Cuシード/Taライナーと高配向Ruライナーの室温における抵抗率を示す。高配向RuライナーにおけるCu配線の全抵抗率(ρi+ρL(298K))は、Ta水準と比較して15.6%低く、ρiに関しては12.4%低かった。Cuシード/Taライナーと高配向Ruライナーのρiの差分は、Cuシード/Taライナー水準の全抵抗率の2.4%に相当である。
図12に、0.2μm幅配線のEBSD分析結果を、ベタ膜の結果と合わせて示す。これをみると、Cuの配向性を向上させた高配向Ruライナーにおいては、0.2μm幅配線中の平均粒径及びCu(111)配向面積率が、Taとほぼ同等となっている。これは、高配向RuライナーとCuシード/Taライナーにおける粒界散乱がほぼ同等であり、図11で見えていたρiの差分は界面散乱によるものであると判断される。
なお、Ruの(002)面とCuの(111)面との格子不整合は、XRDスペクトルのピーク角度及び結晶構造から約6%と見積ることができ、これはTa(110)面とCu(111)面との不整合と比較して約四分の一である。このように、Taと比較してより格子整合したRu膜を用いることが、界面散乱を低減し、残留抵抗成分を低減している一因と判断される。一方、低配向Ruライナーの場合は、結晶粒径が比較的小さく、またRu(002)配向及びCu(111)配向が弱いことから、Ta(110)配向及びCu(111)配向と比較すると若干高抵抗になっているものと考えられる。
以上の結果のまとめを、下記表1に示す。室温における高配向Ruライナーを用いたCu配線の抵抗率低減は、Taと比較してRuのバルクの抵抗値が低いことに加え、Cuとの界面散乱が小さいことにより得られていると考えられる。Ruライナーを用いた配線において、より界面散乱や粒界散乱を低減するには、Ru(002)配向性を高めることによってCu(111)配向性を高め、Cu粒径を大きくすることが重要であることが実証された。
以上の配線構造及び製造方法を使用することにより、Cu(111)配向性が高く、結晶粒径分布のばらつきが小さい銅配線膜を備えた配線を得ることができるため、長寿命で配線性能のばらつきが小さく、信頼性が高い銅配線を有する半導体装置を得ることができる。
なお、ダマシン配線溝の加工方法は、上述の工程に限らず、種々の方法を使用することができる。
例えば、第1の実施例は、高配向Ruナイナー上に直接Cuめっきを施す場合のものであるが、これに限らず、(002)高配向Ruライナー上にスパッタ法により(111)配向のCuシード膜を成長し、更にCuシード膜上にCuめっき膜を成長してもよい。この場合においても、Cu(111)/Ru(002)ライナーからなる結晶整合性の良好な銅ダマシン配線構造が得られる。
また、第1の実施例は、Ru(002)ライナーの下のCu拡散バリア膜である第2の高融点金属膜としては、アモルファスTaNを用いたが、これに限らず、銅の絶縁膜中への拡散を防止する機能を備えた膜であればよく、主成分として、Ta、Ti、W、Mn、Zr、及びHfからなる群から選択されたいずれかの元素を含有する膜及びそれらの窒化膜、並びにTiW若しくはTiWN,ZrHf若しくはZrHfN、TiZr若しくはTiZrN、又はTiHf若しくはTiHfNであっても、同様の効果が得られる。
更に、シード層として、Al,Zr,Mn,Mg,Ti、又はSnなどを添加した(111)配向のCu合金を使用することもできる。この場合、Cu配線中に前記添加物がドーピングされることにより、Cu中の空孔移動が抑制され、エレクトロマイグレーション(EM)及びストレスマイグレーション(SM)の耐性が優れた銅ダマシン配線を形成できる。
貴金属ライナーとしては、スパッタ法による(111)配向のIrを使用することも可能であるが、Irの最密充填面であるIr(111)とCu(111)との結晶格子不整合は6%であり、従来のTaよりも小さい。しかしながら、IrのCMP速度がRuよりも遅い。Irを貴金属ライナー膜として用いる場合においても、スパッタ法による膜厚は2nm以上であれば(111)配向性を確保することが可能である。但し、IrはCMP速度がRuよりも遅く、生産性の観点からはRuライナーが最も好ましい。
次に、本発明の第2実施形態について、図13を参照して説明する。本実施形態は、銅配線膜を銅膜の代わりに、銅合金膜により構成したものである。また、本実施形態の半導体装置の製造方法は、図8に示す工程の次に、図13に示すように、銅に対して添加した
い元素を含むメタル膜15を、第2の銅配線膜14の表面に形成するものである。その後、200℃から400℃の範囲の温度でこのデバイスを加熱する。これにより、メタル膜15の構成元素を、第2の銅配線膜14へ拡散させ、銅合金を形成する。例えば、メタル膜15としてアルミニウム膜を用いると、アルミニウムが加熱により銅中へ拡散するため、銅アルミニウム合金膜が形成される。その後、メタル膜15と第2の銅配線膜14と、余分な第2のライナー膜13、第2の高融点金属膜12、第2の絶縁膜8をCMPにより除去し、表面を平坦化することによって、銅アルミニウム合金からなる第2の銅配線膜14を得ることができる。
銅合金配線を形成する方法としては、従来はシードCu膜に銅合金膜を使用してめっきCu膜中へ拡散させる方法が用いられてきたが、本発明においては、上述のメタル膜15を使用する方法により、シード膜を使用しない直接めっき法により銅配線膜を形成する場合にも、銅合金配線を容易に形成することができる。
次に、本発明の第3実施形態について、図14乃至17を参照して説明する。図14に示すように、ビア9及び第2の配線10からなるデュアルダマシン配線11を形成した後、第2の高融点金属膜12を形成する。そして、この第2の高融点金属膜12をスパッタ法により形成する際、ビア底部分をリスパッタにより除去し、図15に示すように、第1の配線膜6を露出させる。
その後、図16に示すように、第2のライナー膜13を積層し、その上に、直接めっき法により第2の銅配線膜14を形成する。その後、200℃乃至400℃の範囲の温度でデバイスを加熱する。ここで、第2の高融点金属膜12は、銅の絶縁膜中への拡散を防止する機能を備えたTa、Ti、W、Ru、Si、Mn、Zr、Hfのうちのいずれかを成分として含む膜である。第2の高融点金属膜12の形成方法としては、スパッタ法、CVD法、ALD法などを用いることができる。第2のライナー膜13は、Ru膜であり、それは基板の厚さ方向において(002)主配向のRu膜である。Ru膜は、(002)配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。
次に、直接めっき法により形成した第2の銅配線膜14と、余分な第2のライナー膜13、第2の高融点金属膜12、第2の絶縁膜8をCMP法により除去し、表面を平坦化することによって、図17に示すように、第2の銅配線膜14を有するデュアルダマシン配線11を得ることができる。このとき、平坦化された第2の銅配線膜14は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において40%以上の面積を占める結晶粒が基板厚さ方向において(111)方位へ配向しており、かつ結晶粒の直径の標準偏差が0.5μm以下となっている。更に、ビア底面部分では、高融点金属膜のみが除去されていることから、Cu(111)配向性を損なうことなくビア抵抗を低くすることができる。
但し、直接めっき法によりCuを埋設する場合、高融点金属膜又はライナー膜を薄膜化すると、めっき液が下層に漏れるという問題があるため、ビア底部のライナー膜の膜厚は少なくとも5nm以上とすることが好ましい。
第1のライナー膜であるRu等の貴金属膜は、一般にCuの拡散バリア性を有しない。このため、第1、第2及び第3の実施形態に示したように、前記貴金属ライナー膜の下に高融点金属膜をバリア膜として配置している。ところが、この高融点金属膜の金属種を貴金属ライナー膜に固溶することで、Cu拡散バリア性を有するように改質される場合もある。第4の実施形態として、貴金属合金ライナーに関し、第1のライナー膜をRu、高融点金属膜をTiとした場合を具体的に説明する。
図18に、高融点金属膜であるTi膜をスパッタ成長させ、更にその上にRuライナー膜をスパッタ成長させた積層膜のXRDを示す。図18(a)に示すように、Ti膜はβ相(bcc)の(011)面を主面としたα相(hcp)の(100)面と(101)面とを含む。図18(b)に示すように、このTi膜上にスパッタ法により成長したRuライナー膜は、Ru(002)の配向性を有する。
図19に、SIMS分析により調べたRuライナー膜中のTi濃度分布を示す。この図19は、スパッタ成長したRu(70nm)/Ti(5nm)積層膜上に、50nmのCuシード膜をスパッタ法で成長させ、更に350℃で3分間アニールを施した試料の場合を示す。図19より明らかなように、Ru中にTiが拡散していることがわかる。Ru/Ti界面から15nmほどRu内部の界面領域に対して、Tiは1×1022(atom/cm2)から1×1018(atom/cm2)まで急峻に減少している。それより離れた領域で、1×1017〜1×1018(atom/cm2)のTiが分布している。
図20Bに、上記Cu/Ru(Ti)/Ti積層膜を350℃、7時間アニールし、今度は試料裏面からSIMSによりCu濃度分布を調べた結果を示す。図20Aには、Cu/Ru/TaN積層膜の場合を示す。図20Aより、CuはRu中に拡散し、TaN膜でブロックされていることがわかる。即ち、純Ru膜にはCu拡散バリア性は認められない。一方、Cu/Ru(Ti)/Ti積層膜の場合、Ru(Ti)膜内にCuの拡散は認められない。図19に示したように、高配向(002)Ru膜内にはTi固溶濃度に分布がある場合においても、Ru中へのCu拡散は認めらない。このことは、少なくともRu中への1×1017〜1×1018(atom/cm2)程度のTi固溶により、Cu拡散バリア性を十分確保できることを意味する。即ち、Ruライナー膜中に下地の高融点金属膜であるTiが固溶することで、Ru膜自体にCuバリア性を有するように改質されたことがわかる。そのTi固溶濃度としては、1×1017〜1×1018(atom/cm2)程度以上であればよい。
このように、Ruのような貴金属ライナーを用いる際、その下地となる高融点金属として貴金属に対して固溶するTiのような材料を用いることで、貴金属ライナー自体を耐拡散バリア性を有する膜に改質することができる。ここでは、Ruライナ−に対して下地となる高融点金属膜としてTiを用いたが、Ti/TiN積層膜であっても同様の効果が認められる。Ruに対して、固溶する高融点金属膜としては、W、Ta、V、Niであってもよい。更に、TiW膜又はTiW/TiWN積層膜であってもよい。
図21に、貴金属ライナーに対して固溶する高融点金属を下地膜として用いた銅ダマシン配線を示す。この場合、下地高融点金属膜12とその主成分を固溶元素とする貴金属合金ライナー16の積層構造上にCu配線膜が形成されている。より具体的には、高融点金属膜12がTiであり、貴金属合金ライナー16が(002)配向のRu(Ti)である。Tiは銅配線の絶縁膜との密着性に優れ、(002)配向のRu(Ti)はCu(111)との結晶整合性に優れており、更にCuの耐拡散バリア性を有する。また、ビア底においては、Tiが下地銅配線6と直接接触することで、Cu−Ti混合層が形成されるため、ビア信頼性に極めて優れた銅ダマシン多層配線が形成される。
次に、本発明の第4の実施形態について、図23を参照して説明する。
本発明の第4の実施形態では、半導体基板100上の第1の貴金属ライナー膜112及び第2の貴金属ライナー膜114に対して固溶する第1の高融点金属膜111及び第2の高融点金属膜113を下地膜として用いた銅ダマシン配線構造となっている。このような構成の下、第1の高融点金属膜111及び第2の高融点金属膜113の主成分がその上に形成された第1の貴金属ライナー膜112及び第2の貴金属ライナー膜114中に固溶して、さらにその上の第1の銅配線膜103及び第2の銅配線膜104中に拡散する。
この結果、第2の銅配線膜104の側壁115、底116及びビア105の側壁117、底118付近に第2の高融点金属膜113の主成分が拡散した拡散領域101が形成されている。さらに、第1の銅配線膜103の側壁107、底108の付近に第1の高融点金属膜111の主成分が拡散した拡散領域106が形成されている。
また、第2の高融点金属膜113は下層の第1の銅配線膜103の表面とビア底119で直接接している。そして、第2の高融点金属膜113の主成分が第1の銅配線膜104の表面から一定の距離だけ拡散して拡散領域102が形成されている。このようにして、第1の銅配線膜103内の上部にビア底119と接するように拡散領域102が形成される。
ここで、第1の高融点金属膜111あるいは第2の高融点金属膜113の主成分は、第1の銅配線膜103の側壁107、底108の拡散領域106あるいは第2の銅配線膜104の側壁115、底116の拡散領域101と比較して、第1の銅配線膜103の表面の一部に形成された拡散領域102に対してより高濃度に拡散している。
また、第1の高融点金属膜111あるいは第2の高融点金属膜113の主成分が、第1の銅配線膜103あるいは第2の銅配線膜104中の一部分のグレインバウンダリに析出している。
この銅ダマシン配線構造の一例としては、貴金属ライナー膜112、114としてRuを用い、Ruライナーに対して固溶する高融点金属膜111,113としてTiを用いたものが挙げられる。この構造の場合、図23における第2の銅配線膜104の側壁115、底116及びビア105の側壁117、底118付近ではCu/Ru/Ti構造となっている。
このCu/Ru/Ti構造においてTiのCu中への拡散を観察したSIMS結果を図24に示す。図24より明らかなように、Cu中にTiが拡散していることがわかる。Ru/Cu界面から200nmほどCu内部の界面領域に対して、Tiの濃度はほぼ1×1021(atom/cm3)から1×1018(atom/cm3)まで急峻に減少している。
一方、図23における下層の第1の銅配線膜103の表面とビア底119で直接接して箇所については、Cu/Ti構造となっている。このCu/Ti構造においてTiのCu中への拡散を観察したSIMS結果を図25に示す。
図25より明らかなように、Cu中にTiが拡散していることがわかる。Cuの底から100nmほど内部の界面領域に対して、Tiの濃度はほぼ1×1022(atom/cm3)から1×1019(atom/cm3)まで減少している。
ここで、本発明の第4の実施形態の配線構造の一つであるCu/Ru/Ti構造を用いた配線について、Cu/Ti構造を用いた配線との配線抵抗の比較を行った結果を図26に示す。
実際に、Ti=5nm上にルテニウムを20nm形成した構造とTiのみの構造を用いて配線を形成した。この結果、配線抵抗について、図26に示すように、Cu中への拡散が大きいTi構造と、本発明の構造のRu/Ti構造で比較した場合、チタンの銅中への拡散量の違いにより、Ti構造では配線抵抗の増大があるものの、Ru/Tiでは抵抗増大がないことが確認された。
さらに、本発明の第4の実施形態の配線構造の一つであるCu/Ru/Ti構造を用いた配線について、Cu/Ta/TaN構造を用いた配線とエレクトロマイグレーション寿命の比較を行った結果を図27に示す。
図27に示すように、EM信頼性を比較した場合、従来のTa/TaN構造と比較してEM寿命の向上が得られていることが確認された。不良解析を行った結果、ビア底と下層配線の界面付近に形成されるボイドの形成速度がRu/Ti構造を用いることによって遅くなっていることが確認された。これは、ビア底から下層配線にTiが拡散することにより、TiとCuの結合力が向上してCuのマイグレーションが抑制されたものと考えられる。
以上から、本発明の第4の実施形態の配線構造は、LSIの低抵抗化と高信頼性化を実現するために非常に効果的であることがいえる。
本発明は、銅を主成分とする配線構造で構成される多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
上記各実施の形態は、一例であって、本発明は、これらの実施形態に限定解釈されるものではない。
本願は、2007年1月10日出願の日本国特許出願2007−2911、2007年5月30日出願の日本国特許出願2007−144282及び2007年11月13日出願の日本国特許出願2007−293912を基礎とするものであり、同特許出願の開示内容は全て本願に組み込まれる。
Claims (13)
- 半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置であって、前記銅を主成分とする配線膜は、基板厚さ方向において(111)方位へ配向した結晶粒を含む多結晶膜であり、且つ、前記ライナー膜は、常温常圧において耐酸化性を有する貴金属膜からなり、且つ、最密充填配列面が表面になるように配向しており、
前記ライナー膜と前記絶縁膜との間に、高融点金属膜が形成されており、
前記ライナー膜は、添加成分として、Al、Pt、Pd、Ag及びNiからなる群から選択された少なくとも1種を含有することを特徴とする記載の半導体装置。 - 前記ライナー膜は、前記多層配線のビア底部においては常温常圧において耐酸化性を有する貴金属膜として形成され、ビア底部以外では、前記ライナー膜と前記絶縁膜との間に高融点金属膜が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記ライナー膜は、最密充填配列面が表面になるように配向したRu膜であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記ライナー膜は、その内部に不純物として含有するC量が100ppm以下であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記高融点金属膜は、主成分として、Ta、Ti、W、Ru、Si、Mn、Zr及びHfからなる群から選択された少なくとも1種を含有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記高融点金属膜の主成分が、前記ライナー膜の少なくとも一部に固溶していることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記高融点金属膜の主成分が、前記ライナー膜の全面に固溶し、更に銅を主成分とする配線膜にも拡散していることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 前記高融点金属膜は、窒素を含むことを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
- 前記高融点金属膜は、アモルファスであることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置。
- 前記高融点金属膜の主成分である金属が、前記配線膜の側壁、底あるいは表面の一部のみに選択的に拡散していることを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置。
- 前記配線膜は下層に設けられており、前記下層の配線膜の表面の一部が、上層の配線膜との接続を行うビアの底部との接触箇所の周辺であることを特徴とする請求項10に記載の半導体装置。
- 前記高融点金属膜の主成分が、前記配線膜の側壁あるいは底と比較して、前記配線膜の表面の一部に対してより高濃度に拡散していることを特徴とする請求項10又は11に記載の半導体装置。
- 前記高融点金属膜の主成分が、前記配線膜中の一部分のグレインバウンダリに析出していることを特徴とする請求項10乃至12のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008553131A JP5413563B2 (ja) | 2007-01-10 | 2008-01-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002911 | 2007-01-10 | ||
JP2007002911 | 2007-01-10 | ||
JP2007144282 | 2007-05-30 | ||
JP2007144282 | 2007-05-30 | ||
JP2007293912 | 2007-11-13 | ||
JP2007293912 | 2007-11-13 | ||
JP2008553131A JP5413563B2 (ja) | 2007-01-10 | 2008-01-08 | 半導体装置及びその製造方法 |
PCT/JP2008/050309 WO2008084867A1 (ja) | 2007-01-10 | 2008-01-08 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008084867A1 JPWO2008084867A1 (ja) | 2010-05-06 |
JP5413563B2 true JP5413563B2 (ja) | 2014-02-12 |
Family
ID=39608754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008553131A Expired - Fee Related JP5413563B2 (ja) | 2007-01-10 | 2008-01-08 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8198730B2 (ja) |
JP (1) | JP5413563B2 (ja) |
WO (1) | WO2008084867A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10686122B2 (en) | 2017-11-01 | 2020-06-16 | Samsung Electronics Co., Ltd. | Variable resistance memory device |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100200991A1 (en) * | 2007-03-15 | 2010-08-12 | Rohan Akolkar | Dopant Enhanced Interconnect |
JP5135002B2 (ja) | 2008-02-28 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20100088707A (ko) * | 2008-03-19 | 2010-08-10 | 닛코킨조쿠 가부시키가이샤 | 기재상에 배리어 겸 시드층이 형성된 전자 부재 |
WO2010150720A1 (ja) * | 2009-06-25 | 2010-12-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US7956463B2 (en) * | 2009-09-16 | 2011-06-07 | International Business Machines Corporation | Large grain size conductive structure for narrow interconnect openings |
JP2011119330A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
US8399353B2 (en) * | 2011-01-27 | 2013-03-19 | Tokyo Electron Limited | Methods of forming copper wiring and copper film, and film forming system |
JP2012174765A (ja) * | 2011-02-18 | 2012-09-10 | Ibaraki Univ | 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 |
CN102722042B (zh) * | 2012-06-06 | 2014-12-17 | 深圳市华星光电技术有限公司 | 液晶生产设备的内部环境检测系统及方法 |
JP6233306B2 (ja) * | 2012-06-22 | 2017-11-22 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
USD721047S1 (en) | 2013-03-07 | 2015-01-13 | Vlt, Inc. | Semiconductor device |
US8975694B1 (en) * | 2013-03-07 | 2015-03-10 | Vlt, Inc. | Low resistance power switching device |
US9190321B2 (en) | 2013-04-08 | 2015-11-17 | International Business Machines Corporation | Self-forming embedded diffusion barriers |
US9613907B2 (en) | 2014-07-29 | 2017-04-04 | Samsung Electronics Co., Ltd. | Low resistivity damascene interconnect |
JP2017022253A (ja) * | 2015-07-10 | 2017-01-26 | ソニー株式会社 | 固体撮像装置、製造方法、および電子機器 |
US9520363B1 (en) | 2015-08-19 | 2016-12-13 | International Business Machines Corporation | Forming CMOSFET structures with different contact liners |
US9576908B1 (en) | 2015-09-10 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure, fabricating method thereof, and semiconductor device using the same |
JP6799843B2 (ja) * | 2016-04-22 | 2020-12-16 | 国立大学法人茨城大学 | Ru成膜方法、Ru成膜装置 |
US10760156B2 (en) | 2017-10-13 | 2020-09-01 | Honeywell International Inc. | Copper manganese sputtering target |
US11035036B2 (en) | 2018-02-01 | 2021-06-15 | Honeywell International Inc. | Method of forming copper alloy sputtering targets with refined shape and microstructure |
JP2021136269A (ja) | 2020-02-25 | 2021-09-13 | キオクシア株式会社 | 半導体装置 |
EP4239668A1 (en) | 2020-10-30 | 2023-09-06 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006269623A (ja) * | 2005-03-23 | 2006-10-05 | Tokyo Electron Ltd | 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3512959B2 (ja) * | 1996-11-14 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP3389075B2 (ja) * | 1997-10-01 | 2003-03-24 | 株式会社東芝 | 半導体装置の製造方法 |
JP2000034563A (ja) * | 1998-07-14 | 2000-02-02 | Japan Energy Corp | 高純度ルテニウムスパッタリングターゲットの製造方法及び高純度ルテニウムスパッタリングターゲット |
JP2000331333A (ja) * | 1999-05-21 | 2000-11-30 | Sony Corp | ディスク基板成形用金型及びディスク基板成形用金型の製造方法並びにディスク基板の製造方法 |
JP2002075994A (ja) | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
KR100805843B1 (ko) * | 2001-12-28 | 2008-02-21 | 에이에스엠지니텍코리아 주식회사 | 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템 |
US6787912B2 (en) * | 2002-04-26 | 2004-09-07 | International Business Machines Corporation | Barrier material for copper structures |
JP2004031866A (ja) | 2002-06-28 | 2004-01-29 | Trecenti Technologies Inc | 半導体集積回路装置 |
US7279423B2 (en) | 2002-10-31 | 2007-10-09 | Intel Corporation | Forming a copper diffusion barrier |
JP2006120870A (ja) | 2004-10-21 | 2006-05-11 | Ebara Corp | 配線形成方法及び装置 |
US7417321B2 (en) * | 2005-12-30 | 2008-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd | Via structure and process for forming the same |
US20080237860A1 (en) * | 2007-03-27 | 2008-10-02 | Tokyo Electron Limited | Interconnect structures containing a ruthenium barrier film and method of forming |
US20090087339A1 (en) * | 2007-09-28 | 2009-04-02 | Asm Japan K.K. | METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR |
-
2008
- 2008-01-08 US US12/522,814 patent/US8198730B2/en not_active Expired - Fee Related
- 2008-01-08 WO PCT/JP2008/050309 patent/WO2008084867A1/ja active Application Filing
- 2008-01-08 JP JP2008553131A patent/JP5413563B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006269623A (ja) * | 2005-03-23 | 2006-10-05 | Tokyo Electron Ltd | 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10686122B2 (en) | 2017-11-01 | 2020-06-16 | Samsung Electronics Co., Ltd. | Variable resistance memory device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2008084867A1 (ja) | 2010-05-06 |
US20100096756A1 (en) | 2010-04-22 |
US8198730B2 (en) | 2012-06-12 |
WO2008084867A1 (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413563B2 (ja) | 半導体装置及びその製造方法 | |
JP5444471B2 (ja) | 相互接続構造およびこれを形成する方法(細い相互接続開口のための導電性構造) | |
US9559058B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
US7635646B2 (en) | Method for fabricating semiconductor device | |
TWI298510B (en) | Semiconductor device and method for manufacturing same | |
US7566973B2 (en) | Semiconductor device and method of manufacturing the same | |
US7514352B2 (en) | Method of manufacturing a semiconductor device having an interconnect structure that increases in impurity concentration as width increases | |
US6787912B2 (en) | Barrier material for copper structures | |
US20150102492A1 (en) | Semiconductor device and method for manufacturing same | |
US10862030B2 (en) | Semiconductor devices comprising silver | |
US20150255397A1 (en) | Doping of copper wiring structures in back end of line processing | |
US7538024B2 (en) | Method of fabricating a dual-damascene copper structure | |
US8310052B2 (en) | Semiconductor device and method for manufacturing same | |
JP2010177538A (ja) | 半導体装置の製造方法 | |
JPWO2002037558A1 (ja) | 半導体装置及びその製造方法 | |
JP2004342977A (ja) | 半導体装置の製造方法 | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
CN101568999A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
LAPS | Cancellation because of no payment of annual fees |