JP2006269623A - 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム - Google Patents

基板処理方法、成膜方法、成膜装置およびコンピュータプログラム Download PDF

Info

Publication number
JP2006269623A
JP2006269623A JP2005083764A JP2005083764A JP2006269623A JP 2006269623 A JP2006269623 A JP 2006269623A JP 2005083764 A JP2005083764 A JP 2005083764A JP 2005083764 A JP2005083764 A JP 2005083764A JP 2006269623 A JP2006269623 A JP 2006269623A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
plane
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005083764A
Other languages
English (en)
Other versions
JP4889227B2 (ja
Inventor
Naoki Yoshii
直樹 吉井
Okiaki Matsuzawa
興明 松澤
Yasuhiko Kojima
康彦 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005083764A priority Critical patent/JP4889227B2/ja
Priority to KR1020097025010A priority patent/KR20100017521A/ko
Priority to CNB2006800010986A priority patent/CN100557779C/zh
Priority to PCT/JP2006/305710 priority patent/WO2006101129A1/ja
Priority to KR1020077021735A priority patent/KR100954735B1/ko
Publication of JP2006269623A publication Critical patent/JP2006269623A/ja
Priority to US11/859,490 priority patent/US7699945B2/en
Application granted granted Critical
Publication of JP4889227B2 publication Critical patent/JP4889227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0209Pretreatment of the material to be coated by heating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 Cu膜の成膜速度を向上させるための基板処理方法およびこの基板処理方法を用いたCu膜の成膜方法を提供する。
【解決手段】 例えば、表面にRu膜が形成されたウエハWを加熱処理して、Ru膜の表面に、Cuとの格子不整合が小さい配向性を有する(001)面または(002)面を優先配向させる(STEP3)。次に、例えば、熱CVD法等によりRu膜上にCu膜を成膜する(STEP4)。このSTEP4では、Ru膜の表面の結晶性に依存して、Cu膜の成膜速度を大きくすることができる。
【選択図】 図2

Description

本発明は半導体基板に銅(Cu)を成膜するための基板処理方法、成膜方法、成膜装置およびコンピュータプログラムに関する。
例えば、半導体装置の高速化、配線パターンの微細化等に呼応して、アルミニウムよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なCuが配線材料として注目されている。このCuの成膜方法としては、Cuを含む原料ガスの熱分解反応や、当該原料ガスの還元性ガスによる還元反応にて基板上にCuを成膜するCVD(化学気相成長)法が知られている。このようなCVD法により成膜されたCu膜は、被覆性が高く、しかも細長く深いパターン内への成膜による埋め込み特性にも優れ、微細な配線パターンの形成には好適である。
CVD法による各種薄膜の成膜において、成膜速度を向上させる方法として、基板の温度を上げる方法がある(例えば、特許文献1参照)。しかし、Cu膜を成膜する場合に基板の温度を高くすると、Cu膜の凝集が起こるという問題が発生する。
特開2002−151488号公報(段落0002,0003等)
本発明はかかる事情に鑑みてなされたものであり、Cuを凝集させることなく、Cu膜の成膜速度を向上させるための基板処理方法を提供すること、およびこの基板処理方法を用いたCu膜の成膜方法を提供することを目的とする。さらに本発明は、この基板処理方法および成膜方法を行うための成膜装置ならびに成膜装置の制御に用いられるコンピュータプログラムを提供することを目的とする。
上記課題を解決するために、本発明の第1の観点によれば、基板上にCu膜を形成するために当該Cu膜の成膜処理前に、当該Cu膜を形成する下地材料の結晶性が、Cuとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行うことを特徴とする基板処理方法、が提供される。
この基板処理方法においては、加熱処理、レーザ照射処理、プラズマ処理のいずれかを用いることが好ましく、下地材料をCuの(111)面(ミラー指数により表される格子面。以下同様)に対する格子不整合が小さい結晶性とすることが好ましい。下地材料には、Ru,Al,Ag,Au,Ni,Pd,Pt,Ir,Cu,Ti,Znのいずれかの金属材料が好適である。この下地材料が六方最密充填構造のRu,Ti,Znのいずれかである場合には、その表面にC軸方向に配向している(001)面または(002)面を優先配向させ、下地材料が面心立方格子構造のAl,Ag,Au,Ni,Pd,Pt,Ir,Cuのいずれかの場合にはその表面に(111)面を優先配向させることが好ましい。
本発明の第2の観点によれば上記第1の観点に係る基板処理方法を用いたCu膜の成膜方法が提供される。すなわち、(a)Cu膜を成膜するための基板の表面の材料の結晶性がCuとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行う工程と、(b)前記基板の表面にCu膜を成膜する工程と、を有することを特徴とする成膜方法、が提供される。
この成膜方法における(b)の工程におけるCu膜の成膜は、好ましくはCVD法により行われる。しかし、これに限定されるものでなく、メッキ法やスパッタ法等のPVD法によってCu成膜を行ってもよい。
本発明の第3の観点によれば、上記第1および第2の観点に係る基板処理方法および成膜方法を実施するための成膜装置が提供される。すなわち、Cu膜を成膜するための下地材料の層が表面に設けられた基板を、前記下地材料の結晶性がCuとの格子不整合が小さい配向性を有するように所定の処理を行うための基板処理機構と、
前記基板処理機構による処理を終えた基板の下地材料の層上にCu膜を成膜するためのCu成膜機構と、
を具備することを特徴とする成膜装置、が提供される。
本発明の第4の観点によれば、Cu膜を成膜するための下地材料の層が表面に設けられた基板にCu膜を成膜する成膜装置を制御するコンピュータに、前記下地材料の結晶性がCuとの格子不整合が小さい配向性を有するように基板を処理し、その後、この下地材料の層上にCu膜を成膜する処理を実行させるためのコンピュータプログラム、が提供される。
本発明によれば、Cu膜を成膜するための下地材料をCuとの格子不整合が小さい配向性を有するように基板を処理しているために、その下地材料上にCu膜を成膜する際の成膜速度を大きくすることができる。また、Cu膜の下地材料に対する密着性を向上させることもできる。
以下、添付図面を参照して、本発明の実施の形態について説明する。図1に本発明に係る基板処理方法および成膜方法を実施するための成膜装置100の概略構成を表す断面図を示す。この成膜装置100は、気密に構成された略円筒状のチャンバ1を有しており、その中には被処理体であるウエハWを水平に支持するためのサセプタ2が円筒状の支持部材3により支持された状態で配置されている。サセプタ2の外縁部にはウエハWをガイドするためのガイドリング4が設けられている。また、サセプタ2にはヒーター5が埋め込まれており、このヒーター5はヒーター電源6に接続されており、ウエハWを所定の温度に加熱する。サセプタ2には、接地された下部電極2aが設けられている。
チャンバ1の天壁1aには、絶縁部材9を介してシャワーヘッド10が設けられており、このシャワーヘッド10は、上段ブロック体10a、中段ブロック体10b、下段ブロック体10cで構成されている。下段ブロック体10cにはガスを吐出する吐出孔17と18とが交互に形成されている。上段ブロック体10aの上面には、第1のガス導入口11と、第2のガス導入口12とが形成されており、上段ブロック体10aの中では、第1のガス導入口11から多数のガス通路13が分岐している。中段ブロック体10bにはガス通路15が形成されており、上記ガス通路13がこれらガス通路15に連通し、さらにこのガス通路15が下段ブロック体10cの吐出孔17に連通している。
また、上段ブロック体10aの中では、第2のガス導入口12から多数のガス通路14が分岐し、中段ブロック体10bにはガス通路16が形成され、これらガス通路14がガス通路16に連通している。さらにこのガス通路16が下段ブロック体10cの吐出孔18に連通している。そして、上記第1および第2のガス導入口11,12は、ガス供給機構20のガスラインに接続されている。
ガス供給機構20は、例えば、Cu(TFAA)、Cu(hfac)TMVS、Cu(hfac)atms等のCu原料を供給するCu原料供給源21、キャリアガスおよび還元性ガスとしてのHガスを供給するHガス供給源23、チャンバ1内の雰囲気調整ガスとしてのArガスを供給するArガス供給源24を有している。
そして、Cu原料供給源21にはガスライン25が、Hガス供給源23にはガスライン25に合流するガスライン27が、Arガス供給源24にはガスライン28がそれぞれ接続されている。そして、ガスライン25にはマスフローコントローラ30およびその下流側にバルブ29がそれぞれ設けられ、ガスライン27、28には、マスフローコントローラ30およびそのマスフローコントローラ30を挟んで2つのバルブ29が設けられている。
Cu原料供給源21およびそれに接続されるガスライン25は、ヒーター22にて、所定温度(例えば200℃以下、好ましくは150℃以下)に加熱保持されるようになっている。すなわち、Cu原料は常温で固体または液体であるために、ヒーター22にてCu原料供給源21およびガスライン25を加熱し、さらに後述のようにチャンバ1内を減圧することにより、Cu原料をガス状態として、チャンバ1内に供給することができるようになっている。
前記第1のガス導入口11にはCu原料供給源21から延びるガスライン25がインシュレータ31aを介して接続されている。また、前記第2のガス導入口12にはArガス供給源24から延びるガスライン28がインシュレータ31bを介して接続されている。
したがって、Cu膜の成膜処理時には、Cu原料供給源21からのCu含有原料ガスが、Hガス供給源23からガスライン27を通って供給されたHガスにキャリアされてガスライン25を介してシャワーヘッド10の第1のガス導入口11からシャワーヘッド10内に至り、ガス通路13,15を経て吐出孔17からチャンバ1内へ吐出される。なお、図1では、ガスライン25に接続するガスライン27からキャリアガスかつ還元性ガスであるHガスが供給されるが、Cu原料供給源21の中にキャリアガスラインを設けてHガスを供給するようにしてもよい。
一方、Arガス供給源24からのArガスがガスライン28を介してシャワーヘッド10の第2のガス導入口12からシャワーヘッド10内に至り、ガス通路14,16を経て吐出孔18からチャンバ1内へ吐出される。
シャワーヘッド10には、整合器32を介して高周波電源33が接続されている。この高周波電源33からシャワーヘッド10と下部電極2aとの間に高周波電力が供給されることにより、シャワーヘッド10を介してチャンバ1内に供給されたHガスをプラズマ化することができるようになっている。なお、後述するように、Cu膜の成膜工程において常にプラズマを発生させる必要があるわけではない。
チャンバ1の底壁1bには、排気管37が接続されており、この排気管37には排気装置38が接続されている。そしてこの排気装置38を作動させることによりチャンバ1内を所定の真空度まで減圧することが可能となっている。また、チャンバ1の側壁にはゲートバルブ39が設けられており、このゲートバルブ39を開にした状態でウエハWが外部との間で搬入出されるようになっている。
成膜装置100の各構成部は、制御部(プロセスコントローラ)95に接続されて制御される構成となっている。また、制御部95には、工程管理者が成膜装置100を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース96が接続されている。
さらに制御部95には、成膜装置100で実行される各種処理を制御部95の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラム(すなわち、レシピ)が格納された記憶部97が接続されている。レシピはハードディスクや半導体メモリー等に記憶されていてもよいし、CD−ROM、DVD−ROM等のコンピュータにより読み取り可能な可搬性の記憶媒体に格納された状態で、記憶部97の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース96からの指示等にて任意のレシピを記憶部97から呼び出して制御部95に実行させることで、制御部95の制御下で、成膜装置100での所望の処理が行われる。
次に上述の通りに構成された成膜装置100によりウエハW上にCu薄膜を成膜するプロセスについて説明する。図2にCu膜の成膜工程を示すフローチャートを示す。最初に、ゲートバルブ39を開いて、ウエハWをチャンバ1内に搬入し、サセプタ2上に載置する(STEP1)。このウエハWの表面には、Ta膜やTaN膜等のバリア膜が形成されており、そのバリア膜の表面には、その上に形成されるCu膜との密着性を高めるために、Ru薄膜が形成されているものとする。なお、Ru膜は、例えば、スパッタ等のPVD法により形成することができる。
ゲートバルブ39を閉じた後に、Arガス供給源24からArガスをチャンバ1内に供給しながら、排気装置38によりチャンバ1内を排気して、チャンバ1内を、例えば1.33〜2660Paに維持する(STEP2)。その後、ヒーター5によりウエハWを、100〜500℃で10秒〜1800秒保持する(STEP3)。このSTEP3は、ウエハWに形成されたRu膜をアニール処理し、その結晶性を向上させる工程である。
図3に、STEP3のアニール処理を300℃で30分行った場合の、その処理前後でのRu膜の(100)面、(002)面、(101)面のX線回折強度の変化を表す回折像を示す。ここで、図3の回折強度は、アニール処理していないRu膜(下図)の回折強度は、アニール処理を行ったRu膜(上図)の回折強度の4倍の大きさで示している。また表1にSTEP3のアニール処理前後でのRu膜の(100)面と(002)面のX線回折強度比(図3に示す回折ピークの面積比)および(101)面と(002)面のX線回折強度比、ならびにこれらとの比較のためにRu粉末の(100)面と(002)面のX線回折強度比、(101)面と(002)面のX線回折強度比を示す。
Figure 2006269623
Ru粉末によるX線回折強度は、Ruの多結晶で配向性を有さない状態であり、その状態では表1に示されるように、(100)面と(101)面の回折強度は(002)面の回折強度よりも大きくなっている(なぜなら、比の値が1超となっている)。しかし、ウエハWに形成されたRu膜では、表1および図3に示されるように、そのRu膜の下地のバリア膜(この例では、Ta膜やTaN膜等)の結晶面に依存して、(002)面の回折強度が(100)面と(101)面の回折強度よりも極めて大きくなっている。さらに、アニール処理により、実質的に(100)面と(101)面の回折ピークが消滅し、Ru膜の表面を(002)面に優先配向させることができることがわかった。
Ru膜のアニール処理後、ウエハWの温度およびチャンバ1内の圧力を必要に応じて変更し、所定温度、所定圧力となった後に、例えば、熱CVD法によりRu膜上にCu膜を成膜する(STEP4)。より具体的には、Cu原料供給源21からCu原料ガスが、Hガス供給源23から供給されるHガスにキャリアされてチャンバ1内へ吐出され、Cu原料がRu膜表面でHガスにより還元されることで、Cuが析出し、成膜が進行する。
先に図3に示したアニール処理を施したRu膜およびアニール処理を施さないRu膜に対してそれぞれ、このSTEP4の処理を、Cu原料としてCu(hfac)TMVS)を用い、Cu原料ガス流量;274mg/min、Hガス流量;150ml/min、チャンバ圧力;66.7Pa、ウエハ温度;150℃、成膜時間;30分、で行った場合に形成されたCu膜の厚さを表すグラフを図4に示す。
図4に示されるように、STEP3のアニール処理により配向性が高められたRu膜上へのCu成膜では、STEP3のアニール処理を行わないRu膜上へのCu成膜に対して、約3倍の厚さのCu膜を形成することができる、つまり、成膜速度を約3倍に向上させることができることを確認した。STEP3のアニール処理を行ったRu膜上に形成されたCu膜のX線回折強度を測定したところ、(111)面の強度が極めて大きいことを確認した。このことから、Ru膜の表面に(002)面を優先配向させることで、Cuの(111)面に対する格子不整合が小さくなり、(111)面を有したCu膜の成長が大きくなったと考えられる。
Cu成膜が終了した後には、チャンバ1内にArガスを導入しながらチャンバ1内を排気してチャンバ1内の残留ガスを排気し、その後にゲートバルブ39を開いてウエハWをチャンバ1内から搬出する(STEP5)。そのときに、次に処理するウエハWをチャンバ1内に搬入してもよい。
上述したようにCu膜の成膜速度を向上させるRu膜の表面は(002)面に限られず、(001)面であってもよい。これは、Ruの(001)面もCuの(111)面に対する格子不整合が小さいためである。また、Cu膜を形成するための下地材料はRuに限定されるものではなく、Al,Ag,Au,Ni,Pd,Pt,Ir,Cu,Ti,Zn等の金属膜であってもよい。これらのうち、下地材料がTiまたはZnである場合には、その表面を(001)面または(002)面に優先配向させることで、Cuの(111)面との格子不整合を小さくすることができ、下地材料がAl,Ag,Au,Ni,Pd,Pt,Ir,Cuのいずれかの場合にはその表面に(111)面を優先配向させることで、Cuの(111)面との格子不整合を小さくすることができ、こうしてCu膜の成膜速度を大きくすることができる。
本発明は上記形態に限定されるものではなく、種々の変形が可能である。例えば、Cu膜を成膜するための下地材料の配向性を高めるための基板の処理方法は、アニール処理(加熱処理)に限定されるのではなく、レーザ照射処理やプラズマ処理によって行うことができる。また、Cu膜の成膜方法は、熱CVD法に限定されるものではなく、
CVD法の一種であるALD法(Atomic Layer Deposition)や、PEALD法((Plasma Enhanced Atomic Layer Deposition)によって行ってもよい。さらにCu膜の成膜は、上述したCVD法に限られず、スパッタ法等のPVD法、電解メッキ法等によって行うこともできる。
例えば、ALD法を用いるCu成膜では、成膜装置100を図5に示す成膜装置100′のように変形し、Cu原料として、Cu(TFAA)やCu(dibm)、Cu(hfac)、Cu(edmdd)等の二価のCuの原料を用いることができる。この成膜装置100′は、Cu原料ガスをArガスでキャリアすることができ、Hガスを直接にシャワーヘッド10を通してチャンバ1内に供給することができるように、成膜装置100のガス供給機構20を変形したもの(図5に「20′」で示す)である。
この成膜装置100′を用いた成膜処理工程は、概略、以下の通りである。すなわち、ガス化させたCu原料をArガスでキャリアしてチャンバ1に供給し、所定温度に加熱されたウエハWの全面に吸着させる。次いで、原料ガスの供給を停止し、余剰の原料ガスをチャンバ1内から排気除去する。続いて、Hガスをチャンバ1内に導入するとともに、高周波電源33から高周波電力を供給し、Hガスをプラズマ化して水素ラジカル(H )を生成し、この水素ラジカル(H )によりウエハWの表面に吸着しているCu原料を還元し、Cuを析出させる。その後、Hガスの供給および高周波電力の印加を停止し、チャンバ1内からHガスを排気する。このような一連の工程を所定回数繰り返すことにより、Cu膜を成膜することができる。
なお、成膜装置100′の構成でも、先に説明した熱CVD法によるCu成膜を行うことができる。また、成膜装置100′において、Arガスを直接にCu原料供給源21へ供給するように構成してもよい。さらに、還元性ガスはHガスに限られず、NH、N、NH(CH、NCH等を用いることができ、キャリアガスはArガスに限られず、Heガス、Nガス等の不活性ガスを用いることができる。
本発明に係る成膜方法を実施するための成膜装置の概略構成を表す断面図。 Cu膜の成膜工程を示すフローチャート。 アニール処理を施したRu膜とアニール処理を施していないRu膜のX線回折強度を示す図。 アニール処理を施したRu膜とアニール処理を施していないRu膜に対して成膜したCu膜の厚さを示すグラフ。 図1に示す成膜装置の変形例を示す図。
符号の説明
1;チャンバ
2;サセプタ
5;ヒーター
10;シャワーヘッド
20;ガス供給機構
21;Cu原料供給源
22;ヒーター
23;Hガス供給源
24;Arガス供給源
W;ウエハ

Claims (17)

  1. 基板上にCu膜を形成するために当該Cu膜の成膜処理前に、当該Cu膜を形成する下地材料の結晶性が、Cuとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行うことを特徴とする基板処理方法。
  2. 基板の処理方法は、加熱処理、レーザ照射処理、プラズマ処理のいずれかであることを特徴とする請求項1に記載の基板処理方法。
  3. 前記下地材料の表面を、Cuの(111)面に対する格子不整合が小さい結晶性とすることを特徴とする請求項1または請求項2に記載の基板処理方法。
  4. 前記下地材料は、Ru,Al,Ag,Au,Ni,Pd,Pt,Ir,Cu,Ti,Znのいずれかであることを特徴とする請求項1から請求項3のいずれか1項に記載の基板処理方法。
  5. 前記下地材料が前記Ru,Ti,Znのいずれかである場合には、その表面に(001)面または(002)面を優先配向させ、前記下地材料が前記Al,Ag,Au,Ni,Pd,Pt,Ir,Cuのいずれかの場合にはその表面に(111)面を優先配向させることを特徴とする請求項4に記載の基板処理方法。
  6. (a)Cu膜を成膜するための基板の表面の材料の結晶性がCuとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行う工程と、
    (b)前記基板の表面にCu膜を成膜する工程と、
    を有することを特徴とする成膜方法。
  7. 前記(a)の工程では、前記基板に、加熱処理,レーザ照射処理,プラズマ処理のいずれかを施すことを特徴とする請求項6に記載の成膜方法。
  8. 前記(a)の工程で処理される基板の表面には、Ru,Al,Ag,Au,Ni,Pd,Pt,Ir,Cu,Ti,Znのいずれかからなる膜が形成されていることを特徴とする請求項6または請求項7に記載の成膜方法。
  9. 前記(a)の工程により、前記基板の表面を、Cuの(111)面に対する格子不整合が小さい結晶性とすることを特徴とする請求項6または請求項7に記載の成膜方法。
  10. 前記(a)の工程では、前記膜が前記Ru,Ti,Znのいずれかである場合にはその表面に(001)面または(002)面を優先配向させ、前記膜が前記Al,Ag,Au,Ni,Pd,Pt,Ir,Cuのいずれかの場合にはその表面に(111)面を優先配向させることを特徴とする請求項8または請求項9に記載の成膜方法。
  11. 前記(b)の工程におけるCu膜の成膜はCVD法により行われることを特徴とする請求項6から請求項10のいずれか1項に記載の成膜方法。
  12. Cu膜を成膜するための下地材料の層が表面に設けられた基板を、前記下地材料の結晶性がCuとの格子不整合が小さい配向性を有するように所定の処理を行うための基板処理機構と、
    前記基板処理機構による処理を終えた基板の下地材料の層上にCu膜を成膜するためのCu成膜機構と、
    を具備することを特徴とする成膜装置。
  13. 前記基板処理機構は、ホットプレート装置、レーザ照射処理装置、プラズマ処理装置のいずれかであることを特徴とする請求項12に記載の成膜装置。
  14. 前記Cu成膜機構は、CVD法によりCu膜を形成するCVD装置であることを特徴とする請求項12または請求項13に記載の成膜装置。
  15. Cu膜を成膜するための下地材料の層が表面に設けられた基板にCu膜を成膜する成膜装置を制御するコンピュータに、前記下地材料の結晶性がCuとの格子不整合が小さい配向性を有するように基板を処理し、その後、この下地材料の層上にCu膜を成膜する処理を実行させるためのコンピュータプログラム。
  16. 前記プログラムは前記コンピュータに、基板に設けられた下地材料の結晶性がCuとの格子不整合が小さい配向性を有するように処理するプロセスでは、当該基板に加熱処理、レーザ照射処理、プラズマ処理のいずれかが施されるように前記成膜装置を制御させることを特徴とする請求項15に記載のコンピュータプログラム。
  17. 前記プログラムは前記コンピュータに、前記下地材料の層上にCu膜を成膜するプロセスをCVD法によって行うように、前記成膜装置を制御させることを特徴とする請求項15または請求項16に記載のコンピュータプログラム。
JP2005083764A 2005-03-23 2005-03-23 基板処理方法および成膜方法 Expired - Fee Related JP4889227B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005083764A JP4889227B2 (ja) 2005-03-23 2005-03-23 基板処理方法および成膜方法
KR1020097025010A KR20100017521A (ko) 2005-03-23 2006-03-22 기판 처리 방법
CNB2006800010986A CN100557779C (zh) 2005-03-23 2006-03-22 基板处理方法、成膜方法和成膜装置
PCT/JP2006/305710 WO2006101129A1 (ja) 2005-03-23 2006-03-22 基板処理方法、成膜方法、成膜装置及びコンピュータプログラム
KR1020077021735A KR100954735B1 (ko) 2005-03-23 2006-03-22 기판 처리 방법, 성막 방법, 성막 장치 및 컴퓨터 판독 가능한 기억 매체
US11/859,490 US7699945B2 (en) 2005-03-23 2007-09-21 Substrate treatment method and film forming method, film forming apparatus, and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005083764A JP4889227B2 (ja) 2005-03-23 2005-03-23 基板処理方法および成膜方法

Publications (2)

Publication Number Publication Date
JP2006269623A true JP2006269623A (ja) 2006-10-05
JP4889227B2 JP4889227B2 (ja) 2012-03-07

Family

ID=37023789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083764A Expired - Fee Related JP4889227B2 (ja) 2005-03-23 2005-03-23 基板処理方法および成膜方法

Country Status (5)

Country Link
US (1) US7699945B2 (ja)
JP (1) JP4889227B2 (ja)
KR (2) KR100954735B1 (ja)
CN (1) CN100557779C (ja)
WO (1) WO2006101129A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
JP2011513983A (ja) * 2008-03-07 2011-04-28 東京エレクトロン株式会社 滑らかで凝集しないCuシード層を用いた気泡の存在しない凹部のCu充填体
JP2012174765A (ja) * 2011-02-18 2012-09-10 Ibaraki Univ 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法
JP2013062408A (ja) * 2011-09-14 2013-04-04 Renesas Electronics Corp 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
KR101349423B1 (ko) * 2009-03-10 2014-01-08 도쿄엘렉트론가부시키가이샤 Cu막의 성막 방법
US8697572B2 (en) 2009-02-17 2014-04-15 Tokyo Electron Limited Method for forming Cu film and storage medium

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 CVD−Ru膜の形成方法および半導体装置の製造方法
KR101357531B1 (ko) * 2011-01-27 2014-01-29 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 Cu막의 성막 방법, 성막 시스템, 및 기억 매체
US20180307666A1 (en) * 2017-04-19 2018-10-25 Honeywell International Inc. Method and system for specifying customized display screens for a building automation system
US10879115B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
JP7296806B2 (ja) * 2019-07-16 2023-06-23 東京エレクトロン株式会社 RuSi膜の形成方法及び基板処理システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH11340233A (ja) * 1998-05-29 1999-12-10 Nec Corp 銅配線の形成方法
JP2000183064A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002026015A (ja) * 2000-07-12 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003051460A (ja) * 2001-06-12 2003-02-21 Hynix Semiconductor Inc 半導体素子の銅薄膜堆積装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH11340233A (ja) * 1998-05-29 1999-12-10 Nec Corp 銅配線の形成方法
JP2000183064A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002026015A (ja) * 2000-07-12 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003051460A (ja) * 2001-06-12 2003-02-21 Hynix Semiconductor Inc 半導体素子の銅薄膜堆積装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
US8198730B2 (en) 2007-01-10 2012-06-12 Nec Corporation Semiconductor device and method of manufacturing the same
JP5413563B2 (ja) * 2007-01-10 2014-02-12 日本電気株式会社 半導体装置及びその製造方法
JP2011513983A (ja) * 2008-03-07 2011-04-28 東京エレクトロン株式会社 滑らかで凝集しないCuシード層を用いた気泡の存在しない凹部のCu充填体
US8697572B2 (en) 2009-02-17 2014-04-15 Tokyo Electron Limited Method for forming Cu film and storage medium
KR101349423B1 (ko) * 2009-03-10 2014-01-08 도쿄엘렉트론가부시키가이샤 Cu막의 성막 방법
JP2012174765A (ja) * 2011-02-18 2012-09-10 Ibaraki Univ 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法
JP2013062408A (ja) * 2011-09-14 2013-04-04 Renesas Electronics Corp 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
US9123889B2 (en) 2011-09-14 2015-09-01 Renesas Electronics Corporation Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
US9373665B2 (en) 2011-09-14 2016-06-21 Renesas Electronics Corporation Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device

Also Published As

Publication number Publication date
KR20070107144A (ko) 2007-11-06
WO2006101129A1 (ja) 2006-09-28
KR100954735B1 (ko) 2010-04-23
US20080020934A1 (en) 2008-01-24
US7699945B2 (en) 2010-04-20
KR20100017521A (ko) 2010-02-16
CN101053072A (zh) 2007-10-10
CN100557779C (zh) 2009-11-04
JP4889227B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
JP4889227B2 (ja) 基板処理方法および成膜方法
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
TWI683022B (zh) 成膜方法、鎢膜之成膜方法及記憶媒體
JP5225957B2 (ja) 成膜方法および記憶媒体
JP2016098406A (ja) モリブデン膜の成膜方法
JP6336866B2 (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
WO2018021014A1 (ja) タングステン膜の成膜方法
WO2004050948A1 (ja) プラズマcvdを利用する成膜方法及び装置
TW200915400A (en) Film forming method, and film forming apparatus
JP2013213274A (ja) タングステン膜の成膜方法
JP6426893B2 (ja) コンタクト層の形成方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
KR20160019364A (ko) 그래핀의 하지막의 생성 방법, 그래핀의 생성 방법 및 그래핀의 하지막 생성 장치
WO2006101130A1 (ja) 成膜装置及び成膜方法
JP2006299407A (ja) 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
JP6584326B2 (ja) Cu配線の製造方法
JP2009130288A (ja) 薄膜形成方法
KR101697076B1 (ko) 금속막의 성막 방법
TWI515326B (zh) Film forming method and plasma film forming device
JP2004158828A (ja) 成膜方法
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
TW200818272A (en) Film forming method and film forming apparatus
JP4608530B2 (ja) バリア膜製造方法
JP5659040B2 (ja) 成膜方法および記憶媒体
KR100995236B1 (ko) 박막의 적층 구조, 그 형성 방법, 성막 장치 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees