JP2006269623A - 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム - Google Patents

基板処理方法、成膜方法、成膜装置およびコンピュータプログラム Download PDF

Info

Publication number
JP2006269623A
JP2006269623A JP2005083764A JP2005083764A JP2006269623A JP 2006269623 A JP2006269623 A JP 2006269623A JP 2005083764 A JP2005083764 A JP 2005083764A JP 2005083764 A JP2005083764 A JP 2005083764A JP 2006269623 A JP2006269623 A JP 2006269623A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
plane
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005083764A
Other languages
English (en)
Other versions
JP4889227B2 (ja
Inventor
Naoki Yoshii
直樹 吉井
Okiaki Matsuzawa
興明 松澤
Yasuhiko Kojima
康彦 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005083764A priority Critical patent/JP4889227B2/ja
Priority to KR1020077021735A priority patent/KR100954735B1/ko
Priority to KR1020097025010A priority patent/KR20100017521A/ko
Priority to CNB2006800010986A priority patent/CN100557779C/zh
Priority to PCT/JP2006/305710 priority patent/WO2006101129A1/ja
Publication of JP2006269623A publication Critical patent/JP2006269623A/ja
Priority to US11/859,490 priority patent/US7699945B2/en
Application granted granted Critical
Publication of JP4889227B2 publication Critical patent/JP4889227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 Ｃｕ膜の成膜速度を向上させるための基板処理方法およびこの基板処理方法を用いたＣｕ膜の成膜方法を提供する。
【解決手段】 例えば、表面にＲｕ膜が形成されたウエハＷを加熱処理して、Ｒｕ膜の表面に、Ｃｕとの格子不整合が小さい配向性を有する（００１）面または（００２）面を優先配向させる（ＳＴＥＰ３）。次に、例えば、熱ＣＶＤ法等によりＲｕ膜上にＣｕ膜を成膜する（ＳＴＥＰ４）。このＳＴＥＰ４では、Ｒｕ膜の表面の結晶性に依存して、Ｃｕ膜の成膜速度を大きくすることができる。
【選択図】 図２

Description

本発明は半導体基板に銅（Ｃｕ）を成膜するための基板処理方法、成膜方法、成膜装置およびコンピュータプログラムに関する。
例えば、半導体装置の高速化、配線パターンの微細化等に呼応して、アルミニウムよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なＣｕが配線材料として注目されている。このＣｕの成膜方法としては、Ｃｕを含む原料ガスの熱分解反応や、当該原料ガスの還元性ガスによる還元反応にて基板上にＣｕを成膜するＣＶＤ（化学気相成長）法が知られている。このようなＣＶＤ法により成膜されたＣｕ膜は、被覆性が高く、しかも細長く深いパターン内への成膜による埋め込み特性にも優れ、微細な配線パターンの形成には好適である。
ＣＶＤ法による各種薄膜の成膜において、成膜速度を向上させる方法として、基板の温度を上げる方法がある（例えば、特許文献１参照）。しかし、Ｃｕ膜を成膜する場合に基板の温度を高くすると、Ｃｕ膜の凝集が起こるという問題が発生する。
特開２００２−１５１４８８号公報（段落０００２，０００３等）
本発明はかかる事情に鑑みてなされたものであり、Ｃｕを凝集させることなく、Ｃｕ膜の成膜速度を向上させるための基板処理方法を提供すること、およびこの基板処理方法を用いたＣｕ膜の成膜方法を提供することを目的とする。さらに本発明は、この基板処理方法および成膜方法を行うための成膜装置ならびに成膜装置の制御に用いられるコンピュータプログラムを提供することを目的とする。
上記課題を解決するために、本発明の第１の観点によれば、基板上にＣｕ膜を形成するために当該Ｃｕ膜の成膜処理前に、当該Ｃｕ膜を形成する下地材料の結晶性が、Ｃｕとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行うことを特徴とする基板処理方法、が提供される。
この基板処理方法においては、加熱処理、レーザ照射処理、プラズマ処理のいずれかを用いることが好ましく、下地材料をＣｕの（１１１）面（ミラー指数により表される格子面。以下同様）に対する格子不整合が小さい結晶性とすることが好ましい。下地材料には、Ｒｕ，Ａｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕ，Ｔｉ，Ｚｎのいずれかの金属材料が好適である。この下地材料が六方最密充填構造のＲｕ，Ｔｉ，Ｚｎのいずれかである場合には、その表面にＣ軸方向に配向している（００１）面または（００２）面を優先配向させ、下地材料が面心立方格子構造のＡｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕのいずれかの場合にはその表面に（１１１）面を優先配向させることが好ましい。
本発明の第２の観点によれば上記第１の観点に係る基板処理方法を用いたＣｕ膜の成膜方法が提供される。すなわち、（ａ）Ｃｕ膜を成膜するための基板の表面の材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行う工程と、（ｂ）前記基板の表面にＣｕ膜を成膜する工程と、を有することを特徴とする成膜方法、が提供される。
この成膜方法における（ｂ）の工程におけるＣｕ膜の成膜は、好ましくはＣＶＤ法により行われる。しかし、これに限定されるものでなく、メッキ法やスパッタ法等のＰＶＤ法によってＣｕ成膜を行ってもよい。
本発明の第３の観点によれば、上記第１および第２の観点に係る基板処理方法および成膜方法を実施するための成膜装置が提供される。すなわち、Ｃｕ膜を成膜するための下地材料の層が表面に設けられた基板を、前記下地材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように所定の処理を行うための基板処理機構と、
前記基板処理機構による処理を終えた基板の下地材料の層上にＣｕ膜を成膜するためのＣｕ成膜機構と、
を具備することを特徴とする成膜装置、が提供される。
本発明の第４の観点によれば、Ｃｕ膜を成膜するための下地材料の層が表面に設けられた基板にＣｕ膜を成膜する成膜装置を制御するコンピュータに、前記下地材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように基板を処理し、その後、この下地材料の層上にＣｕ膜を成膜する処理を実行させるためのコンピュータプログラム、が提供される。
本発明によれば、Ｃｕ膜を成膜するための下地材料をＣｕとの格子不整合が小さい配向性を有するように基板を処理しているために、その下地材料上にＣｕ膜を成膜する際の成膜速度を大きくすることができる。また、Ｃｕ膜の下地材料に対する密着性を向上させることもできる。
以下、添付図面を参照して、本発明の実施の形態について説明する。図１に本発明に係る基板処理方法および成膜方法を実施するための成膜装置１００の概略構成を表す断面図を示す。この成膜装置１００は、気密に構成された略円筒状のチャンバ１を有しており、その中には被処理体であるウエハＷを水平に支持するためのサセプタ２が円筒状の支持部材３により支持された状態で配置されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２にはヒーター５が埋め込まれており、このヒーター５はヒーター電源６に接続されており、ウエハＷを所定の温度に加熱する。サセプタ２には、接地された下部電極２ａが設けられている。
チャンバ１の天壁１ａには、絶縁部材９を介してシャワーヘッド１０が設けられており、このシャワーヘッド１０は、上段ブロック体１０ａ、中段ブロック体１０ｂ、下段ブロック体１０ｃで構成されている。下段ブロック体１０ｃにはガスを吐出する吐出孔１７と１８とが交互に形成されている。上段ブロック体１０ａの上面には、第１のガス導入口１１と、第２のガス導入口１２とが形成されており、上段ブロック体１０ａの中では、第１のガス導入口１１から多数のガス通路１３が分岐している。中段ブロック体１０ｂにはガス通路１５が形成されており、上記ガス通路１３がこれらガス通路１５に連通し、さらにこのガス通路１５が下段ブロック体１０ｃの吐出孔１７に連通している。
また、上段ブロック体１０ａの中では、第２のガス導入口１２から多数のガス通路１４が分岐し、中段ブロック体１０ｂにはガス通路１６が形成され、これらガス通路１４がガス通路１６に連通している。さらにこのガス通路１６が下段ブロック体１０ｃの吐出孔１８に連通している。そして、上記第１および第２のガス導入口１１，１２は、ガス供給機構２０のガスラインに接続されている。
ガス供給機構２０は、例えば、Ｃｕ（ＴＦＡＡ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、Ｃｕ（ｈｆａｃ）ａｔｍｓ等のＣｕ原料を供給するＣｕ原料供給源２１、キャリアガスおよび還元性ガスとしてのＨ２ガスを供給するＨ２ガス供給源２３、チャンバ１内の雰囲気調整ガスとしてのＡｒガスを供給するＡｒガス供給源２４を有している。
そして、Ｃｕ原料供給源２１にはガスライン２５が、Ｈ２ガス供給源２３にはガスライン２５に合流するガスライン２７が、Ａｒガス供給源２４にはガスライン２８がそれぞれ接続されている。そして、ガスライン２５にはマスフローコントローラ３０およびその下流側にバルブ２９がそれぞれ設けられ、ガスライン２７、２８には、マスフローコントローラ３０およびそのマスフローコントローラ３０を挟んで２つのバルブ２９が設けられている。
Ｃｕ原料供給源２１およびそれに接続されるガスライン２５は、ヒーター２２にて、所定温度（例えば２００℃以下、好ましくは１５０℃以下）に加熱保持されるようになっている。すなわち、Ｃｕ原料は常温で固体または液体であるために、ヒーター２２にてＣｕ原料供給源２１およびガスライン２５を加熱し、さらに後述のようにチャンバ１内を減圧することにより、Ｃｕ原料をガス状態として、チャンバ１内に供給することができるようになっている。
前記第１のガス導入口１１にはＣｕ原料供給源２１から延びるガスライン２５がインシュレータ３１ａを介して接続されている。また、前記第２のガス導入口１２にはＡｒガス供給源２４から延びるガスライン２８がインシュレータ３１ｂを介して接続されている。
したがって、Ｃｕ膜の成膜処理時には、Ｃｕ原料供給源２１からのＣｕ含有原料ガスが、Ｈ２ガス供給源２３からガスライン２７を通って供給されたＨ２ガスにキャリアされてガスライン２５を介してシャワーヘッド１０の第１のガス導入口１１からシャワーヘッド１０内に至り、ガス通路１３，１５を経て吐出孔１７からチャンバ１内へ吐出される。なお、図１では、ガスライン２５に接続するガスライン２７からキャリアガスかつ還元性ガスであるＨ２ガスが供給されるが、Ｃｕ原料供給源２１の中にキャリアガスラインを設けてＨ２ガスを供給するようにしてもよい。
一方、Ａｒガス供給源２４からのＡｒガスがガスライン２８を介してシャワーヘッド１０の第２のガス導入口１２からシャワーヘッド１０内に至り、ガス通路１４，１６を経て吐出孔１８からチャンバ１内へ吐出される。
シャワーヘッド１０には、整合器３２を介して高周波電源３３が接続されている。この高周波電源３３からシャワーヘッド１０と下部電極２ａとの間に高周波電力が供給されることにより、シャワーヘッド１０を介してチャンバ１内に供給されたＨ２ガスをプラズマ化することができるようになっている。なお、後述するように、Ｃｕ膜の成膜工程において常にプラズマを発生させる必要があるわけではない。
チャンバ１の底壁１ｂには、排気管３７が接続されており、この排気管３７には排気装置３８が接続されている。そしてこの排気装置３８を作動させることによりチャンバ１内を所定の真空度まで減圧することが可能となっている。また、チャンバ１の側壁にはゲートバルブ３９が設けられており、このゲートバルブ３９を開にした状態でウエハＷが外部との間で搬入出されるようになっている。
成膜装置１００の各構成部は、制御部（プロセスコントローラ）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者が成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに制御部９５には、成膜装置１００で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラム（すなわち、レシピ）が格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリー等に記憶されていてもよいし、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ等のコンピュータにより読み取り可能な可搬性の記憶媒体に格納された状態で、記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、成膜装置１００での所望の処理が行われる。
次に上述の通りに構成された成膜装置１００によりウエハＷ上にＣｕ薄膜を成膜するプロセスについて説明する。図２にＣｕ膜の成膜工程を示すフローチャートを示す。最初に、ゲートバルブ３９を開いて、ウエハＷをチャンバ１内に搬入し、サセプタ２上に載置する（ＳＴＥＰ１）。このウエハＷの表面には、Ｔａ膜やＴａＮ膜等のバリア膜が形成されており、そのバリア膜の表面には、その上に形成されるＣｕ膜との密着性を高めるために、Ｒｕ薄膜が形成されているものとする。なお、Ｒｕ膜は、例えば、スパッタ等のＰＶＤ法により形成することができる。
ゲートバルブ３９を閉じた後に、Ａｒガス供給源２４からＡｒガスをチャンバ１内に供給しながら、排気装置３８によりチャンバ１内を排気して、チャンバ１内を、例えば１．３３〜２６６０Ｐａに維持する（ＳＴＥＰ２）。その後、ヒーター５によりウエハＷを、１００〜５００℃で１０秒〜１８００秒保持する（ＳＴＥＰ３）。このＳＴＥＰ３は、ウエハＷに形成されたＲｕ膜をアニール処理し、その結晶性を向上させる工程である。
図３に、ＳＴＥＰ３のアニール処理を３００℃で３０分行った場合の、その処理前後でのＲｕ膜の（１００）面、（００２）面、（１０１）面のＸ線回折強度の変化を表す回折像を示す。ここで、図３の回折強度は、アニール処理していないＲｕ膜（下図）の回折強度は、アニール処理を行ったＲｕ膜（上図）の回折強度の４倍の大きさで示している。また表１にＳＴＥＰ３のアニール処理前後でのＲｕ膜の（１００）面と（００２）面のＸ線回折強度比（図３に示す回折ピークの面積比）および（１０１）面と（００２）面のＸ線回折強度比、ならびにこれらとの比較のためにＲｕ粉末の（１００）面と（００２）面のＸ線回折強度比、（１０１）面と（００２）面のＸ線回折強度比を示す。
Figure 2006269623
Ｒｕ粉末によるＸ線回折強度は、Ｒｕの多結晶で配向性を有さない状態であり、その状態では表１に示されるように、（１００）面と（１０１）面の回折強度は（００２）面の回折強度よりも大きくなっている（なぜなら、比の値が１超となっている）。しかし、ウエハＷに形成されたＲｕ膜では、表１および図３に示されるように、そのＲｕ膜の下地のバリア膜（この例では、Ｔａ膜やＴａＮ膜等）の結晶面に依存して、（００２）面の回折強度が（１００）面と（１０１）面の回折強度よりも極めて大きくなっている。さらに、アニール処理により、実質的に（１００）面と（１０１）面の回折ピークが消滅し、Ｒｕ膜の表面を（００２）面に優先配向させることができることがわかった。
Ｒｕ膜のアニール処理後、ウエハＷの温度およびチャンバ１内の圧力を必要に応じて変更し、所定温度、所定圧力となった後に、例えば、熱ＣＶＤ法によりＲｕ膜上にＣｕ膜を成膜する（ＳＴＥＰ４）。より具体的には、Ｃｕ原料供給源２１からＣｕ原料ガスが、Ｈ２ガス供給源２３から供給されるＨ２ガスにキャリアされてチャンバ１内へ吐出され、Ｃｕ原料がＲｕ膜表面でＨ２ガスにより還元されることで、Ｃｕが析出し、成膜が進行する。
先に図３に示したアニール処理を施したＲｕ膜およびアニール処理を施さないＲｕ膜に対してそれぞれ、このＳＴＥＰ４の処理を、Ｃｕ原料としてＣｕ（ｈｆａｃ）ＴＭＶＳ）を用い、Ｃｕ原料ガス流量；２７４ｍｇ／ｍｉｎ、Ｈ２ガス流量；１５０ｍｌ／ｍｉｎ、チャンバ圧力；６６．７Ｐａ、ウエハ温度；１５０℃、成膜時間；３０分、で行った場合に形成されたＣｕ膜の厚さを表すグラフを図４に示す。
図４に示されるように、ＳＴＥＰ３のアニール処理により配向性が高められたＲｕ膜上へのＣｕ成膜では、ＳＴＥＰ３のアニール処理を行わないＲｕ膜上へのＣｕ成膜に対して、約３倍の厚さのＣｕ膜を形成することができる、つまり、成膜速度を約３倍に向上させることができることを確認した。ＳＴＥＰ３のアニール処理を行ったＲｕ膜上に形成されたＣｕ膜のＸ線回折強度を測定したところ、（１１１）面の強度が極めて大きいことを確認した。このことから、Ｒｕ膜の表面に（００２）面を優先配向させることで、Ｃｕの（１１１）面に対する格子不整合が小さくなり、（１１１）面を有したＣｕ膜の成長が大きくなったと考えられる。
Ｃｕ成膜が終了した後には、チャンバ１内にＡｒガスを導入しながらチャンバ１内を排気してチャンバ１内の残留ガスを排気し、その後にゲートバルブ３９を開いてウエハＷをチャンバ１内から搬出する（ＳＴＥＰ５）。そのときに、次に処理するウエハＷをチャンバ１内に搬入してもよい。
上述したようにＣｕ膜の成膜速度を向上させるＲｕ膜の表面は（００２）面に限られず、（００１）面であってもよい。これは、Ｒｕの（００１）面もＣｕの（１１１）面に対する格子不整合が小さいためである。また、Ｃｕ膜を形成するための下地材料はＲｕに限定されるものではなく、Ａｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕ，Ｔｉ，Ｚｎ等の金属膜であってもよい。これらのうち、下地材料がＴｉまたはＺｎである場合には、その表面を（００１）面または（００２）面に優先配向させることで、Ｃｕの（１１１）面との格子不整合を小さくすることができ、下地材料がＡｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕのいずれかの場合にはその表面に（１１１）面を優先配向させることで、Ｃｕの（１１１）面との格子不整合を小さくすることができ、こうしてＣｕ膜の成膜速度を大きくすることができる。
本発明は上記形態に限定されるものではなく、種々の変形が可能である。例えば、Ｃｕ膜を成膜するための下地材料の配向性を高めるための基板の処理方法は、アニール処理（加熱処理）に限定されるのではなく、レーザ照射処理やプラズマ処理によって行うことができる。また、Ｃｕ膜の成膜方法は、熱ＣＶＤ法に限定されるものではなく、
ＣＶＤ法の一種であるＡＬＤ法（Atomic Layer Deposition）や、ＰＥＡＬＤ法（（Plasma Enhanced Atomic Layer Deposition）によって行ってもよい。さらにＣｕ膜の成膜は、上述したＣＶＤ法に限られず、スパッタ法等のＰＶＤ法、電解メッキ法等によって行うこともできる。
例えば、ＡＬＤ法を用いるＣｕ成膜では、成膜装置１００を図５に示す成膜装置１００′のように変形し、Ｃｕ原料として、Ｃｕ（ＴＦＡＡ）２やＣｕ（ｄｉｂｍ）２、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ｅｄｍｄｄ）２等の二価のＣｕの原料を用いることができる。この成膜装置１００′は、Ｃｕ原料ガスをＡｒガスでキャリアすることができ、Ｈ２ガスを直接にシャワーヘッド１０を通してチャンバ１内に供給することができるように、成膜装置１００のガス供給機構２０を変形したもの（図５に「２０′」で示す）である。
この成膜装置１００′を用いた成膜処理工程は、概略、以下の通りである。すなわち、ガス化させたＣｕ原料をＡｒガスでキャリアしてチャンバ１に供給し、所定温度に加熱されたウエハＷの全面に吸着させる。次いで、原料ガスの供給を停止し、余剰の原料ガスをチャンバ１内から排気除去する。続いて、Ｈ２ガスをチャンバ１内に導入するとともに、高周波電源３３から高周波電力を供給し、Ｈ２ガスをプラズマ化して水素ラジカル（Ｈ２ ＊）を生成し、この水素ラジカル（Ｈ２ ＊）によりウエハＷの表面に吸着しているＣｕ原料を還元し、Ｃｕを析出させる。その後、Ｈ２ガスの供給および高周波電力の印加を停止し、チャンバ１内からＨ２ガスを排気する。このような一連の工程を所定回数繰り返すことにより、Ｃｕ膜を成膜することができる。
なお、成膜装置１００′の構成でも、先に説明した熱ＣＶＤ法によるＣｕ成膜を行うことができる。また、成膜装置１００′において、Ａｒガスを直接にＣｕ原料供給源２１へ供給するように構成してもよい。さらに、還元性ガスはＨ２ガスに限られず、ＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ等を用いることができ、キャリアガスはＡｒガスに限られず、Ｈｅガス、Ｎ２ガス等の不活性ガスを用いることができる。
本発明に係る成膜方法を実施するための成膜装置の概略構成を表す断面図。 Ｃｕ膜の成膜工程を示すフローチャート。 アニール処理を施したＲｕ膜とアニール処理を施していないＲｕ膜のＸ線回折強度を示す図。 アニール処理を施したＲｕ膜とアニール処理を施していないＲｕ膜に対して成膜したＣｕ膜の厚さを示すグラフ。 図１に示す成膜装置の変形例を示す図。
符号の説明
１；チャンバ
２；サセプタ
５；ヒーター
１０；シャワーヘッド
２０；ガス供給機構
２１；Ｃｕ原料供給源
２２；ヒーター
２３；Ｈ２ガス供給源
２４；Ａｒガス供給源
Ｗ；ウエハ

Claims (17)

  1. 基板上にＣｕ膜を形成するために当該Ｃｕ膜の成膜処理前に、当該Ｃｕ膜を形成する下地材料の結晶性が、Ｃｕとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行うことを特徴とする基板処理方法。
  2. 基板の処理方法は、加熱処理、レーザ照射処理、プラズマ処理のいずれかであることを特徴とする請求項１に記載の基板処理方法。
  3. 前記下地材料の表面を、Ｃｕの（１１１）面に対する格子不整合が小さい結晶性とすることを特徴とする請求項１または請求項２に記載の基板処理方法。
  4. 前記下地材料は、Ｒｕ，Ａｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕ，Ｔｉ，Ｚｎのいずれかであることを特徴とする請求項１から請求項３のいずれか１項に記載の基板処理方法。
  5. 前記下地材料が前記Ｒｕ，Ｔｉ，Ｚｎのいずれかである場合には、その表面に（００１）面または（００２）面を優先配向させ、前記下地材料が前記Ａｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕのいずれかの場合にはその表面に（１１１）面を優先配向させることを特徴とする請求項４に記載の基板処理方法。
  6. （ａ）Ｃｕ膜を成膜するための基板の表面の材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように、当該基板に所定の処理を行う工程と、
    （ｂ）前記基板の表面にＣｕ膜を成膜する工程と、
    を有することを特徴とする成膜方法。
  7. 前記（ａ）の工程では、前記基板に、加熱処理，レーザ照射処理，プラズマ処理のいずれかを施すことを特徴とする請求項６に記載の成膜方法。
  8. 前記（ａ）の工程で処理される基板の表面には、Ｒｕ，Ａｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕ，Ｔｉ，Ｚｎのいずれかからなる膜が形成されていることを特徴とする請求項６または請求項７に記載の成膜方法。
  9. 前記（ａ）の工程により、前記基板の表面を、Ｃｕの（１１１）面に対する格子不整合が小さい結晶性とすることを特徴とする請求項６または請求項７に記載の成膜方法。
  10. 前記（ａ）の工程では、前記膜が前記Ｒｕ，Ｔｉ，Ｚｎのいずれかである場合にはその表面に（００１）面または（００２）面を優先配向させ、前記膜が前記Ａｌ，Ａｇ，Ａｕ，Ｎｉ，Ｐｄ，Ｐｔ，Ｉｒ，Ｃｕのいずれかの場合にはその表面に（１１１）面を優先配向させることを特徴とする請求項８または請求項９に記載の成膜方法。
  11. 前記（ｂ）の工程におけるＣｕ膜の成膜はＣＶＤ法により行われることを特徴とする請求項６から請求項１０のいずれか１項に記載の成膜方法。
  12. Ｃｕ膜を成膜するための下地材料の層が表面に設けられた基板を、前記下地材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように所定の処理を行うための基板処理機構と、
    前記基板処理機構による処理を終えた基板の下地材料の層上にＣｕ膜を成膜するためのＣｕ成膜機構と、
    を具備することを特徴とする成膜装置。
  13. 前記基板処理機構は、ホットプレート装置、レーザ照射処理装置、プラズマ処理装置のいずれかであることを特徴とする請求項１２に記載の成膜装置。
  14. 前記Ｃｕ成膜機構は、ＣＶＤ法によりＣｕ膜を形成するＣＶＤ装置であることを特徴とする請求項１２または請求項１３に記載の成膜装置。
  15. Ｃｕ膜を成膜するための下地材料の層が表面に設けられた基板にＣｕ膜を成膜する成膜装置を制御するコンピュータに、前記下地材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように基板を処理し、その後、この下地材料の層上にＣｕ膜を成膜する処理を実行させるためのコンピュータプログラム。
  16. 前記プログラムは前記コンピュータに、基板に設けられた下地材料の結晶性がＣｕとの格子不整合が小さい配向性を有するように処理するプロセスでは、当該基板に加熱処理、レーザ照射処理、プラズマ処理のいずれかが施されるように前記成膜装置を制御させることを特徴とする請求項１５に記載のコンピュータプログラム。
  17. 前記プログラムは前記コンピュータに、前記下地材料の層上にＣｕ膜を成膜するプロセスをＣＶＤ法によって行うように、前記成膜装置を制御させることを特徴とする請求項１５または請求項１６に記載のコンピュータプログラム。
JP2005083764A 2005-03-23 2005-03-23 基板処理方法および成膜方法 Expired - Fee Related JP4889227B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005083764A JP4889227B2 (ja) 2005-03-23 2005-03-23 基板処理方法および成膜方法
KR1020077021735A KR100954735B1 (ko) 2005-03-23 2006-03-22 기판 처리 방법, 성막 방법, 성막 장치 및 컴퓨터 판독 가능한 기억 매체
KR1020097025010A KR20100017521A (ko) 2005-03-23 2006-03-22 기판 처리 방법
CNB2006800010986A CN100557779C (zh) 2005-03-23 2006-03-22 基板处理方法、成膜方法和成膜装置
PCT/JP2006/305710 WO2006101129A1 (ja) 2005-03-23 2006-03-22 基板処理方法、成膜方法、成膜装置及びコンピュータプログラム
US11/859,490 US7699945B2 (en) 2005-03-23 2007-09-21 Substrate treatment method and film forming method, film forming apparatus, and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005083764A JP4889227B2 (ja) 2005-03-23 2005-03-23 基板処理方法および成膜方法

Publications (2)

Publication Number Publication Date
JP2006269623A true JP2006269623A (ja) 2006-10-05
JP4889227B2 JP4889227B2 (ja) 2012-03-07

Family

ID=37023789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083764A Expired - Fee Related JP4889227B2 (ja) 2005-03-23 2005-03-23 基板処理方法および成膜方法

Country Status (5)

Country Link
US (1) US7699945B2 (ja)
JP (1) JP4889227B2 (ja)
KR (2) KR20100017521A (ja)
CN (1) CN100557779C (ja)
WO (1) WO2006101129A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
JP2011513983A (ja) * 2008-03-07 2011-04-28 東京エレクトロン株式会社 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体
JP2012174765A (ja) * 2011-02-18 2012-09-10 Ibaraki Univ 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法
JP2013062408A (ja) * 2011-09-14 2013-04-04 Renesas Electronics Corp 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
KR101349423B1 (ko) * 2009-03-10 2014-01-08 도쿄엘렉트론가부시키가이샤 Ｃｕ막의 성막 방법
US8697572B2 (en) 2009-02-17 2014-04-15 Tokyo Electron Limited Method for forming Cu film and storage medium

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
KR101357531B1 (ko) * 2011-01-27 2014-01-29 도쿄엘렉트론가부시키가이샤 Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체
US20180307666A1 (en) * 2017-04-19 2018-10-25 Honeywell International Inc. Method and system for specifying customized display screens for a building automation system
US10879115B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
JP7296806B2 (ja) * 2019-07-16 2023-06-23 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH11340233A (ja) * 1998-05-29 1999-12-10 Nec Corp 銅配線の形成方法
JP2000183064A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002026015A (ja) * 2000-07-12 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003051460A (ja) * 2001-06-12 2003-02-21 Hynix Semiconductor Inc 半導体素子の銅薄膜堆積装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221100B2 (ja) * 1999-01-13 2009-02-12 エルピーダメモリ株式会社 半導体装置
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176615A (ja) * 1993-10-29 1995-07-14 Sony Corp 配線形成方法
JPH11340233A (ja) * 1998-05-29 1999-12-10 Nec Corp 銅配線の形成方法
JP2000183064A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002026015A (ja) * 2000-07-12 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003051460A (ja) * 2001-06-12 2003-02-21 Hynix Semiconductor Inc 半導体素子の銅薄膜堆積装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
US8198730B2 (en) 2007-01-10 2012-06-12 Nec Corporation Semiconductor device and method of manufacturing the same
JP5413563B2 (ja) * 2007-01-10 2014-02-12 日本電気株式会社 半導体装置及びその製造方法
JP2011513983A (ja) * 2008-03-07 2011-04-28 東京エレクトロン株式会社 滑らかで凝集しないＣｕシード層を用いた気泡の存在しない凹部のＣｕ充填体
US8697572B2 (en) 2009-02-17 2014-04-15 Tokyo Electron Limited Method for forming Cu film and storage medium
KR101349423B1 (ko) * 2009-03-10 2014-01-08 도쿄엘렉트론가부시키가이샤 Ｃｕ막의 성막 방법
JP2012174765A (ja) * 2011-02-18 2012-09-10 Ibaraki Univ 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法
JP2013062408A (ja) * 2011-09-14 2013-04-04 Renesas Electronics Corp 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
US9123889B2 (en) 2011-09-14 2015-09-01 Renesas Electronics Corporation Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
US9373665B2 (en) 2011-09-14 2016-06-21 Renesas Electronics Corporation Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device

Also Published As

Publication number Publication date
CN100557779C (zh) 2009-11-04
US20080020934A1 (en) 2008-01-24
CN101053072A (zh) 2007-10-10
KR20100017521A (ko) 2010-02-16
KR20070107144A (ko) 2007-11-06
US7699945B2 (en) 2010-04-20
KR100954735B1 (ko) 2010-04-23
WO2006101129A1 (ja) 2006-09-28
JP4889227B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
JP4889227B2 (ja) 基板処理方法および成膜方法
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
TWI683022B (zh) 成膜方法、鎢膜之成膜方法及記憶媒體
JP5225957B2 (ja) 成膜方法および記憶媒体
JP2016098406A (ja) モリブデン膜の成膜方法
JP6336866B2 (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
WO2018021014A1 (ja) タングステン膜の成膜方法
WO2004050948A1 (ja) プラズマｃｖｄを利用する成膜方法及び装置
TW200915400A (en) Film forming method, and film forming apparatus
JP2013213274A (ja) タングステン膜の成膜方法
JP6426893B2 (ja) コンタクト層の形成方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
KR20160019364A (ko) 그래핀의 하지막의 생성 방법, 그래핀의 생성 방법 및 그래핀의 하지막 생성 장치
WO2006101130A1 (ja) 成膜装置及び成膜方法
JP2006299407A (ja) 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2009130288A (ja) 薄膜形成方法
KR101697076B1 (ko) 금속막의 성막 방법
TWI515326B (zh) Film forming method and plasma film forming device
JP2004158828A (ja) 成膜方法
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
TW200818272A (en) Film forming method and film forming apparatus
JP4608530B2 (ja) バリア膜製造方法
JP5659040B2 (ja) 成膜方法および記憶媒体
KR100995236B1 (ko) 박막의 적층 구조, 그 형성 방법, 성막 장치 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees