JP2012174765A - 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 - Google Patents
半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 Download PDFInfo
- Publication number
- JP2012174765A JP2012174765A JP2011033019A JP2011033019A JP2012174765A JP 2012174765 A JP2012174765 A JP 2012174765A JP 2011033019 A JP2011033019 A JP 2011033019A JP 2011033019 A JP2011033019 A JP 2011033019A JP 2012174765 A JP2012174765 A JP 2012174765A
- Authority
- JP
- Japan
- Prior art keywords
- barrier film
- ruthenium
- film
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決する手段】ルテニウムバリア膜は、ルテニウムを主成分とする金属からなり、表面上に観測されるクレバス(溝、割れ目又は深く鋭いくぼみ)の占める面積比が、前記バリア膜表面の全面積に対して15%以下であり、広角X線回折測定によって得られるX線回折プロファイルにおいて、ルテニウムの結晶配向面(002)及び(100)に起因するスペクトルのそれぞれのピーク強度比であるRu(002)/Ru(100)が10以上であり、また、スパッタリング法によって、温度を500℃以上に加熱した状態の半導体基板の配線溝上に成膜されることを特徴とする。
【選択図】図1
Description
(1)バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜の表面上に溝、割れ目又は深く鋭いくぼみとして観測されるクレバスの占める面積比が、前記バリア膜表面の全面積に対して15%以下であることを特徴とする半導体集積回路装置用ルテニウムバリア膜を提供する。
(2)前記クレバスの占める面積比が、前記バリア膜表面の全面積に対して10%以下であることを特徴とする前記(1)に記載の半導体集積回路装置用ルテニウムバリア膜を提供する。
(3)バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜上に銅配線層を形成した試料を広角X線回折装置によって測定して得られるX線回折プロファイルにおいて、ルテニウム結晶の(002)配向面に起因するスペクトルのピーク(Ru(002))とルテニウム結晶の(100)配向面に起因するスペクトルのピーク(Ru(100))との強度比であるRu(002)/Ru(100)のピーク強度比が10以上であることを特徴とする半導体集積回路装置用ルテニウムバリア膜を提供する。
(4)前記のRu(002)/Ru(100)のピーク強度比が20以上であることを特徴とする前記(3)に記載の半導体集積回路装置用ルテニウムバリア膜を提供する。
(5)ルテニウムを主成分とする金属をターゲットとして用いて、半導体基板の温度を500℃以上で加熱した状態で、前記半導体基板に形成された配線溝上に前記ルテニウムを主成分とする金属をスパッタ法によって堆積して成膜することを特徴とする半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
(6)前記半導体基板の温度を600℃以上に加熱することを特徴とする前記(5)に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
(7)前記半導体基板の温度を500〜800℃の範囲の所定の温度に加熱することを特徴とする前記(5)に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
(8)前記半導体基板の温度を600〜800℃の範囲の所定の温度に加熱することを特徴とする請求項6に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
(9)前記スパッタリング法は、スパッタリングガスとして不活性ガスを流しながら、真空度を1.0Torr以下に調整して行うものであることを特徴とする前記(5)〜(8)のいずれかに記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
(10)前記スパッタリングガスがアルゴンガスであり、真空度が1.0×10−1〜1.0×10−2Torrの範囲に調整されることを特徴とする前記(9)に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法を提供する。
(11)半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜、若しくは該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記(1)〜(4)にいずれかに記載のルテニウムバリア膜を含むことを特徴とする半導体集積回路装置を提供する。
(12)半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体装置であって、 前記バリア膜は、少なくとも前記(1)〜(4)にいずれかに記載のルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置を提供する。
(13)半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜又は該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体装置であって、前記バリア膜は、少なくとも前記(5)〜(10)のいずれかに記載の方法によって作製されるルテニウムバリア膜を含むことを特徴とする半導体集積回路装置の製造方法を提供する。
(14)半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体装置であって、 前記バリア膜は、少なくとも前記(5)〜(10)にいずれかに記載の方法によって作製されるルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置の製造方法を提供する。
本発明は、スパッタリング法、化学気相成長(CVD)法又はめっき法によって堆積して形成したルテニウムバリア膜が、均一の平坦な薄膜とはならず、膜中にクレバス(溝、割れ目又は深いくぼみ)が存在しやすく、それによってルテニウムバリア膜の抵抗値がバルクのものと比べて上昇すること、及び、前記バリア層上に形成されるAlやCuの配線用金属が拡散しやすくなることを見出すことによってなされたものである。
そのため、本発明は、クレバスの面積比がルテニウムバリア膜表面の全面積に対して15%以下が必要であり、より好ましくは10%以下である。
発明者等は、ルテニウムバリア膜の抵抗値及びバリア性が、上記のクレバス面積比だけではなく、ルテニウムにおいて所定の結晶配向面の比率によっても制御できることを見出した。これは、ルテニウムにおいて所定の結晶配向面が、クレバスの面積比と密接な関係を有しており、クレバス発生に対して大きな影響を与えるためである。すなわち、本発明は、上記のクレバス面積比と同様に、ルテニウムにおいて所定の結晶配向面の比率を規定することによって、ルテニウムバリア膜の低抵抗性及び高バリア性を、従来技術では達成できなかった領域にまで向上することができるという技術思想に基づいてなされたものである。
本発明は、低抵抗性及び高バリア性のルテニウムバリア膜を作製するために、主にスパッタリング法を用いる。化学気相成長法(CVD)やめっき法は、前記の特開平2004−48066号公報にも記載されているように、緻密なルテニウムバリア膜を形成することが難しい。化学気相成長法(CVD)やめっき法においても、上記のクレバス面積比又はX線回折プロファイルにおけるRu(002)/Ru(100)のピーク強度比が所望の範囲を有することができれば、本発明の目的を達成できる作製方法として採用できるが、実質的には困難である。一方、従来のスパッタリング法による作製技術では、上記のクレバス面積比又はX線回折プロファイルにおけるRu(002)/Ru(100)のピーク強度比が所望の範囲に到達するものとはならず、ルテニウムバリア膜としての特性向上を十分に図ることができないため本願発明の効果を奏しない。
図3に、スパッタリング処理時の基板(表面にSiO2層を有するシリコン基板)の温度と作製後のルテニウム膜のクレバス面積比との関係を示す。図3には、倍率100000倍で観察したルテニウム膜表面の走査型電子顕微鏡(SEM)写真を合わせて示す。クレバス面積比は、図3に示すSEM画像を2値化処理して、クレバスの相当する黒色部分の面積を画像全体の面積に対する比として求めたものである。
第1の実施形態で作製したルテニウム膜上に銅膜を形成した試料について広角X線回折装置を行った。上記の図2で示したX線回折プロファイルは、スパッタリング処理時の基板温度を700℃に加熱した試料について測定したものである。図2において、ルテニウムの各結晶面に起因するピークに着目すると、(002)結晶配向面に起因するRu(002)のピークがシャープで、強度において最も大きく観測された。そのため、Ru(002)面のピークが本発明のルテニウム膜の特性を最も反映する結晶配向面と考えることができる。ルテニウム膜作製時の基板温度の違いによるRu(002)のピーク強度の変化を調べるために、(100)結晶配向面に帰されるRu(100)のピーク強度を基準として、Ru(002)/Ru(100)のピーク強度比とルテニウム膜作製時の基板温度との関係をプロットした。図4に、その結果を示す。ここで、Ru(100)のピーク強度は、ルテニウム膜作製時の基板温度の違いによってほとんど変化しないことを確認している。
図5は、第1の実施形態において、スパッタリング時の基板温度を室温(RT)、300℃又は500℃に加熱して作製したルテニウム膜を、再度、所定の温度で10分間アニーリングした後に測定して得られた各ルテニウム膜の電気抵抗値を示す。
第1の実施形態のスパッタリング処理において、ルテニウムの成膜中に安定してグロー放電を維持でき、かつ、最良の真空度で、さらに短時間に成膜できる条件を検討した。図6に、放電させたあとに真空度を一定に保った状態で、放電が維持できる限界まで電力(DCパワー)を下げたときの値を各真空度において測定した関係を示す。本実施形態では、スパッタリングガスとしてアルゴンを用い、基板の温度は700℃に設定した。
図7は本発明のルテニウムバリア膜を適用した半導体集積回路装置の概略断面図であり、実際の半導体集積回路装置は配線層が8層、9層、それ以上になっているが、説明を簡略化するために2層配線構造を例示している。図7において、1は一方の主表面1aに隣接して多数個の回路素子(図示せず)が形成された半導体基体、2は半導体基体1の一方の主表面1a上に形成された例えばシリコン酸化物層からなる第1絶縁層、2aは第1絶縁層2に形成されたスルーホール、3はスルーホール2a内に形成された例えばタングステンからなるプラグ、3aはスルーホール2a、3aとプラグ3との間に、例えばTiN(窒化チタン)膜からなるバリア層、4は第1絶縁層2及びプラグ3上に例えば窒化シリコン層41を介して形成された例えばシリコン酸化物層42からなる第2絶縁層、4aは第2絶縁層4に形成された第1トレンチ、5は第1トレンチ4a内に形成された第1銅配線、5aは第1トレンチ4aと第1銅配線5との間に形成された本発明のルテニウム膜からなるバリア層、6は第2絶縁層4及び第1銅配線5上に例えば窒化シリコン層61を介して例えばシリコン酸化物層62、窒化シリコン層63、シリコン酸化物層64を順次積層して形成した第3絶縁層、6aは第2絶縁層6に形成された断面T字形を有する第2トレンチ、7は第2トレンチ6a内に形成された第2銅配線、7aは第2トレンチ6aと第2銅配線7の間に形成された本発明のルテニウム膜からなるバリア層である。図7の3aで示すバリア層は、TiN膜の代わりに、本発明のルテニウム膜を使用してもよい。
図9は、本発明のルテニウムバリア膜及び銅シード膜からなる複合膜上にCu配線層を形成した半導体集積回路装置の製造方法において、前記複合膜の作製方法を説明するための概略工程図である。
本実施形態においては、第5の実施形態と同じ方法で作製されたルテニウムバリア膜上に、数nmから10nm程度の厚さで極薄い銅シード膜(図9(a)の5b)を形成し、銅シード膜上に硫酸銅めっき浴、アノードに銅電極を用いて電解めっき法により第1トレンチ4aの深さを超える厚さの銅めっき層を形成し、その後水素、アルゴン、窒素から選ばれた雰囲気中で室温から400℃まで加熱し、400℃で10分間恒温保持するアニールプロセスで処理した。
図10は、アルミニウム配線層を有する半導体集積回路装置の製造方法を説明するための概略工程図であり、半導体集積回路装置の製造方法のうち、スパッタリング法によってアルミニウム配線を形成する工程を示した。
Claims (14)
- バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜の表面上に溝、割れ目又は深く鋭いくぼみとして観測されるクレバスの占める面積比が、前記バリア膜表面の全面積に対して15%以下であることを特徴とする半導体集積回路装置用ルテニウムバリア膜。
- 前記クレバスの占める面積比が、前記バリア膜表面の全面積に対して10%以下であることを特徴とする請求項1に記載の半導体集積回路装置用ルテニウムバリア膜。
- バリア膜がルテニウムを主成分とする金属からなり、前記バリア膜上に銅配線層を形成した試料を広角X線回折装置によって測定して得られるX線回折プロファイルにおいて、ルテニウム結晶の(002)配向面に起因するスペクトルのピーク(Ru(002))とルテニウムの結晶の(100)配向面に起因するスペクトルのピーク(Ru(100))との強度比であるRu(002)/Ru(100)のピーク強度比が10以上であることを特徴とする半導体集積回路装置用ルテニウムバリア膜。
- 前記のRu(002)/Ru(100)のピーク強度比が20以上であることを特徴とする請求項3に記載の半導体集積回路装置用ルテニウムバリア膜。
- ルテニウムを主成分とする金属をターゲットとして用いて、半導体基板の温度を500℃以上に加熱した状態で、前記半導体基板に形成された配線溝上に前記ルテニウムを主成分とする金属をスパッタ法によって堆積して成膜することを特徴とする半導体集積回路装置用ルテニウムバリア膜の作製方法。
- 前記半導体基板の温度を600℃以上に加熱することを特徴とする請求項5に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
- 前記半導体基板の温度を500〜800℃の範囲の所定の温度に加熱することを特徴とする請求項5に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
- 前記半導体基板の温度を600〜800℃の範囲の所定の温度に加熱することを特徴とする請求項6に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
- 前記スパッタリング法は、スパッタリングガスとして不活性ガスを流しながら、真空度を1.0Torr以下に調整して行うものであることを特徴とする請求項5〜8のいずれかに記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
- 前記スパッタリングガスがアルゴンガスであり、真空度が1.0×10−1〜1.0×10−2Torrの範囲に調整されることを特徴とする請求項9に記載の半導体集積回路装置用ルテニウムバリア膜の作製方法。
- 半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜、若しくは該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項1〜4にいずれかに記載のルテニウムバリア膜を含むことを特徴とする半導体集積回路装置。 - 半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項1〜4にいずれかに記載のルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置。 - 半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜又は該バリア膜と該バリア膜上のシード膜とからなる複合膜を介して、該絶電膜中に少なくとも一層以上のアルミニウム若しくは銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項5〜10のいずれかに記載の方法によって作製されるルテニウムバリア膜を含むことを特徴とする半導体集積回路装置の製造方法。 - 半導体基板と、該半導体基板上に設けられた絶縁膜と、該絶縁膜との間にバリア膜を介して、該絶電膜中に少なくとも一層以上の銅の配線とを有する半導体集積回路装置であって、
前記バリア膜は、少なくとも請求項5〜10にいずれかに記載の方法によって作製されるルテニウムバリア膜を含み、前記バリア膜上にシード膜が設けられていないことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011033019A JP2012174765A (ja) | 2011-02-18 | 2011-02-18 | 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011033019A JP2012174765A (ja) | 2011-02-18 | 2011-02-18 | 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012174765A true JP2012174765A (ja) | 2012-09-10 |
Family
ID=46977431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011033019A Pending JP2012174765A (ja) | 2011-02-18 | 2011-02-18 | 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012174765A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109804458A (zh) * | 2016-10-03 | 2019-05-24 | 应用材料公司 | 使用pvd钌的方法与装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001088969A2 (en) * | 2000-05-16 | 2001-11-22 | Applied Materials, Inc. | Improved capacitor electrodes |
JP2002075994A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005281767A (ja) * | 2004-03-29 | 2005-10-13 | National Institute Of Advanced Industrial & Technology | 高耐熱導電性薄膜の製造方法、該製造方法によって得られる高耐熱導電性薄膜、および積層膜、並びに該積層膜を備えるデバイス |
JP2006269623A (ja) * | 2005-03-23 | 2006-10-05 | Tokyo Electron Ltd | 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム |
WO2008084867A1 (ja) * | 2007-01-10 | 2008-07-17 | Nec Corporation | 半導体装置及びその製造方法 |
JP2010177538A (ja) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2011
- 2011-02-18 JP JP2011033019A patent/JP2012174765A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001088969A2 (en) * | 2000-05-16 | 2001-11-22 | Applied Materials, Inc. | Improved capacitor electrodes |
JP2002075994A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005281767A (ja) * | 2004-03-29 | 2005-10-13 | National Institute Of Advanced Industrial & Technology | 高耐熱導電性薄膜の製造方法、該製造方法によって得られる高耐熱導電性薄膜、および積層膜、並びに該積層膜を備えるデバイス |
JP2006269623A (ja) * | 2005-03-23 | 2006-10-05 | Tokyo Electron Ltd | 基板処理方法、成膜方法、成膜装置およびコンピュータプログラム |
WO2008084867A1 (ja) * | 2007-01-10 | 2008-07-17 | Nec Corporation | 半導体装置及びその製造方法 |
JP2010177538A (ja) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Non-Patent Citations (2)
Title |
---|
HSIN-YI LEE, 外3名: "Characteristics of sputter-deposited Ru thin films on Si substrates", MATERIALS CHEMISTRY AND PHYSICS, vol. 82, JPN6014043919, 2003, pages 984 - 990, ISSN: 0002920919 * |
金原 粲, スパッタリング現象, JPN6014043917, 15 March 1984 (1984-03-15), pages 177 - 182, ISSN: 0002920918 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109804458A (zh) * | 2016-10-03 | 2019-05-24 | 应用材料公司 | 使用pvd钌的方法与装置 |
CN109804458B (zh) * | 2016-10-03 | 2023-08-22 | 应用材料公司 | 使用pvd钌的方法与装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
JP4555540B2 (ja) | 半導体装置 | |
TWI450361B (zh) | 形成銅互連結構之方法 | |
JP4397399B2 (ja) | 半導体装置の製造方法 | |
JP5578466B2 (ja) | 銅配線、銅配線の形成方法および半導体装置 | |
JP6015159B2 (ja) | 薄膜コンデンサ | |
WO2008084867A1 (ja) | 半導体装置及びその製造方法 | |
JP2007035734A (ja) | 半導体装置およびその製造方法 | |
US20130252417A1 (en) | Thin film forming method | |
JP2010525159A (ja) | 電気メッキによるコンタクト用ロジウム構造の製造および電気メッキ用組成物 | |
CN1770423A (zh) | 半导体器件的制造方法 | |
JP2018538700A (ja) | 半導体デバイスのための耐酸化障壁金属プロセス | |
JP5309722B2 (ja) | 半導体装置およびその製造方法 | |
US9640434B2 (en) | Method for processing an electroplated copper film in copper interconnect process | |
TWI513378B (zh) | 改善窄銅填孔之導電性的方法及結構 | |
US7538027B2 (en) | Fabrication method for semiconductor interconnections | |
JP2005244031A (ja) | 半導体装置およびその製造方法 | |
CN100530565C (zh) | 半导体器件及其制造方法 | |
JP5930416B2 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
JP2010177538A (ja) | 半導体装置の製造方法 | |
CN110911352A (zh) | 一种Cu互连用扩散阻挡层及其制备方法和应用 | |
JP2012174765A (ja) | 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法 | |
WO2011033920A1 (ja) | Cu配線の形成方法 | |
JP2008098521A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5963191B2 (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150630 |