CN100530565C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100530565C
CN100530565C CNB2006800066036A CN200680006603A CN100530565C CN 100530565 C CN100530565 C CN 100530565C CN B2006800066036 A CNB2006800066036 A CN B2006800066036A CN 200680006603 A CN200680006603 A CN 200680006603A CN 100530565 C CN100530565 C CN 100530565C
Authority
CN
China
Prior art keywords
layer
copper
crystal grain
seed layer
sputter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800066036A
Other languages
English (en)
Other versions
CN101133480A (zh
Inventor
木下多贺雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101133480A publication Critical patent/CN101133480A/zh
Application granted granted Critical
Publication of CN100530565C publication Critical patent/CN100530565C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供具有高电迁移耐性铜布线的半导体器件。本发明的半导体器件是具有布线层的半导体器件，该布线层是通过在基板上形成的绝缘膜上形成槽或孔，在得到的基板上形成阻挡层，在阻挡层上形成铜晶种层，利用该铜晶种层，通过电镀法形成铜镀敷层，再除去表面的铜镀敷层和铜晶种层形成的，铜晶种层含有具备结晶粒径不同的小晶粒层和大晶粒层的多层，小晶粒层与阻挡层接触。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
在硅基板上对场效应晶体管等元件进行集成的LSI，正在通过微细化，实现高速化和低耗电化。LSI的微细化是以微缩规则为基础发展的，所以布线也要实现高密度化、多层化、薄层化。因此对布线施加的应力和流过布线的电流密度增加，由电迁移引起的布线断裂已构成问题。
以往作为LSI的布线材料采用铝(Al)，为了提高其电迁移耐性，通常在铝中添加铜、硅等杂质或者用氮化钛(TiN)、钛(Ti)等高熔点金属夹住铝布线层的上下实现叠层化。
但是因为依存于铝电阻率的信号传输延迟以及容许电流密度的问题，作为替代布线材料，已发展为使用铜作为导电材料形成布线。
铜难以通过干蚀刻进行精细加工，不能使用在形成铝布线中所采用的加工方法。因此采用在层间绝缘膜上形成布线用槽和布线间的连接孔，向该槽和连接孔中填充铜，再通过CMP法除去不必要的铜，形成嵌入布线的ダマシン(Damascene)法(例如参照专利文献1)。
使用铜作为布线材料时，与Al相比，熔点高，自扩散能也大，所以可以设想采用通过高熔点金属夹住上下的叠层结构时，电迁移耐性能优异。但是在嵌入布线结构中，由于受阻挡层与铜层界面扩散的影响，其可靠性难以得到提高。
形成铜ダマシン布线时，必需以优异的再现性对大纵横比的通路孔和槽内进行填充，形成阻挡层和铜层的叠层薄膜之后，主要采用通过电镀法形成铜膜的方法。但是通过电镀法形成的铜膜，在常温下保存时，会伴随产生结晶尺寸或杂质浓度变化的自淬火现象，因此，在CMP工序中会引起抛光速度变化。因此，必需通过热处理对膜改性。但是在该热处理时，铜的结晶结构发生变化，有时阻挡层和铜层的附着性变差。如果这些层的附着性变差，则在阻挡层和铜层的界面附近，铜原子容易移动，使电迁移耐性能降低。
专利文献1：特开平11-297696号公报。
发明内容
本发明是考虑到这些情况进行研究的，提供具有高电迁移耐性铜布线的半导体器件。
本发明的半导体器件是具有布线层的半导体器件，该布线层是通过在基板上形成的绝缘膜上形成槽或孔，在得到的基板上形成阻挡层，在阻挡层上形成铜晶种层，利用该铜晶种层，通过电镀法形成铜镀敷层，再除去表面的铜镀敷层和铜晶种层形成的，铜晶种层含有具备结晶粒径不同的小晶粒层和大晶粒层的多层，小晶粒层与阻挡层接触。
本发明的特征在于小晶粒层与阻挡层接触。通过本发明可以得到电迁移耐性高的铜布线层，可以认为这是由于以下作用而造成的。
小晶粒层的粒径小于大晶粒层，结晶粒子之间的间隙小，所以小晶粒层在热处理等过程中不容易聚集。因此在热处理的过程中，小晶粒层不容易引起体积变化和结晶结构的变化。因此，阻挡层和小晶粒层的界面状态不容易受热处理的影响，二者之间保持高附着性的状态。另外，从其它观点考虑，小晶粒层的粒径小，与阻挡层的接触面积大，所以二者的附着性大。
因此在阻挡层和铜层的界面附近铜原子不容易移动，可以得到电迁移耐性高的铜布线层。
附图说明
[图1]是表示用本发明实施例的半导体器件制造工序的截面图。
[图2]是表示用本发明实施例的半导体器件制造工序的截面图。
[图3]是表示用本发明实施例的半导体器件制造工序的截面图。
[图4]是表示用本发明实施例的半导体器件制造工序的截面图。
[图5]是表示用本发明实施例的半导体器件制造工序的截面图。
[图6]是表示用本发明实施例得到的阻挡层界面处铜层截面的TEM照片(倍率：100万倍)。
[图7]是表示本发明实施例和以往例的布线可靠性实验结果的曲线图。
符号说明
1：半导体基板；3：元件分离区域；5：层间绝缘膜；7：下层嵌入布线；9、13：SiN膜；11、15：FSG膜；17：SiON膜；21：连接孔；23：上层布线槽；25：阻挡层；27：铜晶种层；27a：第1铜层；27b：第2铜层；29：铜镀敷层
具体实施方式
1.第1实施方案
本发明第1实施方案的半导体器件，其是具有布线层的半导体器件，该布线层是通过在基板上形成的绝缘膜上形成槽或孔，在得到的基板上形成阻挡层，在阻挡层上形成铜晶种层，利用该铜晶种层，通过电镀法形成铜镀敷层，再除去表面的铜镀敷层和铜晶种层形成的，铜晶种层含有具备结晶粒径不同的小晶粒层和大晶粒层的多层，小晶粒层与阻挡层接触。
1-1.基板、绝缘膜
作为基板，可以使用制造半导体器件所用的各种基板，例如使用Si或GaAs基板等。
对基板上的绝缘膜材料和形成方法，没有特别限定。绝缘膜，例如可以利用为形成层间绝缘膜所通常采用的BPSG或FSG等形成。对于层间绝缘膜的形成方法，没有特别限定，既可以采用CVD法，还可以采用涂布法。对绝缘膜的槽或孔的形成方法，没有特别限定，例如可以利用光刻法以及蚀刻技术形成。对槽和孔的形状没有特别限定。既可以形成槽和孔中的任意一种，也可以形成槽和孔两种。
1-2.阻挡层
阻挡层至少要在槽或孔内的绝缘膜上形成，通常在形成有绝缘膜基板的整个面上形成。阻挡层具有防止构成铜晶种层等的铜原子向基板中扩散而引起基板污染的功能。为了使阻挡层能够实现这样的功能，对其材料和形成方法没有限定。阻挡层例如可以用氮化钽或钽等高熔点金属形成。具体例如由氮化钽或钽的单层或氮化钽和钽的叠层结构形成例如阻挡层。单层或叠层结构的阻挡层各层，可以通过如溅射法形成。
1-3.铜晶种层
铜晶种层通常是多结晶的，并且含有结晶粒径不同的小晶粒层和大晶粒层的多层。铜晶种层可以是2层，也可以是3层以上。所谓“小晶粒层”，意味着其平均粒径小于大晶粒层的层，所谓“大晶粒层”意味着其平均粒径大于小晶粒层的层。所谓“粒径”表示晶粒的外切圆直径，所谓“平均结晶粒径”表示在规定范围内所含晶粒粒径的平均值。对于“小晶粒层”“大晶粒层”中所含结晶的粒径没有特别限定，例如分别为0.2～1nm左右，0.1～10μm左右。另外，“多层”的用语不仅包括相邻2层之间的界面明显的情况，还包括结晶粒径逐渐变化，界面不明显的情况。因此，例如在铜晶种层的下面(距阻挡层近的侧面)附近的结晶粒晶非常小，并且在向铜晶种层上面的方向上结晶粒径逐渐增大时也属于本发明范围。小晶粒层的厚度，优选为0.2～1nm，更优选为0.2～0.6nm，这是因为如果在该范围时，可以有效发挥小晶粒层的效果。
小晶粒层和大晶粒层可以通过化学气相沉积法(CVD法)(例如有机金属化学气相沉积法(MOCVD))或溅射法等形成。小晶粒层和大晶粒层可以用相同方法形成，也可以用不同方法形成。作为用不同方法形成时的例子，可以列举如用溅射法形成小晶粒层，用CVD法形成大晶粒层的情况和与之相反的情况。
当用溅射法形成小晶粒层和大晶粒层两种层时，例如使形成第1层时施加的能量(高频功率等)小于形成第2层时所施加的能量时，就可以使第1层形成小晶粒层，第2层形成大晶粒层。可以认为这一作用是由于用低能量进行溅射时，到达基板的晶粒所具有的能量低，不容易引起晶粒聚集的原因所致。另外，其它方案，如铜晶种层由包括低能量溅射和高能量溅射的多种溅射形成，并且在开始溅射时进行低能量溅射。所谓“低能量溅射”是在溅射时施加的能量低于高能量溅射的溅射。所谓“高能量溅射”则正好相反。如果按照该方法，可以与阻挡层接触形成小晶粒层。从低能量溅射向高能量溅射的变化，可以使施加的能量不连续变化，也可以逐渐变化施加的能量。
这里的“铜”，除了纯铜之外，还包括含铜合金。
1-4.铜镀敷层
铜镀敷层可以利用上述铜晶种层通过已知的电镀法形成。
1-5.表面的铜镀敷层和铜晶种层的除去
铜镀敷层和铜晶种层通常是在整个基板面上形成的，因此要除去槽和孔以外的部分(表面的铜镀敷层以及铜晶种层)形成布线层。本说明书中“布线层”的用语表示含有布线和连接电极之中至少一方的层。在绝缘膜上形成槽时，布线层包括布线。在绝缘膜上形成孔时，布线层包括连接电极。在绝缘膜上形成槽和孔时，布线层包括布线和连接电极。
另外，该工序中优选除去表面的阻挡层。除去不必要的铜层以及表面阻挡层，可以通过如化学机械抛光法进行。
2.第2实施方案
本发明第2实施方案的半导体器件在基板上顺序具有绝缘膜、阻挡层、铜晶种层、铜镀敷层，铜晶种层含有具备结晶粒径不同的小晶粒层和大晶粒层的多层，小晶粒层与阻挡层接触。
有关第1实施方案的说明，只要不违备该宗旨，也适用于第2实施方案。该实施方案具有在热处理时不容易引起电迁移的铜层。如本实施方案所示，本发明还可用于形成布线层以外的其它情况。
实施例1
以下参照图1～5，对本发明的实施例进行说明。图1～5是表示本实施例半导体器件制造工序的截面图。附图和以下叙述中所示的形状、膜厚、温度、材料或方法等仅为示例，本发明范围并不受附图以及以下叙述内容的限定。
1.绝缘膜形成工序
如图1所示在形成有元件分离区域3和半导体元件(图中没有示出)的硅等半导体基板1上形成层间绝缘膜5，在该层间绝缘膜5上层部的一部分上形成嵌入下层布线7。进一步通过CVD法在层间绝缘膜5上沉积厚度为50nm的SiN膜9，然后分别用CVD法依次沉积400nm的FSG膜11、50nm的SiN膜13、400nm的FSG膜15、65nm的SiON膜17。SiN膜9可以防止构成下层布线7的金属原子向FSG膜11扩散，SiN膜13起到作为加工ダマシン槽时的干蚀刻的阻止膜作用。
2.连接孔以及布线槽的形成工序
接着如图2所示，使用已知光刻技术和干蚀刻技术在叠层的FSG膜11、SiN膜13、FSG膜15、SiON膜17上形成布线间连接孔21。接着对于形成有连接孔21的层间绝缘叠层膜，也通过已知的光刻技术和干蚀刻技术形成上层布线槽23，然后用已知干蚀刻技术除去连接孔21底部的SiN膜9，形成上层嵌入布线用槽和连接孔。
3.阻挡层的形成工序
接着如图3所示在含有上层布线槽23和孔21内面的基板表面，沉积含有TaN的阻挡层25。阻挡层25可以通过如使用Ta靶的反应性离子化溅射法，在Ar气体流量为56sccm、N2气体流量为36sccm、压力为4mTorr、等离子发生用的高频功率为2500W、基板温度为100℃的条件下，以25～35nm的膜厚形成。
4.铜晶种层的形成工序
接着如图4所示，在阻挡层25上形成铜晶种层27。铜晶种层27通过两步工序形成。首先通过使用铜靶的自离子化溅射法，在Ar气体流量为48sccm、压力为6mTorr、等离子发生用的高频功率为1000W、基板温度为20℃的条件下，进行约2秒钟的铜层形成。这样形成约0.4nm的第1铜层27a。接着在相同真空下，在Ar气体流量为48sccm、压力为6mTorr、等离子发生用的高频功率为2400W、AC Bias 50W的条件下，以100～150nm的膜厚形成第2铜层27b。
把通过在上述条件下形成得到铜层的TEM照片(倍率100万倍)出示在图6中。观察图6可知，第2铜层27b中可观察到晶粒边界31，晶粒的粒径为数μm级。另一方面在第1铜层27a中观察不到晶粒边界。在第1铜层27a中虽然观察不到晶粒边界，但是通过其它途径进行XRD测定的结果可以确认第1铜层27a是结晶相。因此，可以了解到第1铜层27a含有粒径非常小的晶粒(可以认为大致为数nm级)。这样第1铜层27a的粒径小于第2铜层27b，可以认为这是由于形成第1铜层27a时投入的高频功率低，所以铜离子不聚集，结晶不怎么生长的原因所致。
5.铜镀敷层的形成工序
接着如图5所示，以在上述工序中形成的铜晶种层27作为电极，通过电镀法向孔21和槽23中填充铜，形成铜镀敷层29。然后在压力100Torr、H2的气氛中，在150℃下进行15分钟的热处理，该热处理是为了达到在下面CMP工序中稳定的目的。本实施例中在阻挡层25上具备结晶粒径小的第1铜层27a，第1铜层27a在热处理时不容易聚集，所以在热处理之后仍然可以确保阻挡层25与第1铜层27a的附着性。
6.CMP工序
然后使用CMP法除去表面的铜镀敷层29、铜晶种层27和阻挡层25，即含有铜嵌入布线以及连接电极的布线层形成工序结束。
进一步按照所需要的金属布线层数重复上面的工序，可以形成用连接电极进行电连接的铜嵌入叠层布线。
在上述实施例中对作为阻挡层使用TaN的情况进行了说明，还可以使用其它高熔点金属(例如Ta、TaSiN、Ti、TiN、TiSiN、W、WN、WSiN、Ru、RuO等)。另外在上述实施例中以用溅射法形成第1铜层27a为例进行了说明，可以认为通过有机金属化学气相沉积法(MOCVD)等CVD法，在与阻挡层的界面形成粒径小的第1铜层27a时，同样也可以提高电迁移耐性。
接着使用通过上述实施例所示条件制造的半导体器件和通过以往技术制造的半导体器件，在用温度约230℃和电流密度0.81mA生成约1M A/cm2电流密度的条件下，进行电迁移耐性实验。把结果出示在图7中。
使用从各试样收集的数据，通过Log-Log标度描绘曲线。X轴表示产生故障之前施加应力的时间，Y轴表示累积故障比率。在X轴上向右移动表示电迁移耐性提高。以往条件的数据用圆圈绘图，沿曲线A变化，本发明的结果用三角形绘图，沿曲线B变化。
如果观察图7，则表明曲线B向曲线A的右侧移动，达到故障的时间延长。在累积故障比率的所有范围内，都可以确认该提高。这表明作为本实施例工艺的结果电迁移耐性提高。
本申请主张对日本申请No.2005-58007(申请日期：2005年3月2日)的优先权，本申请中可以参照并沿用该日本申请的内容。

Claims (15)

1.半导体器件，其是具有布线层的半导体器件，该布线层是通过在基板上形成的绝缘膜上形成槽或孔，在得到的基板上形成阻挡层，在阻挡层上形成铜晶种层，利用该铜晶种层，通过电镀法形成铜镀敷层，再除去表面的铜镀敷层和铜晶种层形成的，其中，铜晶种层含有具备结晶粒径不同的小晶粒层和大晶粒层的多层，小晶粒层与阻挡层接触。
2.半导体器件，其特征是在基板上顺序具有绝缘膜、阻挡层、铜晶种层、铜镀敷层，并且铜晶种层含有结晶粒径不同的小晶粒层和大晶粒层的多层，其中小晶粒层与阻挡层接触。
3.根据权利要求1或2所述的器件，其中，小晶粒层的厚度为0.2～1nm。
4.根据权利要求1或2所述的器件，其中，小晶粒层和大晶粒层是通过化学气相沉积法或溅射法形成的。
5.根据权利要求1或2所述的器件，其中，小晶粒层和大晶粒层是通过溅射法形成的，形成小晶粒层时施加的能量低于形成大晶粒层时施加的能量。
6.根据权利要求1所述的器件，其中，除去表面的铜镀敷层和铜晶种层是通过化学机械抛光法进行的。
7.根据权利要求1或2所述的器件，其中，阻挡层含有高熔点金属。
8.半导体器件的制造方法，其是具备形成布线层工序的半导体器件的制造方法，该布线层是通过在基板上形成的绝缘膜上形成槽或孔，在得到的基板上形成阻挡层，在阻挡层上形成铜晶种层，利用该铜晶种层，通过电镀法形成铜镀敷层，再除去表面的铜镀敷层和铜晶种层形成的，其中，铜晶种层含有具备结晶粒径不同的小晶粒层和大晶粒层的多层，小晶粒层与阻挡层接触。
9.半导体器件的制造方法，其是具备形成布线层工序的半导体器件的制造方法，该布线层是通过在基板上形成的绝缘膜上形成槽或孔，在得到的基板上形成阻挡层，在阻挡层上形成铜晶种层，利用该铜晶种层，通过电镀法形成铜镀敷层，再除去表面的铜镀敷层和铜晶种层形成的，其中，铜晶种层是通过包括低能量溅射和溅射时施加的能量比该低能量溅射高的高能量溅射的多次溅射形成的，开始溅射时，进行低能量溅射。
10.半导体器件的制造方法，其中在基板上顺序形成绝缘膜、阻挡层、铜晶种层、铜镀敷层，并且其中铜晶种层是通过包括低能量溅射和溅射时施加的能量比该低能量溅射高的高能量溅射的多次溅射形成的，开始溅射时，进行低能量溅射。
11.根据权利要求8所述的制造方法，其中，小晶粒层的厚度为0.2～1nm。
12.根据权利要求8所述的制造方法，其中，铜晶种层是通过化学气相沉积法或溅射法形成的。
13.根据权利要求8所述的制造方法，其中，小晶粒层和大晶粒层是通过溅射法形成的，形成小晶粒层时施加的能量低于形成大晶粒层时施加的能量。
14.根据权利要求8或9所述的制造方法，其中，除去表面的铜镀敷层和铜晶种层是通过化学机械抛光法进行的。
15.根据权利要求8～10任意一项中所述的制造方法，其中，阻挡层含有高熔点金属。
CNB2006800066036A 2005-03-02 2006-02-23 半导体器件及其制造方法 Expired - Fee Related CN100530565C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP058007/2005 2005-03-02
JP2005058007A JP3816091B1 (ja) 2005-03-02 2005-03-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101133480A CN101133480A (zh) 2008-02-27
CN100530565C true CN100530565C (zh) 2009-08-19

Family

ID=36941057

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800066036A Expired - Fee Related CN100530565C (zh) 2005-03-02 2006-02-23 半导体器件及其制造方法

Country Status (5)

Country Link
JP (1) JP3816091B1 (zh)
KR (1) KR100896159B1 (zh)
CN (1) CN100530565C (zh)
TW (1) TW200636916A (zh)
WO (1) WO2006093023A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815950B1 (ko) 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN102054756A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
EP2757593B1 (en) * 2013-01-17 2018-10-17 ATOTECH Deutschland GmbH Plated electrical contacts for solar modules
KR102130673B1 (ko) * 2015-11-09 2020-07-06 삼성전기주식회사 코일 부품 및 그 제조 방법
JP7385469B2 (ja) * 2019-12-27 2023-11-22 太陽誘電株式会社 電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257979A (ja) * 2001-12-25 2003-09-12 Nec Electronics Corp 銅配線構造およびその製造方法
JP3939270B2 (ja) 2002-05-31 2007-07-04 松下電器産業株式会社 配線構造の形成方法
JP4794802B2 (ja) 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線

Also Published As

Publication number Publication date
TW200636916A (en) 2006-10-16
KR100896159B1 (ko) 2009-05-11
JP2006245240A (ja) 2006-09-14
WO2006093023A1 (ja) 2006-09-08
KR20070108869A (ko) 2007-11-13
TWI295084B (zh) 2008-03-21
CN101133480A (zh) 2008-02-27
JP3816091B1 (ja) 2006-08-30

Similar Documents

Publication Publication Date Title
US9711449B2 (en) Ruthenium metal feature fill for interconnects
US20020024142A1 (en) Semiconductor device and manufacturing method of the same
TWI382513B (zh) 半導體裝置及半導體裝置之製造方法
US8508018B2 (en) Barrier layers
JP2004040022A (ja) 半導体装置およびその製造方法
WO2000042651A1 (fr) Dispositif a semi-conducteurs
US7564133B2 (en) Semiconductor device and method for fabricating the same
US6998342B2 (en) Electronic device manufacturing method
WO2011114989A1 (ja) 薄膜の形成方法
CN100350604C (zh) 具有双覆盖层的半导体器件的互连及其制造方法
JP2010199601A (ja) 半導体装置
JP4498391B2 (ja) 半導体装置の製造方法
CN100530565C (zh) 半导体器件及其制造方法
US20090108452A1 (en) Semiconductor device and method for manufacturing the same
KR100898430B1 (ko) 반도체장치 및 그 제조방법
US6569756B1 (en) Method for manufacturing a semiconductor device
US20090236744A1 (en) Semiconductor device and method of producing the same
JPH07254642A (ja) 多層配線構造およびその製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP5194549B2 (ja) 半導体装置の製造方法
JP3442065B2 (ja) 半導体装置及びその製造方法
JP2008042199A (ja) 半導体素子及びその製造方法
US20250157932A1 (en) Low resistance liner
JP5569561B2 (ja) 半導体装置の製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20160223

CF01 Termination of patent right due to non-payment of annual fee