TWI382513B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI382513B
TWI382513B TW098107765A TW98107765A TWI382513B TW I382513 B TWI382513 B TW I382513B TW 098107765 A TW098107765 A TW 098107765A TW 98107765 A TW98107765 A TW 98107765A TW I382513 B TWI382513 B TW I382513B
Authority
TW
Taiwan
Prior art keywords
film
barrier metal
metal film
contact plug
tin
Prior art date
Application number
TW098107765A
Other languages
English (en)
Other versions
TW201005906A (en
Inventor
Masayuki Kitamura
Junichi Wada
Hideto Matsuyama
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201005906A publication Critical patent/TW201005906A/zh
Application granted granted Critical
Publication of TWI382513B publication Critical patent/TWI382513B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置及一種用於製造一半導體裝置之方法，且係關於(舉例而言)一種具有一用於連接一裝置部分及一配置於其中之銅(Cu)導線之接觸插塞之半導體裝置及一種用於製造此一半導體裝置之方法。
本申請案係基於2008年3月21日在日本提出申請的先前日本專利申請案第2008-074417號並主張其優先權之權益，該申請案之全部內容以引用的方式併入本文中。
近年來，已開發具有較高整合度及較高大規模積體(LSI)電路效能之新的微處理技術。特定而言，當前趨勢係用低電阻銅(Cu)或銅合金(在下文中統稱為「Cu」)來替代鋁(Al)合金作為用以達成較高LSI效能之導線材料。因此，由於近年來出現的半導體積體電路之上述較精細圖案，一用以連接一Cu導線與一基板擴散層之接觸孔及用以連接一Cu導線與一電晶體之一閘電極之接觸孔具有一較小直徑。因此，該等接觸孔具有一日益增高之縱橫比。雖然傳統上將鋁(Al)或鎢(W)用於一在一具有一精細結構之半導體裝置中形成之接觸插塞，但正考量將具有比W低的電阻之Cu用作一接觸插塞材料以滿足進一步減小之插塞電阻之需求。
此處出現的一個問題係因銅被擴散至一半導體基板而導致的接面洩漏(J/L)之發生。為防止該接面洩漏，在一接觸插塞材料及一半導體基板之間形成一障壁層。此處，若Al用作一接觸插塞材料，則藉由形成一TiN膜(其晶體定向(100)係在一半導體基板上)且然後形成TiN(其晶體定向(111)因在(100)定向中之TiN膜上之Al而具有高可靠性)來形成一雙層障壁金屬膜，且此揭示於專利文獻(例如，參見公開之未經審查日本專利申請案第H07-201779號)中。
另一方面，傳統上，鉭(Ta)或氮化鉭(TaN)用作用於一接觸插塞之一上部分中之一Cu導線的障壁層材料。因此，若Cu用作一接觸插塞材料，則一Ta或TaN障壁金屬膜係一個可能之候選。然而，雖然此等材料具有抵禦Cu擴散之障壁屬性，但一障壁金屬膜係由一濺鍍製程形成，且因此，難以在一具有一高縱橫比之接觸孔之底表面側處形成一膜。若將一障壁層製作得較厚以確保障壁屬性，則形成於一接觸孔正面處之障壁膜可懸垂於其上以致關閉該接觸孔之入口。鑒於此等條件，預計在以一鍍敷製程嵌入Cu時發生不良嵌入。一種藉由(例如)一具有良好階梯覆蓋之化學氣相沈積(CVD)方法來形成一障壁層之方法係解決此問題之一習知方法。舉例而言，可由該CVD方法形成之一障壁層材料包含氮化鈦(TiN)。藉由將氮化鈦(TiN)施加至該障壁層來解決該懸垂問題。然而，可發生一與不足障壁屬性相關之問題，從而因銅被擴散至一基板而引起J/L。
根據本發明之一個態樣，一種半導體裝置包含：一接觸插塞，其電連接至一半導體基板；一第一障壁金屬膜，具有柱狀晶體結構，配置為至少在該接觸插塞之一底表面側上與該半導體基板接觸；一非晶膜，由該第一障壁金屬膜之材料製成，配置為至少在該接觸插塞之該底表面側上與該第一障壁金屬膜接觸；一第二障壁金屬膜，由一與該第一障壁金屬膜相同之材料製成且具有柱狀晶體結構，其至少一部分係配置為在該接觸插塞之該底表面側及一側表面側上與該非晶膜接觸；及一介電膜，其配置在該接觸插塞之該側表面側上。
根據本發明之另一態樣，一種半導體裝置包含：一接觸插塞，其電連接至一半導體基板；一第一障壁金屬膜，具有柱狀晶體結構，配置為至少在該接觸插塞之一底表面側上與該半導體基板接觸；一第二障壁金屬膜，由與該第一障壁金屬膜相同之材料製成且具有柱狀晶體結構，配置在該接觸插塞之該底表面側及一側表面側上且其結晶界面自該第一障壁金屬膜之結晶界面被移位；一含金屬膜，配置為在該接觸插塞之該底表面側及該側表面側上接觸於該第二障壁金屬膜及該接觸插塞；及一介電膜，其配置在該接觸插塞之該側表面側上。
根據本發明之進一步態樣，一種用於製造一半導體裝置之方法，其包含：在一半導體基板上形成一介電膜；在該介電膜中形成一切透至該半導體基板之開口；在該開口中形成一具有柱狀晶體結構之第一障壁金屬膜；藉由重新形成該第一障壁金屬膜之一表面以形成一由該第一障壁金屬膜之材料製成之非晶膜；在該開口中於該非晶膜上形成一由與該第一障壁金屬膜相同之材料製成且具有柱狀晶體結構之第二障壁金屬膜；及在形成該第二障壁金屬膜之後將一接觸插塞材料沈積在該開口內。
 實施例1
在實施例1中，將闡述一種抑制一接觸插塞材料擴散至一基板之半導體裝置及一種用於製造一半導體裝置之方法。下文將參照圖式來闡述實施例1。
圖1係一顯示一種用於製造實施例1中之一半導體裝置之方法之主要部分之流程圖。在圖1中，在用於製造實施例1之一半導體裝置之方法中執行一系列製程，包含：一SiO2 膜形成製程(S102)、接觸孔形成製程(S104)、TiN膜形成製程(S106)、非晶膜形成製程(S108)、TiN膜形成製程(S110)、晶種膜形成製程(S115)、鍍敷及退火製程(S116)及拋光製程(S118)。在TiN膜形成製程(S106)中，將一Ti膜形成製程(S202)及氮化處理製程(S204)之一系列製程作為製程(S106)之內部製程來執行。
圖2A至圖2D係顯示對應於圖1中之流程圖而執行之製程之剖視圖。
圖2A至圖2D顯示圖1中之SiO2 膜形成製程(S102)至氮化處理製程(S204)。
在圖2A中，作為將係一介電膜形成製程之SiO2 膜形成製程(S102)，將厚度為(例如)500nm之一SiO2 薄膜沈積在一半導體基板200之表面上，其中藉由CVD(化學氣相沈積)方法形成一例如一半導體擴散層及一閘電極之裝置部分以形成一欲作為一介電膜之SiO2 膜220。此處藉由CVD方法來形成該膜，但亦可使用其他方法。將一直徑為(例如)300mm之矽晶圓用作半導體基板200。此處並未圖解說明該裝置部分。
在圖2B中，作為將係一開口形成製程之接觸孔形成製程(S104)，以微影及幹蝕刻製程在SiO2 膜220中形成一切透至半導體基板200之開口150，該開口係一用以連接至該裝置部分之接觸孔結構。舉例而言，形成一直徑為90nm且深度為500nm之開口150。可藉由以各向異性蝕刻方法(此與半導體基板200相反)移除已曝露之SiO2 膜220而與基板200之表面大致垂直地形成開口150，其中藉由經歷一抗蝕劑施加製程及一微影製程(例如一曝光製程)(未顯示該等製程)在SiO2 膜220上形成一抗蝕劑膜。作為一實例，可藉由反應性離子蝕刻來形成開口150。
接下來，作為TiN膜形成製程(S106)，藉由使用電漿CVD方法在開口形成製程中形成之開口150之一內壁(一側壁及底表面)及SiO2 膜220之表面上形成具有柱狀晶體結構之第一層(第一障壁金屬膜)中之一障壁金屬膜。此處，藉由經歷一具有兩個步驟之製程形成該第一層中之障壁金屬膜。
首先，在圖2C中，作為Ti膜形成製程(S202)，藉由使用CVD方法在開口150之內壁(側壁及底表面)及SiO2 膜220之表面上形成一使用一耐火金屬Ti之具有一在定向(200)中之柱狀晶體結構之Ti膜240達一2至10nm之厚度。藉由使用電漿CVD方法形成Ti膜240。在傾倒四氯化鈦(TiCl4 )、氫氣(H2 )及氬氣(Ar)之一混合氣體且設定室內之一預定壓力以及基板溫度後由異性極電極產生電漿。以此方式，可藉由用H2 對TiCl4 進行還原處理來形成Ti膜240。適宜將室內壓力設定為(例如)400至1000Pa。適宜將RF功率設定為400至1000W。適宜將基板溫度設定為400至700℃。適宜將TiCl4 之氣體量設定為1.67×10-3 Pa‧m3 /s(1sccm)至3.34×10-2 Pa‧m3 /s(20sccm)，H2 之氣體量設定為1.67×10-1 Pa‧m3 /s(100sccm)至2.51Pa‧m3 /s(1500sccm)，且Ar之氣體量設定為167Pa‧m3 /s(1000sccm)至6.68Pa‧m3 /s(4000sccm)。形成於開口150底部處之Ti膜240藉由Ti還原且移除基板200中在開口150之底部處形成之氧化物膜以形成一層矽化鈦(TiSi2 )膜。因此，可確保歐姆接觸。
接下來，在圖2D中，作為氮化處理製程(S204)，藉由氮化處理將Ti膜240轉化為一TiN膜242，該TiN膜係Ti膜240之一種氮化物。當Ti膜240係藉由使用TiCl4 而形成時，在開口150之內壁(側壁及底表面)及SiO2 膜220之表面上形成含有大量氯(Cl)之Ti膜240。因此，TiSi2 膜中亦含有大量Cl。若如此，則電阻隨著接觸而增加，從而惡化黏合屬性。因此，藉由將氨氣(NH3 )、H2 及Ar之一混合氣體傾倒在Ti膜240上以產生電漿160將Ti膜240轉化為TiN膜242且可將Cl自Ti膜240及TiSi2 膜中移除。適宜將室內壓力設定為(例如)400至1000Pa。適宜將RF功率設定為400至1000W。適宜將基板溫度設定為400至700℃。適宜將NH3 之氣體量設定為8.35×10-1 Pa‧m3 /s(500sccm)至2.51Pa‧m3 /s(1500sccm)，H2 之氣體量設定為1.67×10-1 Pa‧m3 /s(100sccm)至2.51Pa‧m3 /s(1500sccm)，且Ar之氣體量設定為1.67Pa‧m3 /s(1000sccm)至6.68Pa‧m3 /s(4000sccm)。
如上所述，可在SiO2 膜220之表面上形成具有一在(200)定向中之柱狀晶體結構之TiN膜242(第一障壁金屬膜)。此外，由於此處使用了CVD方法，因此即使接觸孔具有一大縱橫比，亦可至少在底表面處形成TiN膜242之一障壁金屬膜。
圖3A至圖3C係顯示對應於圖1中之流程圖而執行之製程之剖視圖。
圖3A至圖3C顯示圖1中之非晶膜形成製程(S108)至晶種膜形成製程(S115)。
在圖3A中，作為非晶膜形成製程(S108)，TiN膜242之表面層經重新形成以在TiN膜242之表面層上形成一TiN非晶膜244(非晶層)。此處，可藉由將NH3 、H2 及Ar之一混合氣體傾倒在TiN膜242上以產生電漿162將TiN膜242之表面層轉化為非晶膜244。適宜將室內壓力設定為(例如)400至1000Pa。適宜將RF功率設定為400至1000W。適宜將基板溫度設定為400至700℃。適宜將NH3 之氣體量設定為8.35×10-1 Pa‧m3 /s(500sccm)至2.51Pa‧m3 /s(1500sccm)，H2 之氣體量設定為1.67×10-1 Pa‧m3 /s(100sccm)至2.51Pa‧m3 /s(1500sccm)，且Ar之氣體量設定為1.67Pa‧m3 /s(1000sccm)至6.68Pa‧m3 /s(4000sccm)。由於此等製程條件與氮化處理製程(S204)之彼等製程條件相同，因此可藉由繼續氮化處理製程(S204)之後續狀態來適宜形成非晶膜244。
此處，TiN膜242藉由被曝露至由NH3 、H2 及Ar之一混合氣體所產生之電漿162而被轉化為非晶膜244，但轉化方法並不限於此。舉例而言，TiN膜242可藉由被曝露至H2 電漿而被適宜轉化為非晶膜244。另一選擇係，可藉由Ar濺鍍而適宜將TiN膜242轉化為非晶膜244。
在圖3B中，作為藉由使用熱CVD方法之TiN膜形成製程(S110)，在開口150之內壁(側壁及底表面)上(其中至少在開口150之底表面處形成一非晶膜244)及在非晶膜244之表面上形成欲作為一第二層(第二障壁金屬膜)中具有一在(200)定向中之柱狀晶體結構(其與TiN膜242之柱狀晶體結構相同)之一障壁金屬膜之TiN膜246達一2至10nm之厚度。藉由使用熱CVD方法可比其中使用電漿CVD方法之情形更好地促進將TiN膜246沈積至開口150之側壁上。傾倒TiCl4 、NH3 及氮氣(N2 )之一混合氣體且設定室內之預定壓力及基板溫度。可以此方式形成TiN膜246。適宜將室內壓力設定為(例如)200至1000Pa。適宜將基板溫度設定為400至700℃。適宜將TiCl4 之氣體量設定為1.67×10-2 Pa‧m3 /s(10sccm)至1.67×10-1 Pa‧m3 /s(100sccm)，NH3 之氣體量設定為8.35×10-1 Pa‧m3 /s(500sccm)至2.51Pa‧m3 /s(1500sccm)，且N2 之氣體量設定為8.35×10-1 Pa‧m3 /s(500sccm)至5.01Pa‧m3 /s(3000sccm)。除該熱CVD方法以外，原子層沈積(ALD)方法(或原子層化學氣相沈積(ALCVD)方法)也適宜用作TiN膜246之一沈積方法。
在TiN膜242上僅形成TiN膜246允許TiN膜246相對於TiN膜242外延生長以便將形成一與TiN膜242之晶體幾乎相同之晶體。因此，一繼承TiN膜242之結晶界面之晶體如將形成一樣。相反，在實施例1中，雖然TiN膜246具有一與TiN膜242相同之在(200)定向中之柱狀晶體結構，但在TiN膜242與TiN膜246之間形成非晶膜244以使得可一次阻斷TiN膜242之結晶界面。因此，可以TiN膜246之結晶界面自TiN膜242之結晶界面移位之方式來形成TiN膜246之一晶體。
在圖3C中，作為晶種膜形成製程(S115)，藉由物理氣相沈積(PVD)方法(例如一濺鍍製程)將一欲在下一電解鍍敷製程中作為一陰極電極之薄Cu膜沈積(形成)在開口150之內壁(其上層壓有TiN膜242、非晶膜244及TiN膜246)及TiN膜246之表面上達一10至50nm之厚度作為一晶種膜250。
圖4A及圖4B係顯示對應於圖1中之流程圖而執行之製程之剖視圖。
圖4A及圖4B顯示圖1中之鍍敷及退火製程(S116)以及拋光製程(S118)。
在圖4A中，作為鍍敷及退火製程(S116)，藉由一電化學生長方法(例如一使用晶種膜250作為一陰極電極之電解鍍敷)將一Cu膜260(其係傳導材料之一實例)沈積在其上形成有晶種膜250之開口150之表面及基板200上。此處，沈積(例如)厚度為500nm之Cu膜260，且在(例如)250℃下執行退火達30分鐘。
在圖4B中，作為拋光製程(S118)，藉由拋光以藉由CMP方法將基板200之表面拋光以移除沈積在表面上(不包含開口)之欲作為一導線層之包含晶種膜250之Cu膜260、TiN膜242、非晶膜244及TiN膜246。因此，如圖4B中所示，可使表面平坦化。因此，可藉由以上製程形成一Cu接觸插塞。
如上所述形成欲作為電連接至半導體基板之接觸插塞之Cu膜260。以此方式形成之一半導體裝置具有經配置以與基板200接觸、具有柱狀晶體結構且至少在Cu膜260之一底表面側上形成之TiN膜242。經配置以與TiN膜242接觸之TiN非晶膜244至少在Cu膜260之底表面側上形成。此外，TiN膜246(其至少一部分經配置以與非晶膜244及Cu膜260接觸、其由一與TiN膜242之材料相同之材料製成且具有柱狀晶體結構)在Cu膜260之底表面側及一側表面側上形成。SiO2 膜220配置在Cu膜260之側表面側上。
圖5係例示實施例1中之Cu擴散路徑之一概念圖。
在圖5中，在柱狀晶體結構中之TiN膜242中產生一結晶界面102。類似地，亦在柱狀晶體結構中之TiN膜246中產生一結晶界面104。接觸插塞材料之Cu將使用此等結晶界面作為擴散路徑而被擴散。然而，由於在實施例1中TiN膜242與TiN膜246之間形成有非晶膜244，因此結晶界面102在TiN膜242中之位置與結晶界面104在TiN膜246中之位置可被移位。因此，可藉由TiN膜242或非晶膜244之一界面切斷透過結晶界面104 Cu被擴散之擴散路徑。因此，可增強障壁屬性。因此，可避免因Cu擴散至半導體基板而引起之J/L。另外，亦可出於相同原因而防止Cu擴散至一接觸層之一層間介電膜。
實施例1不僅藉由將TiN膜246之結晶界面與TiN膜242之結晶界面移位，而且藉由在其之間形成非晶膜244且因此障壁屬性比在僅藉由改變定向來層壓相同材料時更能得以增強來達成。
實施例2
在實施例1中，已闡述其中藉由將TiN膜242中之結晶界面與TiN膜246中之結晶界面移位來增強抵禦Cu之障壁屬性之組態及其製造方法。在實施例2中，將闡述比實施例1更進一步增強障壁屬性之組態及其製造方法。此外，在實施例2中，亦將闡述在低溫下移除一障壁金屬膜中之雜質之製造方法。下文將參照圖式來闡述實施例2。
圖6係一顯示用於製造實施例2中之一半導體裝置之方法之主要部分之流程圖。除了在TiN膜形成製程(S110)與晶種膜形成製程(S115)之間添加一釕(Ru)膜形成製程(S112)及熱處理製程(S114)以外，圖6與圖1相同。因此，自SiO2 膜形成製程(S102)至TiN膜形成製程(S110)中之每一製程之內容與實施例1中之內容相同。
圖7A至圖7C係顯示對應於圖6中之流程圖而執行之製程的剖視圖。
圖7A至圖7C顯示圖6中之釕(Ru)膜形成製程(S112)至鍍敷及退火製程(S116)。
在圖7A中，作為釕(Ru)膜形成製程(S112)，針對在圖3B中在其上形成TiN膜246之基板200，藉由CVD方法在其中形成有TiN膜246之開口150之內壁(側壁及底表面)及TiN膜246之表面上形成一釕膜248(含金屬膜)達一1至5nm之厚度。傾倒一含有Ru作為一主要組分之氣體且設定室內之預定壓力及基板溫度。以此方式，可形成Ru膜248。適宜將室內壓力設定為(例如)10至100Pa。適宜將基板溫度設定為100至400℃。十二羰基三釕(RU3 (CO)12 )適宜用作一含有Ru作為一主要組分之氣體。充足之Ru3 (CO)12 氣體量係1.67×10-3 Pa‧m3 /s(1sccm)或更少。可藉由使該氣體昇華來沈積Ru膜248。藉由形成Ru膜248，Ru膜248可被偏析至TiN膜246之至少結晶界面中。同此外，藉由形成Ru膜248，可增加可濕性以使得可改良後續鍍敷及退火製程(S116)中之可嵌入性。除CVD方法外，還適宜藉由使用原子層沈積(ALD)方法(或原子層化學氣相沈積(ALCVD)方法)形成Ru膜248。
此處，當一障壁金屬膜係藉由具有良好階梯覆蓋之CVD方法形成時，由該障壁金屬膜中所含有之雜質引起之裝置效能下降將成為一問題。一由CVD方法所形成之障壁金屬膜可含有源自一材料氣體或還原性氣體之雜質。若此等雜質之量係大的，則該等雜質被擴散至半導體基板或導線中而誘發各種失效。舉例而言，氟被擴散至基板中且與矽(Si)基板發生反應而形成一高電阻部分。氯與銅(Cu)發生反應而接近障壁金屬膜與接觸插塞之間的界面形成氯化銅(CUCl2 )，從而引起該障壁金屬膜與Cu之間的黏合屬性之下降，導致可靠性之劣化。該界面之此劣化可在藉由一鍍敷方法來嵌入作為一接觸插塞材料之Cu時進一步引起一鍍敷電流之不良傳導，從而導致Cu之可嵌入性之進一步劣化。因此，可考量在形成障壁金屬膜之後藉由熱處理移除雜質以防止此等問題，但在400℃或更高之高溫下進行熱處理可引起其他裝置之劣化。因此，較佳藉由在低溫下進行熱處理來充分地移除雜質。
圖8係一例示實施例2中之熱處理溫度與所解吸之氯之量之間的關係的曲線圖。此處，顯示在對每一樣本執行熱處理時藉由熱解吸光譜學方法(TDS方法)調查自膜中所解吸之氯的量及熱處理溫度之結果的實例，該樣本具有使用TiCl4 作為一材料氣體且NH3 作為一還原性氣體而藉由電漿CVD方法在半導體基板上所形成之TiN及在所形成之TiN膜上形成之厚度為4nm之Ru。在圖8中，水平軸係處理溫度，垂直軸係所解吸之氯的量，虛線係對TiN膜之一單個膜之熱處理的結果，且實線係一對TiN膜及Ru膜之一層壓膜之熱處理的結果。如圖8中所顯示，當甚至在500℃之溫度下對TiN膜之一單個膜執行熱處理時氯得以解吸使得可評估餘留在膜中之氯。另一方面，在約140℃之溫度下針對TiN膜與Ru膜之一層壓膜解吸大量的氯，此顯示幾乎所有的氯在約200℃之溫度下藉由熱處理被移除。因此，在實施例2中，藉由執行熱處理移除此等雜質。
換言之，作為一熱處理製程(S114)，在(例如)140至200℃之溫度下對其上形成有Ru膜248之基板200執行熱處理因此，可移除TiN膜246及TiN膜242中所含有之雜質。此處，藉由在實施例2中已在TiN膜246上形成Ru膜248之後執行熱處理，可在一比不存在Ru膜時所需之熱處理溫度低的溫度下移除例如氯、氟、碳、硼及矽等雜質。可適宜將室內壓力設定為(例如)1000Pa或更小以用於熱處理。供應H2 與N2 之一混合氣體作為一氣體環境氣體。適宜將H2 之氣體量設定為5.0×10-2 Pa‧m3 /s至2.5×10-1 Pa‧m3 /s(30至150sccm)且N2 之氣體量設定為1.67Pa‧m3 /s至6.68Pa‧m3 /s(1000至4000sccm)。特定而言，可藉由在一H2 氣體環境下執行熱處理來改良雜質移除效率。
此處，若障壁金屬膜中之雜質量不引起可靠性之劣化，則可省略熱處理製程(S113)。然而，若障壁金屬膜中之雜質引起可靠性之劣化，則可在含有雜質之障壁金屬膜上形成一Ru膜之後在200℃或更低之低溫下藉由熱處理移除雜質，如上所述。因此，可抑制或消除因在高溫下進行熱處理而引起之裝置劣化。
然後，在圖7B中，作為晶種膜形成製程(S115)，藉由物理氣相沈積(PVD)方法(例如一濺鍍製程)將一欲在圖7C中所顯示之下一電解鍍敷製程中作為一陰極電極之薄Cu膜沈積(形成)在開口150之內壁(其上層壓有TiN膜242、非晶膜244、TiN膜246及Ru膜248)及Ru膜248之表面上達一10至50nm之厚度作為晶種膜250。
圖9係一顯示對應於圖6中之流程圖而執行之一製程之剖視圖。
在圖9中，顯示圖6中之拋光製程(S118)。晶種膜形成製程(S115)至拋光製程(S118)之間的每一製程的內容與實施例1中之內容相同。因此，如圖9中所顯示，可使表面平坦化。因此，可藉由以上製程形成一Cu接觸插塞。
如上所述，形成欲作為一電連接至半導體基板之接觸插塞之Cu膜260。以此方式形成之一半導體裝置具有經配置以與基板200接觸具有柱狀晶體結構且至少在Cu膜260之底表面側上形成之TiN膜242。然後，經配置以與TiN膜242接觸之TiN非晶膜244在Cu膜260之至少底表面側上形成。此外，TiN膜246(其至少一部分經配置以與非晶膜244接觸、其由一與TiN膜242之材料相同之材料製成且具有柱狀晶體結構)在Cu膜260之底表面側及一側表面側上形成。然後，如上所闡述，TiN膜246配置在TiN膜242上，其中將TiN膜246與TiN膜242之結晶界面彼此移位。然後，經配置以與TiN膜246及Cu膜260接觸之Ru膜248在Cu膜260之底表面側及側表面側上形成。SiO2 膜220配置在Cu膜260之側表面側上。
圖10係一例示實施例2中之Cu擴散路徑之概念圖。在圖10中，如上所述，由於TiN膜242與TiN膜246之間形成有非晶膜244，因此可將結晶界面102在TiN膜242中之位置及結晶界面104在TiN膜246中之位置偏移。因此，可藉由TiN膜242或非晶膜244之一界面切斷透過結晶界面104而被擴散之Cu擴散路徑。另外，在實施例2中，Cu擴散路徑可藉由Ru膜248至少被偏析至第二層中之TiN膜246之結晶界面104中而被切斷。因此，獲得比實施例1中之障壁屬性更得以增強之障壁屬性。因此，可進一步增加因Cu擴散至半導體基板而引起之J/L之避免之可靠性。另外，亦可出於相同原因防止Cu擴散至一接觸層之一層間介電膜。此外，實驗結果顯示實施例2之結構在障壁屬性方面比以下各膜中之任一者優越：可在障壁屬性方面成為Cu之一障壁金屬層之一Ti濺鍍膜、一Ti/TiN濺鍍層壓膜及/或一釕(Ru)CVD膜。
實施例3
在實施例2中，藉由熱處理移除一障壁金屬膜中之雜質。在實施例3中，將闡述一種在形成晶種膜250之前(自彼等餘留在一障壁金屬膜中之雜質中)有效地移除(特定而言)接近障壁金屬膜與一Cu膜之間的界面之氯的方法。
圖11係一顯示用於製造實施例3中之一半導體裝置之方法之主要部分之流程圖。除了在TiN膜形成製程(S110)與晶種膜形成製程(S115)之間添加一電漿處理製程(S111)以外，圖11與圖1相同。因此，自SiO2 膜形成製程(S102)至TiN膜形成製程(S110)中之每一製程之內容與實施例1中之內容相同。
圖12A及圖12B係例示實施例3中之一電漿處理製程前後之狀態之概念圖。圖12A顯示基板200中接近表面之一部分，其中形成有TiN膜246。當TiN膜246係藉由CVD方法形成時，供應用於形成之一TiCl4 氣體之氯(Cl)組分與Ti結合且在TiN膜246之表面、晶界及下表面上被偏析。若其量係大的，則當隨後形成Cu晶種膜250時Cu可能與Cl發生反應，從而導致劣化。因此，在形成晶種膜250之前藉由電漿處理至少移除TiN膜246之表面上之Cl。
如圖12B中所顯示，作為電漿處理製程(S111)，在形成TiN膜246之後，在曝露TiN膜246時將TiN膜246曝露至NH3 電漿50之一氣體環境。因此，至少移除TiN膜246之表面上之Cl。亦適宜使用H2 電漿來替代NH3 電漿50。
圖13係一例示相依於在實施例3中存在或不存在電漿處理製程之所嵌入銅之狀態之概念圖。對於一接觸插塞10，若不對其一下部分執行電漿處理，則會發生不良嵌入。相反，對於一接觸插塞12，若用NH3 電漿對其下部分執行電漿處理，則會減少不良嵌入。類似地，對於一接觸插塞14，若用H2 電漿對其下部分執行電漿處理，則亦會減少不良嵌入。
如上所述，藉由移除TiN膜246之表面上之Cl，可防止在一後續製程中形成之Cu晶種膜250之劣化。因此，可改良Cu之可嵌入性。在下文中，自晶種膜形成製程(S115)至拋光製程(S118)中之每一製程之內容與實施例1中之內容相同。
實施例4
在實施例2中，在形成Ru膜248之後藉由熱處理移除一障壁金屬膜中之雜質。在實施例4中，將闡述一種在形成Ru膜248之前(自餘留在一障壁金屬膜中之彼等雜質中)有效地移除(特定而言)接近障壁金屬膜與Ru膜之間的界面之氯的方法。
圖14係一顯示用於製造實施例4中之一半導體裝置之方法之主要部分之流程圖。除了在TiN膜形成製程(S110)與釕(Ru)膜形成製程(S112)之間添加一電漿處理製程(S111)以外，圖14與圖6相同。因此，自SiO2 膜形成製程(S102)至電漿處理製程(S111)中之每一製程之內容與實施例3中之內容相同。
如上所述，藉由移除TiN膜246之表面上之Cl，可防止在後續製程中形成之Ru膜248之劣化。因此，可保持Ru膜248至Cu之可濕性。因此，可改良Cu之可嵌入性。在下文中，自釕(Ru)膜形成製程(S112)至拋光製程(S118)中之每一製程之內容與實施例2中之內容相同。
在上文中，已參照具體實例闡述了實施例。然而，本發明並不限於此等具體實例。在上述之每一實施例中，TiN用作第一層及第二層中之障壁金屬膜之材料，但該材料並不限於此。其他材料包含：氮化鉭(TaN)、鉭(Ta)、氮矽化鉭(TaSiN)及氮化鎢(WN)。使用此等材料，即使第一層中之結晶界面及第二層中之結晶界面具有相同柱狀晶體結構，亦可藉由重新形成第一層之表面以形成一非晶層而類似地將兩者移位。因此，可增強抵禦Cu之障壁屬性。
當TaN、Ta、TaSiN或WN用作一障壁金屬膜之材料時，可在形成Ru之後藉由類似地執行熱處理在低溫下移除障壁金屬膜中所含有之雜質。
在以上實例中，闡述了其中在基板200上形成一接觸插塞之情形，但可在於基板200之一閘極上形成一接觸插塞時達成一類似效應。
此外，除Ru以外，氮化鈷(CoN)也適宜用作第三層中之一含金屬膜之一材料。
可藉由使用Ru膜248作為一陰極電極來執行用以形成Cu膜260之電解鍍敷。藉此可省略晶種膜250之形成。
儘管在以上闡述中被省略，但除Cu以外，Cu-Sn合金、Cu-Ti合金、Cu-Al合金及類似合金也可用作上述實施例中之每一者中之接觸插塞之材料。另一方面，可在打開一接觸孔之前在電連接至該接觸插塞之半導體基板之一基板擴散層或閘電極上形成一金屬矽化物層。此外，可藉由選擇半導體積體電路及各種半導體元件之需要使用層間介電膜層之厚度及數量以及開口之大小、形狀、數量及諸如此類。
另外，所有具有本發明之元件且其設計可由熟習此項技術者按需要加以修改之半導體裝置及用於製造一半導體裝置之方法皆包含於本發明之範疇中。
雖然為便於闡述省略了通常用於半導體工業中之技術(例如一光微影製程及處理前後之清潔)，但不言而喻，此等技術包含於本發明之範疇中。
熟習此項技術者可容易地想出額外優點及修改。因此，本發明在其較寬廣態樣中並不侷限於本文所顯示及闡述之具體細節及代表性實施例。因此，可在不背離隨附申請專利範圍及其等效內容所界定的一般發明概念之精神或範疇之情形下做出各種修改。
10．．．接觸插塞
12．．．接觸插塞
14．．．接觸插塞
102．．．結晶界面
104．．．結晶界面
150．．．開口
160．．．電漿
162．．．電漿
200．．．半導體基板
220．．．SiO2 膜
240．．．Ti膜
242．．．TiN膜
244．．．非晶膜
246．．．TiN膜
248．．．Ru膜
250．．．晶種膜
260．．．Cu膜
圖1係一顯示一種用於製造一實施例1中之一半導體裝置之方法之主要部分之流程圖；
圖2A至圖2D係顯示對應於圖1中之流程圖而執行之製程之剖視圖；
圖3A至圖3C係顯示對應於圖1中之流程圖而執行之製程之剖視圖；
圖4A及圖4B係顯示對應於圖1中之流程圖而執行之製程之剖視圖；
圖5係一例示實施例1中之Cu擴散路徑之概念圖；
圖6係一顯示用於製造一實施例2中之一半導體裝置之方法之主要部分之流程圖；
圖7A至圖7C係顯示對應於圖6中之流程圖而執行之製程之剖視圖；
圖8係一例示實施例2中之熱處理溫度與所解吸氯之量之間的關係的曲線圖；
圖9係一顯示對應於圖6中之流程圖而執行之製程之剖視圖；
圖10係一例示實施例2中之Cu擴散路徑之概念圖；
圖11係一顯示用於製造一實施例3中之一半導體裝置之方法之主要部分之流程圖；
圖12A及圖12B係例示實施例3中之電漿處理製程前後之狀態之概念圖；
圖13係一顯示相依於在實施例3中存在或不存在電漿處理製程之所嵌入銅之狀態之概念圖；及
圖14係一顯示用於製造一實施例4中之一半導體裝置之方法之主要部分之流程圖。
(無元件符號說明)

Claims (20)

  1. 一種半導體裝置，其包括：一接觸插塞，其電連接至一半導體基板；一第一障壁金屬膜，具有柱狀晶體結構，配置為至少在該接觸插塞之一底表面側上與該半導體基板接觸；一非晶膜，由該第一障壁金屬膜之材料製成，配置為至少在接觸插塞之該底表面側上與該第一障壁金屬膜接觸；一第二障壁金屬膜，由與該第一障壁金屬膜相同之材料製成且具有柱狀晶體結構，其至少一部分係配置為在接觸插塞之該底表面側及一側表面側上與該非晶膜接觸；及一介電膜，其配置在該接觸插塞之該側表面側上。
  2. 如請求項1之半導體裝置，其進而包括一含金屬膜，該含金屬膜經配置以在該接觸插塞之該底表面側及該側表面側上與該第二障壁金屬膜及該接觸插塞接觸。
  3. 如請求項2之半導體裝置，其中使用釕(Ru)作為該含金屬膜之一材料。
  4. 如請求項1之半導體裝置，其中使用銅(Cu)作為該接觸插塞之一材料，且使用氮化鈦(TiN)作為該第一障壁金屬膜及該第二障壁金屬膜之一材料。
  5. 一種半導體裝置，其包括：一接觸插塞，其電連接至一半導體基板；一第一障壁金屬膜，具有柱狀晶體結構，配置為至少在該接觸插塞之一底表面側上與該半導體基板接觸；一第二障壁金屬膜，由與該第一障壁金屬膜相同之材料製成且具有柱狀晶體結構，配置在該接觸插塞之該底表面側及一側表面側上且具結晶界面自該第一障壁金屬膜之結晶界面被移位；一含金屬膜，其配置為在該接觸插塞之該底表面側及該側表面側上與該第二障壁金屬膜及該接觸插塞接觸；及一介電膜，其配置在該接觸插塞之該側表面側上。
  6. 如請求項5之半導體裝置，其中使用釕(Ru)作為該含金屬膜之一材料。
  7. 如請求項5之半導體裝置，其中使用銅(Cu)作為該接觸插塞之一材料，且使用氮化鈦(TiN)作為該第一障壁金屬膜及該第二障壁金屬膜之一材料。
  8. 如請求項5之半導體裝置，其進而在該第一障壁金屬膜及該第二障壁金屬膜之間包括由該第一障壁金屬膜之材料製成之非晶膜。
  9. 一種用於製造一半導體裝置之方法，其包括：在一半導體基板上形成一介電膜；在該介電膜中形成一切透至該半導體基板之開口；在該開口中形成具有柱狀晶體結構之一第一障壁金屬膜；藉由重新形成該第一障壁金屬膜之表面以形成由該第一障壁金屬膜之材料製成之一非晶膜；在該開口中於該非晶性膜上形成由與該第一障壁金屬膜相同之材料製成且具有柱狀晶體結構之一第二障壁金屬膜；及在形成該第二障壁金屬膜之後，將一接觸插塞材料沈積在該開口內部。
  10. 如請求項9之方法，其進而包括：在已形成該第二障壁金屬膜之後且在沈積該接觸插塞材料之前，在該開口中於該第二障壁金屬膜上形成一含金屬膜。
  11. 如請求項10之方法，其中釕(Ru)用作該含金屬膜之一材料。
  12. 如請求項11之方法，其進而包括：在已形成該含金屬膜之後且在沈積該接觸插塞材料之前，執行熱處理。
  13. 如請求項12之方法，其中該熱處理之溫度係200℃或更低。
  14. 如請求項13之方法，其中藉由化學氣相沈積(CVD)法形成該第二障壁金屬膜。
  15. 如請求項12之方法，其進而包括：在已形成該第二障壁金屬膜之後且在形成該含金屬膜之前，對該第二障壁金屬膜執行電漿處理。
  16. 如請求項9之方法，其進而包括：在已形成該第二障壁金屬膜之後且在沈積該接觸插塞材料之前，對該第二障壁金屬膜執行電漿處理。
  17. 如請求項16之方法，其中於執行該電漿處理時，將該第二障壁金屬膜曝露於使用氨氣(NH3 )或氫氣(H2 )之電漿氣體環境。
  18. 如請求項17之方法，其中藉由化學氣相沈積(CVD)法形成該第二障壁金屬膜。
  19. 如請求項9之方法，其中藉由將該第一障壁金屬膜曝露於電漿氣體環境而重新形成該第一障壁金屬膜之該表面。
  20. 如請求項9之方法，其中該第一障壁金屬膜係藉由將電漿CVD方法所形成之鈦(Ti)氮化而得之氮化鈦(TiN)膜，且該第二障壁金屬膜係由熱CVD方法所形成之氮化鈦(TiN)膜。
TW098107765A 2008-03-21 2009-03-10 半導體裝置及半導體裝置之製造方法 TWI382513B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008074417A JP2009231497A (ja) 2008-03-21 2008-03-21 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201005906A TW201005906A (en) 2010-02-01
TWI382513B true TWI382513B (zh) 2013-01-11

Family

ID=41088058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107765A TWI382513B (zh) 2008-03-21 2009-03-10 半導體裝置及半導體裝置之製造方法

Country Status (3)

Country Link
US (1) US7923839B2 (zh)
JP (1) JP2009231497A (zh)
TW (1) TWI382513B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432038B2 (en) 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
US8405201B2 (en) * 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
US8661664B2 (en) * 2010-07-19 2014-03-04 International Business Machines Corporation Techniques for forming narrow copper filled vias having improved conductivity
US8765603B2 (en) * 2011-08-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a buffer layer
US8519516B1 (en) * 2012-03-12 2013-08-27 Micron Technology, Inc. Semiconductor constructions
US8853069B2 (en) * 2012-09-10 2014-10-07 Globalfoundries Inc. Field effect transistor and method of fabrication
FR3006438B1 (fr) * 2013-06-04 2015-06-26 Commissariat Energie Atomique Capteur de temperature
US11133461B2 (en) * 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
US20160141250A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Barrier structure
JP6343256B2 (ja) * 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US10504834B2 (en) 2018-03-01 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure and the method of forming the same
US10892406B2 (en) 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US11798846B2 (en) * 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug
US11626495B2 (en) 2021-02-26 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Protective liner for source/drain contact to prevent electrical bridging while minimizing resistance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444278B (en) * 1999-12-08 2001-07-01 Samsung Electronics Co Ltd Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
TW200426896A (en) * 2003-02-28 2004-12-01 Toshiba Kk Semiconductor device and the manufacturing method thereof
TW200504903A (en) * 2003-06-24 2005-02-01 Renesas Tech Corp Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201779A (ja) 1993-12-28 1995-08-04 Toshiba Corp 電極配線およびその形成方法
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US6093966A (en) * 1998-03-20 2000-07-25 Motorola, Inc. Semiconductor device with a copper barrier layer and formation thereof
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
EP1474829A1 (en) * 2002-01-24 2004-11-10 Honeywell International, Inc. Thin films, structures having thin films, and methods of forming thin films
US7453149B2 (en) * 2004-08-04 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Composite barrier layer
KR100910225B1 (ko) * 2006-12-28 2009-07-31 주식회사 하이닉스반도체 반도체 소자의 다층 금속배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444278B (en) * 1999-12-08 2001-07-01 Samsung Electronics Co Ltd Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
TW200426896A (en) * 2003-02-28 2004-12-01 Toshiba Kk Semiconductor device and the manufacturing method thereof
TW200504903A (en) * 2003-06-24 2005-02-01 Renesas Tech Corp Semiconductor device

Also Published As

Publication number Publication date
JP2009231497A (ja) 2009-10-08
US7923839B2 (en) 2011-04-12
US20090236746A1 (en) 2009-09-24
TW201005906A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
TWI382513B (zh) 半導體裝置及半導體裝置之製造方法
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US8440564B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US8759975B2 (en) Approach for reducing copper line resistivity
US7402883B2 (en) Back end of the line structures with liner and noble metal layer
TW201709293A (zh) 用於內連線的釕金屬特徵部填補
TWI518843B (zh) 內連線結構及形成內連線結構的方法
US11404311B2 (en) Metallic interconnect structures with wrap around capping layers
US7799681B2 (en) Method for forming a ruthenium metal cap layer
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
US20130252417A1 (en) Thin film forming method
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
TWI434351B (zh) 半導體裝置的製造方法以及半導體裝置
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
US8310052B2 (en) Semiconductor device and method for manufacturing same
US20090236744A1 (en) Semiconductor device and method of producing the same
WO2006093023A1 (ja) 半導体装置及びその製造方法
TWI323497B (en) Method of fabricating a dual-damascene copper structure
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2018117065A (ja) 金属膜の埋め込み方法
JP2004289009A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法
JP2009246178A (ja) 半導体装置及びその製造方法