JP2006147895A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006147895A JP2006147895A JP2004336949A JP2004336949A JP2006147895A JP 2006147895 A JP2006147895 A JP 2006147895A JP 2004336949 A JP2004336949 A JP 2004336949A JP 2004336949 A JP2004336949 A JP 2004336949A JP 2006147895 A JP2006147895 A JP 2006147895A
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- forming
- insulating film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【構成】 本発明の半導体装置の製造方法は、基体上に、表面にメチル(CH3)基が結合している絶縁膜を形成する絶縁膜形成工程(S102〜S108)と、前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程(114)と、を備えたことを特徴とする。そして、前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成する。
【選択図】 図1
Description
circuit)デバイスの製造方法に関する。
図19では、デバイス部分等の形成方法は省略している。
図19(a)において、シリコン基板による基体200上にCVD(化学気層成長)等の方法により第1の絶縁膜221を成膜する。
図19(b)において、フォトリソグラフィ工程及びエッチング工程により、Cu金属配線或いはCuコンタクトプラグを形成するための溝構造(開口部H)を第1の絶縁膜221に形成する。
図19(c)において、第1の絶縁膜221上にバリアメタル膜240、Cuシード膜及びCu膜260をかかる順序で形成して、150℃から400℃の温度で約30分間アニール処理する。
図19(d)において、Cu膜260とバリアメタル膜240をCMPにより除去し、平坦化を行なうことにより、溝である開口部HにCu配線を形成する。
図19(e)において、前記Cu膜260表面に還元性プラズマ処理を施した後に第2の絶縁膜281を成膜する。
さらに、多層Cu配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第1の絶縁膜221と第2の絶縁膜281の大半がlow−k膜となる。
まず、タンタル(Ta)原料の供給を行う。例えば、塩化タンタル(TaCl5)を用いて説明する。この時、セルフリミッティング効果により、ある一定量以上は吸着しない。次にアルゴン(Ar)によりパージを行う。つづいて、アンモニア(NH3)の供給を行うことにより、バリアメタルとしての窒化タンタル(TaN)を形成する。最後にArによりパージを行う。この一連の作業を1サイクルとして、必要な膜厚分サイクルを繰り返すことで成膜を行う。
図21は、ALD法において、TaN膜が形成される様子を説明するための概念図である。
図21(a)において、TaR20(Ta化合物)を供給することにより、基体10にTaR20(Ta化合物)が吸着する。また、基体10の周辺には、吸着していないTaR20が浮遊する。
図21(b)において、Arを供給することにより、浮遊するTaR20が置換(パージ)される。
図21(c)において、NH3を供給することにより基体10に吸着されたTaR20を還元してTaN膜22が形成される。
多孔質低誘電率(p−lowk)膜上にALD法を用いてバリアメタル成膜を行った場合、初期段階において不連続な膜になるといった問題があった。特に、Si−CH3結合を有する原料ガスを用いて化学気相成長(CVD)法により成膜した炭酸化シリコン(SiOC)で構成されるp−lowk膜を用いた場合にこの傾向が顕著である。
p−lowk膜上にALD法を用いてバリアメタル成膜を行った場合に初期段階において不連続な膜になる原因としては、p−lowk膜上に残留しているメチル(CH3)基がALD成膜時のメタル原料の吸着を妨げているためと考えられる。
図24(b)に示す300mmのシリコンウェハ上の各ポイントにおいてTaN膜を5nm成膜した結果を測定した。その結果を図24(a)に示している。
図24(a)に示すように、SOD(spin on dielectic coating)法を用いて形成したp−lowk膜としての多孔質SiOC(p−MSQ)膜上に、ALD法を用いてバリアメタル成膜を行なった場合や、シリコン酸化膜(SiO2膜)上に、ALD法を用いてバリアメタル成膜を行なった場合に比べ、CVD法を用いて形成したp−lowk膜としての多孔質SiOC(p−SiOC)膜上に、ALD法を用いてバリアメタル成膜を行なった場合、成膜されたバリアメタル膜が薄くなったことがわかる。SOD法では、Si−CH3結合を有する原料ガスを塗布後、加熱(例えば400℃)するためメチル(CH3)基が脱離し、p−lowk膜上に残留していない、或いは少なくなっていると考えられる。すなわち、特に、Si−CH3結合を有する原料ガスを用いてCVD法により成膜したSiOCで構成されるp−lowk膜を用いた場合に、成膜しにくい傾向が顕著であることがわかる。
図25(b)に示す300mmシリコンウェハ上の各ポイントにおいてTaN膜を5nm成膜した結果を測定した。その結果を図25(a)に示している。
図25(a)に示すように、SOD法を用いて形成したp−lowk膜としての多孔質SiOC(p−MSQ)膜上に、PVD法を用いてバリアメタル成膜を行った場合や、シリコン酸化膜(SiO2膜)上に、PVD法を用いてバリアメタル成膜を行った場合と比べても、CVD法を用いて形成したp−lowk膜としての多孔質SiOC(p−SiOC)膜上に、PVD法を用いてバリアメタル成膜を行った場合に、成膜されたバリアメタル膜厚に違いがなかったことがわかる。
一方、ALD法を用いたバリアメタル成膜では、PVD法のようなプラズマエネルギーが存在しないためメチル(CH3)基を飛ばすことができない。よって、ALD法を用いたバリアメタル成膜においては、PVD法を用いた場合とは異なる新たな問題として成膜しにくいという問題点が生じる。そして、上述したように、特に、Si−CH3結合を有する原料ガスを用いてCVD法により成膜したSiOCで構成されるp−lowk膜を用いた場合に、成膜しにくい問題点が生じる。
図26では、図19の下層配線層の上にヴィア層と上層配線層とを形成した例を示している。第1の絶縁膜221と同様、ヴィア層の層間絶縁膜となる第2の絶縁膜281及び上層配線層の層間絶縁膜となる第3の絶縁膜286の大半がlow−k膜となる。ヴィア及び上層配線にも下層配線同様バリアメタル膜240が形成される。
図26では、Si−CH3結合を有する原料ガスを用いてCVD法により成膜したSiOCで構成されるp−lowk膜上にALD法を用いてバリアメタル成膜を行ない、その後、Cu配線を形成した様子を示している。上述したように、バリアメタル成膜が不連続となるため、Cuシード層及びCuめっき層で構成される、下層配線となるCu膜260において、ボイド400が、ヴィアとなるCu262において、ボイド402が、上層配線となるCu膜264において、ボイド404が生じてしまう。
基体上に、表面にメチル(CH3)基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
を備えたことを特徴とする。
基体上に、表面にメチル(CH3)基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部内の表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が形成された前記開口部に導電性材料を堆積させる導電性材料堆積工程と、
を備えたことを特徴とする。
そこで、ALD法を用いたバリアメタル成膜においてイミド系の高融点金属化合物を当初原料とすることによりメチル(CH3)基を当初より還元し、除去することができる。当初よりメチル(CH3)基を還元し、除去することができるので、インキュベーションタイムなく、前記絶縁膜表面にメチル(CH3)基が無くなった前記絶縁膜表面に当初よりバリアメタル原料を連続して吸着させ、被覆率の良いバリアメタル膜を形成することができる。そして、その後、別のバリアメタル原料に代えてさらにバリアメタル膜を形成してもよい。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
図1において、本実施の形態では、下層配線層用の絶縁膜形成工程として、SiC膜を形成するSiC膜形成工程(S102)、多孔質の絶縁性材料を用いたp−lowk膜を形成するp−lowk膜形成工程(S104)、p−lowk膜表面をプラズマ処理するヘリウム(He)プラズマ処理工程(S106)、SiO2膜を形成するSiO2膜形成工程(S108)と、開口部を形成する開口部形成工程(S110)と、バリアメタル膜形成工程(S114)と、下層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程(S116)、めっき工程(S118)と、平坦化工程(S120)という一連の工程を実施する。多層配線化の製造方法は後述する。
図2では、まず、図1におけるバリアメタル形成前の半導体装置の製造方法の要部工程の一例として、SiC膜形成工程から開口部形成工程までについて説明する。それ以降の工程は後述する。
図3では、半導体装置の製造方法として、図1におけるバリアメタル形成工程から、それ以降の工程を経て下層配線形成を完了させる平坦化工程までの要部工程について説明する。
図4において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[NC(CH3)2C2H5][N(CH3)2]3を供給するTa[NC(CH3)2C2H5][N(CH3)2]3供給工程(S402)と、H2供給工程(S404)と、金属含有膜生成工程の一例としてのNH3供給工程(S406)と、H2供給工程(S408)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、後述するように、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
図5において、チャンバ600の内部にて、基体200上、さらに言えば基体上に前工程までの処理が施された基体10を所定の温度に制御された基板ホルダ(ウェハステージ)610の上に設置する。そして、チャンバ600の内部に上部からガスを供給する。また、真空ポンプ630によりチャンバ600の内部が所定の圧力になるように真空引きされる。
図5において、容器650に入った固体のTa[NC(CH3)2C2H5][N(CH3)2]3を50〜80℃に加熱して暖める。暖められ溶融したTa[NC(CH3)2C2H5][N(CH3)2]3内にキャリアガスとしてH2ガスを供給することで、H2と共にガス化したTa[NC(CH3)2C2H5][N(CH3)2]3を一種のバブリング法によりチャンバ600に供給することができる。基体10の温度は、350℃以下が望ましい。
成膜温度300℃にて、Ta[NC(CH3)2C2H5][N(CH3)2]3を1s供給後、H2を1s供給してパージし、NH3を1s供給し、H2を1s供給してパージするサイクルを1サイクルとして、100サイクルの供給を行ない、5nmのTaNの成膜を行なう。ここでは、Ta[NC(CH3)2C2H5][N(CH3)2]3、H2、NH3の各ガス量は、1.68Pa・m3/s(1000sccm)、チャンバ600の内部の圧力を339Pa(3Torr)とした。ここで、ガス量は、Ta[NC(CH3)2C2H5][N(CH3)2]3について、キャリアガスが0.17Pa・m3/s(100sccm)〜1.68Pa・m3/s(1000sccm)が望ましい。NH3について、1.68Pa・m3/s(1000sccm)以上が望ましい。パージガスであるH2について、0.84Pa・m3/s(500sccm)以上が望ましい。成膜圧力は、665Pa(5Torr)以下が望ましい。
また、ALD法により形成されるバリアメタルとして、TaNの他、炭化窒化タンタル(TaCN)、窒化チタン(TiN)等の高融点金属の窒化膜或いは窒化炭素膜、或いは、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zr)単体であっても構わない。或いは、ジルコニウム(Zr)系のバリアメタル膜であっても構わない。或いは、これらの複数の材料による積層膜であっても構わない。例えば、Ti系のバリアメタル膜のメタル原料として、Ti[NC(CH3)2C2H5][N(CH3)2]2を用いる。Zr系のバリアメタル膜のメタル原料として、Zr[NC(CH3)2C2H5][N(CH3)2]2を用いる。
図5における装置では、チャンバ600上部から基体10の大きさに関わらず、また、ガスの進行方向に関わらずガスを供給しているが、図7に示すように、基体10と平行する平板となるシャワーヘッド620から基体10全面に向けて均一にガスを供給するように構成するとなお良い。その他の構成は、図5と同様であるので省略する。
図8に示すように、例えば、ペンタジメチルアミノタンタル(PDMAT:Pentakis DiMethylamino Tantalum;Ta[N((CH3)2]5)をTa原料として用いて、ALD法を用いてTaN膜を成膜した場合、CVD法により形成されたp−lowk膜である多孔質SiOC膜上では、当初、成膜されないサイクルが存在することを見出した。TaCl5を用いた場合も同様である。同じCVD法により形成された多孔質でないlow−k膜であるSiOC膜上では、当初サイクルから成膜が始まる。また、SOD法を用いて形成したp−lowk膜としての多孔質SiOC(p−MSQ)膜上でも当初サイクルから成膜が始まる。ここで、ある所定の膜厚aでのCVD法による多孔質SiOC膜とCVD法による多孔質でないSiOC膜とSOD法による多孔質SiOC(p−MSQ)膜との断面を比較した。
図9(a)には、CVD法による多孔質でないSiOC膜上にPDMATをTa原料としてALD法を用いてTaN膜を成膜した場合の断面図を示す。図9(b)には、SOD法による多孔質SiOC(p−MSQ)膜上にPDMATをTa原料としてALD法を用いてTaN膜を成膜した場合の断面図を示す。図9(c)には、CVD法による多孔質SiOC(p−SiOC)膜上にPDMATをTa原料としてALD法を用いてTaN膜を成膜した場合の断面図を示す。図9に示すように、CVD法による多孔質SiOC(p−SiOC)膜上にALD法を用いてPDMATをTa原料としてTaN膜を成膜した場合のみ、TaN膜が途中で途切れ、不連続膜となっているのがわかる。
CVD法による多孔質SiOC(p−SiOC)膜上に、Ta原料としてTaimata(登録商標)およびPDMATを用いた。成膜温度300℃にて、Ta原料(1s)→H2(1s)→NH3(1s)→H2(1s)を1サイクルとして、20、40、100、200サイクルの供給を行った結果を示した。
図10に示すように、CVD法による多孔質SiOC(p−SiOC)膜上に、PDMATをTa原料として、ALD法によりTaN膜を成膜した場合、インキュベーションタイムが生じ、当初、成膜されないサイクルが存在するのに対し、CVD法による多孔質SiOC(p−SiOC)膜上に、Taimata(登録商標)をTa原料として、ALD法によりTaN膜を成膜した場合、インキュベーションタイムなく当初サイクルから成膜が始まる。すなわち、PDMATをTa原料として用いた場合は潜伏期間が20サイクル程度観察された。これに対して、Taimata(登録商標)をTa原料とした場合は、表面上に残留した−CH3基を取り除くことができたため、成膜初期段階から原料ガスの表面吸着が可能となり、潜伏期間が無い結果が得られたと考えられる。ここではTa原料として同じ物を使用し続けたが、例えば、初期の5サイクルだけ−CH3基除去効果のあるTaimataを使用し、その後はPDMATを使用しても同様な効果が得られる。
図11(b)では、CVD法による多孔質SiOC(p−SiOC)膜上に、PDMATをTa原料として、ALD法によりTaN膜を成膜した場合における100サイクル後の状態を示している。図11(a)では、CVD法による多孔質SiOC(p−SiOC)膜上に、Taimata(登録商標)をTa原料として、ALD法によりTaN膜を成膜した場合における100サイクル後の状態を示している。図11からもTaimata(登録商標)をTa原料として、ALD法によりTaN膜を成膜した場合の方が、成膜レートが高いことがわかる。
図12は、PDMATをTa原料とした場合のメカニズムについて説明するための図である。
図13は、Taimata(登録商標)をTa原料とした場合のメカニズムについて説明するための図である。
図12(a)に示すように、PDMATは、Taの5本の足に均等に化合物(ジメチルアミド(N((CH3)2)基)が結合している。一方、図13(a)に示すように、Taimata(登録商標)は、Taの5本の足のうち、NC(CH3)2C2H5が2重結合により結合されているため、残りの3本の足に化合物(ジメチルアミド(N(CH3)2)基)が結合している。よって、不均等な結合をしている。よって、同じ温度で比較した場合、Taimata(登録商標)は、より強固な2重結合以外のN(CH3)2基が、均等に結合しているPDMATよりも分解しやすい。かかる状態で、CH3基が表面に残存するp−lowk膜上に供給された場合、図12(b)に示すように、PDMATでは、CH3基を還元できないのに対し、図13(b)に示すように、Taimata(登録商標)では、CH3基を還元し、飛ばしてしまう。よって、図12(c)に示すように、PDMATでは、Ta化合物の吸着が不連続であるのに対し、図13(c)に示すように、Taimata(登録商標)では、Ta化合物の吸着が連続となり、当初サイクルから成膜が始まる。
図14は、多層配線化する半導体装置の製造方法の要部を表すフローチャートである。
図14において、下層配線形成後、さらに、絶縁膜形成工程として、SiC膜形成工程(S126)、p−lowk膜形成工程(S128)、Heプラズマ処理工程(S130)、SiC膜形成工程(S132)、p−lowk膜形成工程(S134)、Heプラズマ処理工程(S136)、SiO2膜形成工程(S138)と、開口部を形成する開口部形成工程(S140)と、バリアメタル膜形成工程(S144)と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程(S146)、めっき工程(S148)と、平坦化工程(S150)という一連の工程を実施する。
図15では、さらに、絶縁膜形成工程として、SiC膜形成工程、low−k膜形成工程、Heプラズマ処理工程、SiC膜形成工程、low−k膜形成工程、Heプラズマ処理工程、SiO2膜形成工程を示している。それ以降の工程は後述する。
図16では、開口部を形成する開口部形成工程と、バリアメタル膜形成工程と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程とを示している。それ以降の工程は後述する。
そして、上述したように、図示していないが、Heプラズマ処理工程として、前記SiO2膜290表面と前記開口部の表面、特に、開口部の形成により露になったp−lowk膜280,285表面をHeプラズマ雰囲気に晒すとさらによい。p−lowk膜285,280は、上述したように、Si−CH3結合を有する有機物質原料ガスを用いて、減圧CVD装置を用いたCVD法により多孔質のSiOCを成膜するため、どうしても表面にメチル(CH3)基が残留してしまう。かかるCH3基が次工程のALD法において、CH3基を還元するTaimata(登録商標)をTa原料として用いることで、Heプラズマ処理と合わせてかかる有機物質であるCH3基を除去することができる。
図17では、さらに、めっき工程と、平坦化工程を示している。
ここでは、ALD成膜原料として、Taimata(登録商標)およびNH3を用い、成膜温度300℃にて、Taimata(登録商標)(1s)→H2(1s)→NH3(1s)→H2(1s)を1サイクルとして、100サイクルの供給を行った。ALD−TaN成膜前に、前処理として10s間NH3プラズマ環境下にさらした。比較のために、従来例も準備した。バリアメタル成膜後、スパッタ法によりシードCuを100nm成膜した。その後、Cuめっき成膜を行なった。得られた試料のTEM観察を行った結果、従来法による試料にはCu膜内にボイドが観察された(図18(1))。これに対してTaimata(登録商標)を用いた試料についてはボイドの無いCuが成膜できた(図18(2))。
以上のように、Taimata(登録商標)をTa原料として用いることにより、表面上に残留していたCH3基を取り除くことができたため、成膜初期段階から原料ガスの表面吸着が可能となり、バリアメタルの連続膜が形成されたと考えられる。その後のシードCuも連続膜となり、ボイドフリーのめっき成膜が可能となった。
20 TaR
22 TaN膜
150,152,154 開口部
212,275,282 SiC膜
220,280,285 p−lowk膜
221,281,286 絶縁膜
222,290 SiO2膜
240,242 バリアメタル膜
250,252 シード膜
260,264 Cu膜
262 Cu
400,402,404 ボイド
600 チャンバ
610 基板ホルダ
620 シャワーヘッド
630 真空ポンプ
650 容器
Claims (6)
- 基体上に、表面にメチル(CH3)基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 基体上に、表面にメチル(CH3)基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部内の表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が形成された前記開口部に導電性材料を堆積させる導電性材料堆積工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成することを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記バリアメタル膜形成工程において、前記イミド系の高融点金属化合物を初期原料として、バリアメタル膜を形成することを特徴とする請求項1〜3いずれか記載の半導体装置の製造方法。
- 前記バリアメタル膜形成工程において、前記イミド系の高融点金属化合物として、ターシャリーアミルイミドトリス(ジメチルアミド)タンタル(Ta[NC(CH3)2C2H5][N(CH3)2]3)と、ターシャリーアミルイミドジ(ジメチルアミド)チタン(Ti[NC(CH3)2C2H5][N(CH3)2]2)と、ターシャリーアミルイミドジ(ジメチルアミド)ジルコニウム(Zr[NC(CH3)2C2H5][N(CH3)2]2)とのうち、少なくとも1つを用いたことを特徴とする請求項1〜4いずれか記載の半導体装置の製造方法。
- 前記絶縁膜形成工程において、メチル(CH3)基を有する有機物質原料を用いて化学気相成長法(CVD)により前記絶縁膜を形成することを特徴とする請求項1〜5いずれか記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004336949A JP2006147895A (ja) | 2004-11-22 | 2004-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004336949A JP2006147895A (ja) | 2004-11-22 | 2004-11-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006147895A true JP2006147895A (ja) | 2006-06-08 |
Family
ID=36627221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004336949A Pending JP2006147895A (ja) | 2004-11-22 | 2004-11-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006147895A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013005093A1 (en) | 2011-07-04 | 2013-01-10 | Toyota Jidosha Kabushiki Kaisha | Operating device and operating method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002193981A (ja) * | 2000-12-25 | 2002-07-10 | Kojundo Chem Lab Co Ltd | ターシャリーアミルイミドトリス(ジメチルアミド)タンタルとその製造方法及びそれを用いたmocvd用原料溶液並びにそれを用いた窒化タンタル膜の形成方法 |
JP2002353308A (ja) * | 2001-05-28 | 2002-12-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003309170A (ja) * | 2002-02-14 | 2003-10-31 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2004253790A (ja) * | 2003-01-29 | 2004-09-09 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US20040219784A1 (en) * | 2001-07-19 | 2004-11-04 | Sang-Bom Kang | Methods for forming atomic layers and thin films including tantalum nitride and devices including the same |
-
2004
- 2004-11-22 JP JP2004336949A patent/JP2006147895A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002193981A (ja) * | 2000-12-25 | 2002-07-10 | Kojundo Chem Lab Co Ltd | ターシャリーアミルイミドトリス(ジメチルアミド)タンタルとその製造方法及びそれを用いたmocvd用原料溶液並びにそれを用いた窒化タンタル膜の形成方法 |
JP2002353308A (ja) * | 2001-05-28 | 2002-12-06 | Toshiba Corp | 半導体装置及びその製造方法 |
US20040219784A1 (en) * | 2001-07-19 | 2004-11-04 | Sang-Bom Kang | Methods for forming atomic layers and thin films including tantalum nitride and devices including the same |
JP2003309170A (ja) * | 2002-02-14 | 2003-10-31 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2004253790A (ja) * | 2003-01-29 | 2004-09-09 | Nec Electronics Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013005093A1 (en) | 2011-07-04 | 2013-01-10 | Toyota Jidosha Kabushiki Kaisha | Operating device and operating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
US7612452B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
TWI436428B (zh) | 釕金屬覆蓋層之形成方法 | |
TWI528454B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US7928006B2 (en) | Structure for a semiconductor device and a method of manufacturing the same | |
JP2008532271A (ja) | 原子層堆積のための表面のプラズマ前処理 | |
JPWO2008078649A1 (ja) | 半導体装置およびその製造方法 | |
KR20070045986A (ko) | 낮은 K 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Co 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법 | |
US20140127902A1 (en) | Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer | |
US7977791B2 (en) | Selective formation of boron-containing metal cap pre-layer | |
US10128147B2 (en) | Interconnect structure | |
JP2005203569A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
TW202111870A (zh) | 用於混成特徵金屬化之方法與設備 | |
JP5025679B2 (ja) | 半導体装置 | |
US20120276301A1 (en) | Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer | |
JP2006024668A (ja) | 半導体装置の製造方法 | |
US20110081503A1 (en) | Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer | |
JP2011252218A (ja) | 電子部品の製造方法及び電解めっき装置 | |
JP2006147895A (ja) | 半導体装置の製造方法 | |
JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
JP2006024667A (ja) | 半導体装置の製造方法 | |
JP2006024666A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
A711 | Notification of change in applicant |
Effective date: 20081219 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A977 | Report on retrieval |
Effective date: 20081225 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20090527 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |