JP2006024666A - 半導体装置の製造方法 - Google Patents

Abstract

【目的】 ＣＶＤ法により形成された多孔質ｌｏｗ−ｋ膜上にバリアメタルを連続に形成することを目的とする。
【構成】 基体上に、有機物質原料を用いてＣＶＤ法により多孔質絶縁膜を形成するポーラスｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、前記ポーラスｌｏｗ−ｋ膜表面に結合されるＣＨ_３基をエッチングするエッチング工程（Ｓ１１２）と、前記ＣＨ_３基がエッチングされた前記ポーラスｌｏｗ−ｋ膜表面にＡＬＤ法によりバリアメタル膜を形成するバリアメタル膜形成工程（Ｓ１１４）と、を備えたことを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に係り、特に、Ｃｕ配線を有するＵＬＳＩ（Ultra large scale
integrated circuit）デバイスの製造方法に関する。

低抵抗で高いエレクトロマイグレーション（ＥＭ）耐性を有するＣｕ配線は、高集積化し微細化されたＬＳＩ配線用の高信頼性材料として期待されている。

特に、最近はＬＳＩの高速性能化を達成するために、配線技術を従来のアルミ（Ａｌ）合金から低抵抗のＣｕ或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。

さらに、最近は層間絶縁膜として比誘電率の低い低誘電率（ｌｏｗ−ｋ）膜を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ_２）膜から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。このようなｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。

図２２は、従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図２２では、デバイス部分等の形成方法は省略している。
図２２（ａ）において、シリコン基板による基体２００上にＣＶＤ（化学気層成長）等の方法により第１の絶縁膜２２１を成膜する。
図２２（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図２２（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図２２（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去し、平坦化を行なうことにより、溝である開口部ＨにＣｕ配線を形成する。
図２２（ｅ）において、前記Ｃｕ膜２６０表面に還元性プラズマ処理を施した後に第２の絶縁膜２８１を成膜する。
さらに、多層Ｃｕ配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第１の絶縁膜２２１と第２の絶縁膜２８１の大半がｌｏｗ−ｋ膜となる。

次世代デバイスにおいては層間絶縁膜として低誘電率膜、特に誘電率を下げるために、空孔を有する低誘電率膜の使用が検討されている。言い換えれば、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。今後さらにＣｕ配線の微細化が進むにつれて、Ｃｕに比べて高抵抗であるバリアメタルの薄膜化は必須となってくる。極薄膜のバリアメタルを成膜するために、検討されている手法として、原子層気相成長（ＡＬＤ：Ａｔｏｍｉｃ Layer Ｄｅｐｏｓｉｔｉｏｎ）法がある（例えば、非特許文献１，２参照）。この手法は原料ガスを交互に供給し、原子層レベルでの成膜を行う手法である。

図２３は、ＡＬＤ法によるバリアメタルの成膜例を示すガスの供給フロー図である。
まず、タンタル（Ｔａ）原料の供給を行う。この時、セルフリミッティング効果により、ある一定量以上は吸着しない。次にアルゴン（Ａｒ）によりパージを行う。つづいて、アンモニア（ＮＨ_３）の供給を行うことにより、バリアメタルとしての窒化タンタル（ＴａＮ）を形成する。最後にＡｒによりパージを行う。この一連の作業を１サイクルとして、必要な膜厚分サイクルを繰り返すことで成膜を行う。
図２４は、ＡＬＤ法において、ＴａＮ膜が形成される様子を説明するための概念図である。
図２４（ａ）において、ＴａＲ２０（Ｔａ化合物）を供給することにより、基体１０にＴａＲ２０（Ｔａ化合物）が吸着する。また、基体１０の周辺には、吸着していないＴａＲ２０が浮遊する。
図２４（ｂ）において、Ａｒを供給することにより、浮遊するＴａＲ２０が置換（パージ）される。
図２４（ｃ）において、ＮＨ_３を供給することにより基体１０に吸着されたＴａＲ２０を還元してＴａＮ膜２２が形成される。

また、メチルシルセスキオキサン（ＭＳＱ）膜に物理的気相成長（ＰＶＤ）法によりバリアメタルを成膜する際に、密着性が悪くバリアメタルがＭＳＱ膜から剥がれることを防止するため、バリアメタルのＭＳＱ膜への密着性を向上させることを目的として、バリアメタルを成膜する前にヘリウム（Ｈｅ）ガスを用いたプラズマ処理を行なうとする技術が開示されている（例えば、特許文献１参照）。

その他、多孔質ｌｏｗ−ｋ膜への有機溶剤の浸透を防止するために、フォトレジストの下にハードマスクを形成する技術（例えば、特許文献２）、酸化プラズマ処理により、上昇した層間絶縁膜の比誘電率を低減させる技術（例えば、特許文献３）、硫黄原子を含むプラズマでコンタクトホールを処理する技術（例えば、特許文献４）が開示されている。
特開２００３−３０９１７０号公報 特開２００３−２２９４８２号公報 特開２０００−５８５３６号公報 特開２００３−１１５４６２号公報 "Atomic layerdeposition of metal and nitride thin films: Current research efforts andapplications for semiconductor device processing" ,J. Vac. Sci. Technol.B21(6), 2003, p2231-2261 "Atomiclayer deposition for nanoscale Cu metallization" ,AdvancedMetallization Conference 2003 Conference Proceedings AMC XIX 2004 MaterialsResearch Society p713-722

図２５は、多孔質低誘電率（ｐ−ｌｏｗｋ）膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の成膜状況を説明するための図である。
多孔質低誘電率（ｐ−ｌｏｗｋ）膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合、初期段階において不連続な膜になるといった問題があった。特に、Ｓｉ−ＣＨ_３結合を有する原料ガスを用いて化学気相成長（ＣＶＤ）法により成膜した炭酸化シリコン（ＳｉＯＣ）で構成されるｐ−ｌｏｗｋ膜を用いた場合にこの傾向が顕著である。

図２６は、ｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の様子を説明するための図である。
ｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合に初期段階において不連続な膜になる原因としては、ｐ−ｌｏｗｋ膜上に残留しているメチル（ＣＨ_３）基がＡＬＤ成膜時のメタル原料の吸着を妨げているためと考えられる。

図２７は、バリアメタル膜の下地膜の形成方法とＡＬＤ法を用いたバリアメタル成膜との関係を示す図である。
図２７（ｂ）に示す３００ｍｍのシリコンウェハ上の各ポイントにおいてＴａＮ膜を５ｎｍ成膜した結果を測定した。その結果を図２７（ａ）に示している。
図２７（ａ）に示すように、ＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上に、ＡＬＤ法を用いてバリアメタル成膜を行なった場合や、シリコン酸化膜（ＳｉＯ_２膜）上に、ＡＬＤ法を用いてバリアメタル成膜を行なった場合に比べ、ＣＶＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、ＡＬＤ法を用いてバリアメタル成膜を行なった場合、成膜されたバリアメタル膜が薄くなったことがわかる。ＳＯＤ法では、Ｓｉ−ＣＨ_３結合を有する原料ガスを塗布後、加熱（例えば４００℃）するためメチル（ＣＨ_３）基が脱離し、ｐ−ｌｏｗｋ膜上に残留していない、或いは少なくなっていると考えられる。すなわち、特に、Ｓｉ−ＣＨ_３結合を有する原料ガスを用いてＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜を用いた場合に、成膜しにくい傾向が顕著であることがわかる。

図２８は、バリアメタル膜の下地膜の形成方法とＰＶＤ法を用いたバリアメタル成膜との関係を示す図である。
図２８（ｂ）に示す３００ｍｍシリコンウェハ上の各ポイントにおいてＴａＮ膜を５ｎｍ成膜した結果を測定した。その結果を図２８（ａ）に示している。
図２８（ａ）に示すように、ＳＯＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上に、ＰＶＤ法を用いてバリアメタル成膜を行った場合や、シリコン酸化膜（ＳｉＯ_２膜）上に、ＰＶＤ法を用いてバリアメタル成膜を行った場合と比べても、ＣＶＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、ＰＶＤ法を用いてバリアメタル成膜を行った場合に、成膜されたバリアメタル膜厚に違いがなかったことがわかる。

前記特許文献１では、ＰＶＤ法を用いたバリアメタル成膜を行なう技術が開示されているが、ＰＶＤ法を用いたバリアメタル成膜では、バリアメタル膜の下地膜の形成方法によらず想定する膜厚を確保できることがわかる。ＰＶＤ法では、スパッタするプラズマエネルギーが大きいためメチル（ＣＨ_３）基を飛ばしてＴａＮ膜を成膜することができ、成膜レートが悪くならないと考えられる。
一方、ＡＬＤ法を用いたバリアメタル成膜では、ＰＶＤ法のようなプラズマエネルギーが存在しないためメチル（ＣＨ_３）基を飛ばすことができない。よって、ＡＬＤ法を用いたバリアメタル成膜においては、ＰＶＤ法を用いた場合とは異なる新たな問題として成膜しにくいという問題点が生じる。そして、上述したように、特に、Ｓｉ−ＣＨ_３結合を有する原料ガスを用いてＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜を用いた場合に、成膜しにくい問題点が生じる。

図２９は、半導体装置の断面を示す図である。
図２９では、図２２の下層配線層の上にヴィア層と上層配線層とを形成した例を示している。第１の絶縁膜２２１と同様、ヴィア層の層間絶縁膜となる第２の絶縁膜２８１及び上層配線層の層間絶縁膜となる第３の絶縁膜２８６の大半がｌｏｗ−ｋ膜となる。ヴィア及び上層配線にも下層配線同様バリアメタル膜２４０が形成される。
図２９では、Ｓｉ−ＣＨ_３結合を有する原料ガスを用いてＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行ない、その後、Ｃｕ配線を形成した様子を示している。上述したように、バリアメタル成膜が不連続となるため、Ｃｕシード層及びＣｕめっき層で構成される、下層配線となるＣｕ膜２６０において、ボイド４００が、ヴィアとなるＣｕ２６２において、ボイド４０２が、上層配線となるＣｕ膜２６４において、ボイド４０４が生じてしまう。

以上のように、初期段階でバリアメタルが不連続になった場合、途切れた箇所からのＣｕの拡散が懸念される上、さらに、その後のシード成膜およびめっき成膜の出来にも影響を与えてしまうといった問題があった。

本発明は、上述した問題点を克服し、ｐ−ｌｏｗｋ膜上にバリアメタルを連続に形成することを目的とする。

本発明の半導体装置の製造方法は、
基体上に、有機物質原料を用いて化学気相成長（ＣＶＤ）法により多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜表面に結合される有機物質をエッチングするエッチング工程と、
前記有機物質がエッチングされた前記多孔質絶縁膜表面に原子層気相成長（ＡＬＤ）法によりバリアメタル膜を形成するバリアメタル膜形成工程と、
を備えたことを特徴とする。

有機物質原料を用いてＣＶＤ法により形成された多孔質絶縁膜にＡＬＤ法によりバリアメタル膜を形成する場合において、前記多孔質絶縁膜表面に結合される有機物質をエッチングするエッチング工程を備えることにより、ＡＬＤ成膜時のメタル原料の吸着を妨げている有機物質を除去することができる。

そして、前記エッチング工程において、前記多孔質絶縁膜表面をプラズマ雰囲気に晒すことを特徴とする。

特に、前記多孔質絶縁膜表面をプラズマ雰囲気に晒すことにより、有機物質を除去することができる。

本発明の半導体装置の製造方法は、
基体上に、有機物質原料を用いて化学気相成長（ＣＶＤ）法により多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に開口部を形成する開口部形成工程と、
前記開口部の表面をプラズマ雰囲気に晒すプラズマ処理工程と、
前記プラズマ雰囲気に晒された開口部内の表面に原子層気相成長（ＡＬＤ）法によりバリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が形成された前記開口部に導電性材料を堆積させる導電性材料堆積工程と、
を備えたことを特徴とする。

有機物質原料を用いてＣＶＤ法により形成された多孔質絶縁膜に形成された開口部に配線材料となる導電性材料の拡散を防止するため、ＡＬＤ法によりバリアメタル膜を形成する場合において、前記開口部の表面をプラズマ雰囲気に晒すことにより、前記開口部表面に結合される有機物質を除去することができる。

上述したように、前記有機物質原料が、メチル（ＣＨ_３）基を有する場合に、特に有効である。

さらに、前記プラズマ雰囲気の雰囲気ガスとして、メチル（ＣＨ_３）基をエッチングする材料を用いることを特徴とする。

前記プラズマ雰囲気の雰囲気ガスとして、メチル（ＣＨ_３）基をエッチングする材料を用いることにより、メチル（ＣＨ_３）基を多孔質絶縁膜表面から除去することができる。

特に、前記プラズマ雰囲気の雰囲気ガスとして、Ｃ_ｘＦ_ｙとヘリウム（Ｈｅ）とアンモニア（ＮＨ_３）とのうち、いずれかを用いると有効である。

さらに、前記基体にバイアス電力（パワー）をかけずにプラズマ雰囲気に晒すことを特徴とする。

前記基体にバイアス電力（パワー）をかけないことにより、前記多孔質絶縁膜にダメージを与えないようにすることができる。

前記多孔質絶縁膜形成工程において、前記多孔質絶縁膜として、炭酸化シリコン（ＳｉＯＣ）膜を形成する場合に、特に有効である。

前記バリアメタル膜形成工程において、バリアメタル材料となる金属材料を有する金属材料ガスと前記金属材料ガスを還元する還元ガスとを交互に供給し、前記バリアメタル膜を形成することを特徴とする。

ＡＬＤ法として、特に、バリアメタル材料となる金属材料を有する金属材料ガスと前記金属材料ガスを還元する還元ガスとを交互に供給し、前記バリアメタル膜を形成する方法を用いる場合に、特に有効である。

前記プラズマ雰囲気に晒す工程と前記バリアメタル膜形成工程とを真空搬送可能な同一装置内において行なうことを特徴とする。

前記プラズマ雰囲気に晒す工程と前記バリアメタル膜形成工程とを真空搬送可能な同一装置内において行なうことにより、外気に晒すことから保護することができる。

本発明によれば、有機物質を除去することができるので、ＡＬＤ成膜時のメタル原料を連続して吸着させることができる。ＡＬＤ成膜時のメタル原料を連続して吸着させることができるので、バリアメタル膜を連続して形成することができる。バリアメタル膜を連続して形成することができるので、成膜レートを上げることができる。さらに、バリアメタル膜を連続して形成することができるので、バリアメタル膜を連続して形成することができるので、前記多孔質絶縁膜内への導電性材料（特に、Ｃｕ）拡散を防止することができる。さらに、シード層形成やめっき形成されたＣｕ配線にボイドを発生させないようにすることができる。

実施の形態１．
実施の形態１では、ＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にＴａＮのＡＬＤ成膜を行なう場合に、ＡＬＤ成膜前にＨｅプラズマ環境下におく手法を説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、下層配線層用の絶縁膜形成工程として、ＳｉＣ膜を形成するＳｉＣ膜形成工程（Ｓ１０２）、多孔質の絶縁性材料を用いたｐ−ｌｏｗｋ膜を形成するポーラスｌｏｗ−ｋ膜形成工程（Ｓ１０４）、ｌｏｗ−ｋ膜表面をプラズマ処理するヘリウム（Ｈｅ）プラズマ処理工程（Ｓ１０６）、ＳｉＯ_２膜を形成するＳｉＯ_２膜形成工程（Ｓ１０８）と、開口部を形成する開口部形成工程（Ｓ１１０）と、エッチング工程として、Ｈｅプラズマ処理工程（Ｓ１１２）と、バリアメタル膜形成工程（Ｓ１１４）と、下層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程（Ｓ１１６）、めっき工程（Ｓ１１８）と、平坦化工程（Ｓ１２０）という一連の工程を実施する。多層配線化の製造方法は後述する。

図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のＳｉＣ膜形成工程（Ｓ１０２）からＳｉＯ_２膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。

図２（ａ）において、ＳｉＣ膜形成工程として、基体２００上に、ＣＶＤ法によって、ＳｉＣを用いた膜厚５０ｎｍの下地炭化シリコン（ＳｉＣ）膜を堆積し、ＳｉＣ膜２１２を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＣ膜２１２は、エッチングストッパとしての機能も有する。ＳｉＣ膜を生成するのは難しいためＳｉＣ膜の代わりに炭酸化シリコン（ＳｉＯＣ）膜を用いても構わない。或いは、炭窒化シリコン（ＳｉＣＮ）膜、窒化シリコン（ＳｉＮ）膜を用いることができる。基体２００として、例えば、直径３００ミリのシリコンウェハ等の基板を用いる。基体２００には、金属配線またはコンタクトプラグ等、デバイス部分が形成されていても構わない。或いは、その他の層が形成されていても構わない。

図２（ｂ）において、ポーラスｌｏｗ−ｋ（ｐ−ｌｏｗｋ）膜形成工程として、基体２００の上に形成された前記ＳｉＣ絶縁膜形成工程により形成されたＳｉＣ膜２１２の上に多孔質の絶縁性材料を用いたｐ−ｌｏｗｋ膜２２０を２５０ｎｍの厚さで形成する。ｐ−ｌｏｗｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｐ−ｌｏｗｋ膜２２０の材料としては、ここでは、例えば、多孔質のＳｉＯＣを用いる。また、その形成方法としては、Ｓｉ−ＣＨ_３結合を有する原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により成膜する。例えば、Ｓｉ−Ｒ（Ｒは有機基）、ＣＯ_２等の酸素源を用いて成膜すればよい。酸素（Ｏ）を成分に持つＳｉ−Ｒ原料を用いても良い。成膜温度は、０〜４００℃が望ましい。成膜圧力は、１３．３Ｐａ（０．１Ｔｏｒｒ）〜１．３３×１０^３Ｐａ（１０Ｔｏｒｒ）が望ましい。原料ガスや形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。

そして、Ｈｅプラズマ処理工程として、このｐ−ｌｏｗｋ膜２２０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。Ｈｅプラズマ照射によって表面が改質されることで、ｐ−ｌｏｗｋ膜２２０とｐ−ｌｏｗｋ膜２２０上に形成する後述するキャップ膜としてのＣＶＤ−ＳｉＯ_２膜２２２との接着性を改善することができる。ガス流量は、１．７Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）、ガス圧力は１０００Ｐａ、高周波パワーは５００Ｗ、低周波パワーは４００Ｗ、温度は４００℃とした。キャップＣＶＤ膜をｐ−ｌｏｗｋ膜上に成膜する際は、ｐ−ｌｏｗｋ膜表面にプラズマ処理を施すことがキャップＣＶＤ膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア（ＮＨ_３）、亜酸化窒素（Ｎ_２Ｏ）、水素（Ｈ_２）、Ｈｅ、酸素（Ｏ_２）、シラン（ＳｉＨ_４）、アルゴン（Ａｒ）、窒素（Ｎ_２）などがあり、これらの中でもＨｅプラズマはｐ−ｌｏｗｋ膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Ｈｅガスは他のガスと混合して用いると効果的である。

図２（ｃ）において、ＳｉＯ_２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｐ−ｌｏｗｋ膜２２０上にＳｉＯ_２を膜厚５０ｎｍ堆積することで、ＳｉＯ_２膜２２２を形成する。ＳｉＯ_２膜２２２を形成することで、直接リソグラフィを行うことができないｐ−ｌｏｗｋ膜２２０を保護し、ｐ−ｌｏｗｋ膜２２０にパターンを形成することができる。かかるキャップＣＶＤ膜は、ＳｉＯ_２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ_２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ_２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ_２膜とＳｉＣＮ膜の積層膜を用いることができる。さらにキャップＣＶＤ膜の一部、もしくは全てが後述する平坦化工程において化学機械研磨（ケミカル・メカニカル・ポリッシング：chemical mechanical polishing：ＣＭＰ）により除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、１０ｎｍから５０ｎｍが実効的な比誘電率を低減する上で効果的である。

図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１の開口部形成工程（Ｓ１１０）からシード膜形成工程（Ｓ１１６）までを示している。それ以降の工程は後述する。

図３（ａ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯ_２膜２２２とｐ−ｌｏｗｋ膜２２０と下地ＳｉＣ膜２１２内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯ_２膜２２２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ_２膜２２２とその下層に位置するｐ−ｌｏｗｋ膜２２０を、下地ＳｉＣ膜２１２をエッチングストッパとして異方性エッチング法により除去し、その後、下地ＳｉＣ膜２１２をエッチングして開口部１５０を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。

図３（ｂ）において、エッチング工程の一例であるＨｅプラズマ処理工程として、前記ＳｉＯ_２膜２２２表面と前記開口部の表面、特に、開口部の形成により露になったｐ−ｌｏｗｋ膜２２０表面をＨｅプラズマ雰囲気に晒す。ここでは、１０ｓ間、Ｈｅプラズマ雰囲気に晒す。ここで、ｐ−ｌｏｗｋ膜２２０は、Ｓｉ−ＣＨ_３結合を有する有機物質原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により多孔質のＳｉＯＣを成膜するため、どうしても表面にメチル（ＣＨ_３）基が残留してしまう。かかるＣＨ_３基が次工程のＡＬＤ法によるバリアメタル原料の吸着を妨げてしまう。Ｈｅプラズマ雰囲気に晒し、プラズマ環境下におくことで、かかる有機物質であるＣＨ_３基をエッチングし、除去することができる。

図４は、プラズマ処理装置の概要構成の一例を示す図である。
図４において、装置３５０では、チャンバ３００の内部にて、基体２００上、さらに言えば、基板上に前工程までの処理が施された基体１０を下部電極３１０を兼ねた所定の温度に制御された基板ホルダの上に設置する。そして、チャンバ３００の内部に上部電極３２０内部からガスを供給する。また、真空ポンプ３３０によりチャンバ３００の内部が所定の圧力になるように真空引きされる。ここでは、Ｈｅガスのガス量を０．１７Ｐａ・ｍ^３／ｓ（１００ｓｃｃｍ）、チャンバ３００の内部の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）、基体１０の温度を室温である２５℃、上部電極３２０のＲＦパワーを２０００Ｗとした。ここで、ガス量は、８．４×１０^−３Ｐａ・ｍ^３／ｓ（５ｓｃｃｍ）〜０．３４Ｐａ・ｍ^３／ｓ（２００ｓｃｃｍ）が望ましい。チャンバ３００の内部の圧力は、０．１３Ｐａ（１ｍＴｏｒｒ）１〜６６．５Ｐａ（５００ｍＴｏｒｒ）が望ましい。基体温度は、−２０〜８０℃が望ましい。プラズマ電力は、５００〜３０００Ｗが望ましい。

さらに、ここでは、前記基体１０にバイアス電力（パワー）をかけずにプラズマ雰囲気に晒すことが望ましい。バイアス電力（パワー）をかけなくてもＣＨ_３基をエッチングすることができる。前記基体１０にバイアス電力（パワー）をかけないことにより、プラズマガスの前記ｐ−ｌｏｗｋ膜２２０への衝突を緩和し、ｐ−ｌｏｗｋ膜２２０にダメージを与えないようにすることができる。

図３（ｃ）において、バリアメタル膜形成工程として、前記プラズマ雰囲気に晒されて、ＣＨ_３基がエッチングされた開口部内の表面とＳｉＯ_２膜２２２表面とにＡＬＤ法によりバリアメタル材料を用いたバリアメタル膜２４０を形成する。
図５は、ＡＬＤ装置の概要構成を示す図である。
図５において、チャンバ６００の内部にて、基体２００上、さらに言えば基体上に前工程までの処理が施された基体１０を所定の温度に制御された基板ホルダ（ウェハステージ）６１０の上に設置する。そして、チャンバ６００の内部に上部からガスを供給する。また、真空ポンプ６３０によりチャンバ６００の内部が所定の圧力になるように真空引きされる。ここでは、バリアメタル膜として、窒化タンタル（ＴａＮ）膜を成膜する。そのためのメタル原料として、ペンタジエチルタンタル（Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５）を用い、メタル原料と反応する反応種の一例である、前記メタル原料の還元ガスとして、アンモニア（ＮＨ_３）を用い、パージガスとして、水素（Ｈ_２）を用いる。パージガスとして、Ｈ_２を用いることで、次の反応性を高めることができる。さらに、Ｈ_２は純度を高めることができるので、高純度成膜に適している。
図５において、容器６５０に入った固体のＴａ［Ｎ（（Ｃ_２Ｈ_５）_２］_５を５０〜７０℃に加熱して暖める。暖められ溶融したＴａ［Ｎ（Ｃ_２Ｈ_５）_２］_５内にキャリアガスとしてＨ_２ガスを供給することで、Ｈ_２と共にガス化したＴａ［Ｎ（Ｃ_２Ｈ_５）_２］_５を一種のバブリング法によりチャンバ６００に供給することができる。

図６は、ＴａＮ膜形成工程における各ガスの供給フローを示す図である。
成膜温度３００℃にて、Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５を１ｓ供給後、Ｈ_２を１ｓ供給してパージし、ＮＨ_３を１ｓ供給し、Ｈ_２を１ｓ供給してパージするサイクルを１サイクルとして、１００サイクルの供給を行ない、５ｎｍのＴａＮの成膜を行なう。ここでは、Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５、Ｈ_２、ＮＨ_３の各ガス量は、１．６８Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）、チャンバ６００の内部の圧力を３３９Ｐａ（３Ｔｏｒｒ）とした。ここで、ガス量は、Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５について、０．５Ｐａ・ｍ^３／ｓ（３００ｓｃｃｍ）〜１．６８Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）が望ましい。ＮＨ_３について、１．６８Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）〜３．３６Ｐａ・ｍ^３／ｓ（２０００ｓｃｃｍ）が望ましい。パージガスであるＨ_２について、１．６８Ｐａ・ｍ^３／ｓ（１０００ｓｃｃｍ）〜３．３６Ｐａ・ｍ^３／ｓ（２０００ｓｃｃｍ）が望ましい。成膜圧力は、６６５Ｐａ（５Ｔｏｒｒ）以下が望ましい。

ここで、ＴａＮ膜のメタル原料として、Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５と同様、高融点金属有機化合物であるペンタジメチルタンタル（Ｔａ［Ｎ（ＣＨ_３）_２］_５）や無機化合物である塩化タンタル（ＴａＣｌ_５）を用いても構わない。また、ＡＬＤ法により形成されるバリアメタルとして、ＴａＮの他、炭化窒化タンタル（ＴａＣＮ）、窒化タングステン（ＷＮ）、炭化窒化タングステン（ＷＣＮ）、窒化チタン（ＴｉＮ）等の高融点金属の窒化膜或いは窒化炭素膜、或いは、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）単体であっても構わない。或いは、ＷＳｉＮ等であっても構わない。或いはジルコニウム（Ｚｒ）系のバリアメタル膜であっても構わない。或いは、これらの複数の材料による積層膜であっても構わない。例えば、Ｔｉ系のバリアメタル膜のメタル原料として、テトラジエチルチタン（Ｔｉ［Ｎ（Ｃ_２Ｈ_５）_２］_４）やテトラジメチルチタン（Ｔｉ［Ｎ（ＣＨ_３）_２］_４）や塩化チタン（ＴｉＣｌ_４）を用いても構わない。Ｗ系のバリアメタル膜のメタル原料として、ＷＦ_６を用いても構わない。

また、メタル原料の還元ガスとして、ヒドラジン（Ｈ_２ＮＮＨ_２）或いは、１−１ジメチルヒドラジンや１−２ジメチルヒドラジン等のヒドラジン化合物を用いても構わない。ヒドラジン或いはヒドラジン化合物を用いることによりＮＨ_３より還元作用を強くすることができる。

さらに、パージガスとして、アルゴン（Ａｒ）や窒素（Ｎ_２）やＨｅを用いても構わない。Ａｒを用いることで、安価でかつ扱い易くすることができる。

図７は、複数のチャンバを備えた装置の概要を説明するための概念図である。
図７において、装置５００は、複数のチャンバ５１０，５２０，５３０を有している。カセット室５５０にウェハをセットし、搬送室５４０において、搬送ロボットが、各チャンバにウェハを搬送或いは搬出する。前記プラズマ雰囲気に晒す工程（図１におけるＳ１１２）と前記バリアメタル膜形成工程（図１におけるＳ１１４）とを真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる。また、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる。例えば、プラズマ雰囲気処理工程をチャンバ５１０にて行ない、バリアメタル膜形成工程をチャンバ５２０にて行なう。また、ｐ−ｌｏｗｋ膜形成工程も同様に、いずれかのチャンバにおいて処理を行なっても構わない。

図８は、ＡＬＤ装置の他の概要構成例を示す図である。
図５における装置では、チャンバ６００上部から基体１０の大きさに関わらず、また、ガスの進行方向に関わらずガスを供給しているが、図８に示すように、基体１０と平行する平板となるシャワーヘッド６２０から基体１０全面に向けて均一にガスを供給するように構成するとなお良い。その他の構成は、図５と同様であるので省略する。

図３（ｄ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基体２００表面に堆積（形成）させる。ここでは、シード膜２５０を膜厚１００ｎｍ堆積させた。

図９は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図９では、図１のめっき工程（Ｓ１１８）から平坦化工程（Ｓ１２０）までを示している。

図９（ａ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長によりＣｕ膜２６０を開口部１５０及び基体２００表面に堆積させる。ここでは、膜厚５００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を２５０℃の温度で３０分間行なう。

図９（ｂ）において、平坦化工程として、ＣＭＰ法によってＳｉＯ_２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６０、シード膜２５０、及びバリアメタル膜２４０を研磨除去することにより、平坦化し、図９（ｂ）に表したような下層配線となる埋め込み構造を形成する。

多層配線化する場合には、さらに、以下の工程を行なう。
図１０は、実施の形態１における多層配線化する半導体装置の製造方法の要部を表すフローチャートである。
図１０において、本実施の形態では、図１の工程の後、さらに、絶縁膜形成工程として、ＳｉＣ膜形成工程（Ｓ１２６）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１２８）、Ｈｅプラズマ処理工程（Ｓ１３０）、ＳｉＣ膜形成工程（Ｓ１３２）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１３４）、Ｈｅプラズマ処理工程（Ｓ１３６）、ＳｉＯ_２膜形成工程（Ｓ１３８）と、開口部を形成する開口部形成工程（Ｓ１４０）と、エッチング工程の一例であるＨｅプラズマ処理工程（Ｓ１４２）と、バリアメタル膜形成工程（Ｓ１４４）と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程（Ｓ１４６）、めっき工程（Ｓ１４８）と、平坦化工程（Ｓ１５０）という一連の工程を実施する。

図１１は、図１０のフローチャートに対応して実施される工程を表す工程断面図である。
図１１では、図１０のＳｉＣ膜形成工程（Ｓ１２６）からＳｉＯ_２膜形成工程（Ｓ１３８）までを示している。それ以降の工程は後述する。

図１１（ａ）において、次の層における絶縁膜形成工程の一部であるＳｉＣ膜形成工程として、還元性プラズマ処理した同じＣＶＤ装置内で４００℃の温度で５０ｎｍの膜厚のＳｉＣ膜２７５を形成する。ＳｉＣ膜２７５は拡散防止膜の働きがあり、このＳｉＣ膜２７５を形成することで、Ｃｕの拡散を防止することができる。かかるＣＶＤ法で形成されるＳｉＣ膜２７５の他に、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、ＳｉＯ_２膜を用いることができる。

図１１（ｂ）において、ｐ−ｌｏｗｋ膜形成工程として、図２（ｂ）で説明した工程と同様に、ＳｉＣ膜２７５の上にＳｉＣ膜２７５よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたＳｉＯＣからなるｐ−ｌｏｗｋ膜２８０をＣＶＤ法により形成する。そして、同様に、Ｈｅプラズマ処理工程として、このｐ−ｌｏｗｋ膜２８０表面をＣＶＤ装置内でＨｅプラズマ照射によって表面改質する。

図１１（ｃ）において、ＳｉＣ膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｐ−ｌｏｗｋ膜２８０上にＳｉＣ膜２８２を形成する。ＳｉＣ膜２８２は、後述するデュアルダマシン法によるＣｕ埋め込みのための溝及び孔をエッチングにより形成するためのエッチングストッパとすることができる。そして、ｐ−ｌｏｗｋ膜形成工程として、ＳｉＣ膜２８２上にｐ−ｌｏｗｋ膜２８５を形成する。そして、同様に、Ｈｅプラズマ処理工程として、このｐ−ｌｏｗｋ膜２８５表面をＣＶＤ装置内でＨｅプラズマ照射によって表面改質する。そして、ＳｉＯ_２膜形成工程として、図２（ｃ）で説明した工程と同様、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｐ−ｌｏｗｋ膜２８５上にＳｉＯ_２２９０を形成する。

図１２は、図１０のフローチャートに対応して実施される工程を表す工程断面図である。
図１２では、図１０の開口部形成工程（Ｓ１４０）からシード膜形成工程（Ｓ１４６）までを示している。それ以降の工程は後述する。

図１２（ａ）において、開口部形成工程として、図３（ａ）で説明した工程と同様、リソグラフィ工程とドライエッチング工程でデュアルダマシン配線を作製するための配線溝構造である開口部１５２，１５４を、ＳｉＯ_２膜２９０とｐ−ｌｏｗｋ膜２８５とＳｉＣ膜２８２とｐ−ｌｏｗｋ膜２８０とＳｉＣ膜２７５とに形成する。孔形成工程として開口部１５０に堆積した下層Ｃｕ膜２６０へと貫通する、ヴィア孔となる開口部１５２を形成し、溝形成工程として上層配線用の溝となる開口部１５４を形成する。その後、ドライエッチング洗浄液（例えば、ＥＫＣ５９２０による５分間の室温洗浄）でヴィア底残渣を除去する。

図１２（ｂ）において、エッチング工程の一例であるＨｅプラズマ処理工程として、図３（ｂ）での説明と同様、前記ＳｉＯ_２膜２９０表面と前記開口部１５２，１５４の表面、特に、開口部の形成により露になったｐ−ｌｏｗｋ膜２８５，２８０表面をＨｅプラズマ雰囲気に晒す。ここでも、前回同様、１０ｓ間、Ｈｅプラズマ雰囲気に晒す。ここでも、ｐ−ｌｏｗｋ膜２８５，２８０は、Ｓｉ−ＣＨ_３結合を有する有機物質原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により多孔質のＳｉＯＣを成膜するため、どうしても表面にメチル（ＣＨ_３）基が残留してしまう。かかるＣＨ_３基が次工程のＡＬＤ法によるバリアメタル原料の吸着を妨げてしまう。Ｈｅプラズマ雰囲気に晒し、プラズマ環境下におくことで、かかる有機物質であるＣＨ_３基をエッチングし、除去することができる。プロセス条件等は、図３（ｂ）での説明と同様で構わないため省略する。

図１２（ｃ）において、バリアメタル膜形成工程として、図３（ｃ）で説明した工程と同様、前記開口部形成工程により形成された開口部１５２，１５４及びＳｉＯ_２膜２９０表面にバリアメタル材料を用いたバリアメタル膜２４２をＡＬＤ法により５ｎｍ形成する。その他は、図３（ｃ）での説明と同様で構わないため省略する。

図１２（ｄ）において、シード膜形成工程として、図３（ｄ）で説明した工程と同様、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５２としてバリアメタル膜２４２が形成された開口部１５２，１５４内壁、堀込部１５６及び基体２００表面に堆積（形成）させる。ここでは、シードＣｕ膜を膜厚１００ｎｍ堆積させた。

図１３は、図１０のフローチャートに対応して実施される工程を表す工程断面図である。
図１３では、図１０のめっき工程（Ｓ１４８）から平坦化工程（Ｓ１５０）までを示している。

図１３（ａ）において、めっき工程として、図９（ａ）で説明した工程と同様、シード膜２５２をカソード極として、電解めっき等の電気化学成長によりＣｕ膜２６４を開口部１５２，１５４及び基体２００表面に堆積させる。これによりＣｕ膜２６４の一部に前記下層配線と前記上層配線と接続するヴィアとなるＣｕ２６２が形成される。ここでは、膜厚３００ｎｍのＣｕ膜を堆積させた後にアニール処理を２５０℃の温度で３０分間行なう。

図１３（ｂ）において、平坦化工程として、図９（ｂ）で説明した工程と同様、ＣＭＰ法によってＳｉＯ_２膜２９０の表面に堆積された導電部としての配線層となるＣｕ膜２６４、シード膜２５２、及びバリアメタル膜２４２を研磨除去することにより、図１３（ｂ）に表したような埋め込み構造を形成する。溝外部のＣｕ膜とバリアメタル膜を除去して２層目のデュアルダマシンＣｕ配線を形成する。

図１４は、ＡＬＤ法を用いたＴａＮ膜厚とサイクル数との関係を示す図である。
図１４に示すように、ＡＬＤ法を用いてＴａＮ膜を成膜した場合、ＣＶＤ法により形成されたｐ−ｌｏｗｋ膜である多孔質ＳｉＯＣ膜上では、当初、成膜されないサイクルが存在することを発明者等は見出した。同じＣＶＤ法により形成された多孔質でないｌｏｗ−ｋ膜であるＳｉＯＣ膜上では、当初サイクルから成膜が始まる。また、ＳＯＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上でも当初サイクルから成膜が始まる。ここで、ある所定の膜厚ａでのＣＶＤ法による多孔質ＳｉＯＣ膜とＣＶＤ法による多孔質でないＳｉＯＣ膜とＳＯＤ法による多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜との断面を比較した。

図１５は、ＡＬＤ法を用いて成膜したＴａＮ膜厚の下地膜依存性を示す図である。
図１５（ａ）には、ＣＶＤ法による多孔質でないＳｉＯＣ膜上にＡＬＤ法を用いてＴａＮ膜を成膜した場合の断面図を示す。図１５（ｂ）には、ＳＯＤ法による多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上にＡＬＤ法を用いてＴａＮ膜を成膜した場合の断面図を示す。図１５（ｃ）には、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上にＡＬＤ法を用いてＴａＮ膜を成膜した場合の断面図を示す。図１５に示すように、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上にＡＬＤ法を用いてＴａＮ膜を成膜した場合のみ、ＴａＮ膜が途中で途切れ、不連続膜となっているのがわかる。

図１６は、プラズマエッチングの有無によるＡＬＤ法を用いて成膜したＴａＮ膜厚の状態を示す図である。
ＡＬＤ法を用いて成膜後、ＴＥＭ（透過電子顕微鏡）観察を行った結果、図１６（ａ）に示す従来の不連続膜に対し、図１６（ｂ）に示すように、本実施の形態におけるＡＬＤ成膜前のプラズマ処理、すなわち、プラズマエッチングを行なった場合、ＴａＮ膜が連続膜に形成されていた。

以上のように、ＡＬＤ成膜前にＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜をプラズマ処理することで、表面上に残留していたＣＨ_３基を取り除くことができたため、成膜初期段階から原料ガスの表面吸着が可能となった。

実施の形態２．
実施の形態２では、ＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にＴａＮのＡＬＤ成膜を行なう場合に、ＡＬＤ成膜前にＮＨ_３プラズマ環境下におく手法を説明する。

実施の形態２では、実施の形態１と同じく減圧ＣＶＤ装置を用いて、ＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にバリアメタルとしてＴａＮのＡＬＤ成膜を行った。実施の形態２では、下層配線形成と上層配線形成とで説明が重複するため、下層配線形成の説明を省略し、上層配線形成以降から説明する。

図１７は、実施の形態２における多層配線化する半導体装置の製造方法の要部を表すフローチャートである。
図１７において、本実施の形態では、下層配線形成後、さらに、絶縁膜形成工程として、ＳｉＣ膜形成工程（Ｓ１２６）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１２８）、Ｈｅプラズマ処理工程（Ｓ１３０）、ＳｉＣ膜形成工程（Ｓ１３２）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１３４）、Ｈｅプラズマ処理工程（Ｓ１３６）、ＳｉＯ_２膜形成工程（Ｓ１３８）と、開口部を形成する開口部形成工程（Ｓ１４０）と、エッチング工程の一例であるＮＨ_３プラズマ処理工程（Ｓ１７４２）と、バリアメタル膜形成工程（Ｓ１４４）と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程（Ｓ１４６）、めっき工程（Ｓ１４８）と、平坦化工程（Ｓ１５０）という一連の工程を実施する。

図１７のＳｉＣ膜形成工程（Ｓ１２６）からＳｉＯ_２膜形成工程（Ｓ１３８）までは、図１１の説明と同様であるので省略する。

図１８は、図１７のフローチャートに対応して実施される工程を表す工程断面図である。
図１８では、図１７の開口部形成工程（Ｓ１４０）からシード膜形成工程（Ｓ１４６）までを示している。それ以降の工程であるめっき工程（Ｓ１４８）から平坦化工程（Ｓ１５０）は、図１３の説明と同様であるので省略する。また、図１８において、図１８（ｂ）以外は、図１２の説明と同様であるので省略する。

図１８（ｂ）において、エッチング工程の一例であるＮＨ_３プラズマ処理工程として、前記ＳｉＯ_２膜２９０表面と前記開口部１５２，１５４の表面、特に、開口部の形成により露になったｐ−ｌｏｗｋ膜２８５，２８０表面をＨｅプラズマ雰囲気に晒す。ここでも、１０ｓ間、Ｈｅプラズマ雰囲気に晒す。ｐ−ｌｏｗｋ膜２８５，２８０は、上述したように、Ｓｉ−ＣＨ_３結合を有する有機物質原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により多孔質のＳｉＯＣを成膜するため、どうしても表面にメチル（ＣＨ_３）基が残留してしまう。かかるＣＨ_３基が次工程のＡＬＤ法によるバリアメタル原料の吸着を妨げてしまう。ＮＨ_３プラズマ雰囲気に晒し、プラズマ環境下におくことで、かかる有機物質であるＣＨ_３基をエッチングし、除去することができる。

プラズマ処理装置は、図４で説明した装置を用いれば良い。ここでは、ＮＨ_３ガスのガス量を０．１７Ｐａ・ｍ^３／ｓ（１００ｓｃｃｍ）、チャンバ３００の内部の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）、基体１０の温度を室温である２５℃、上部電極３２０のＲＦパワーを２０００Ｗとした。ここで、ガス量は、８．４×１０^−３Ｐａ・ｍ^３／ｓ（５ｓｃｃｍ）〜０．３４Ｐａ・ｍ^３／ｓ（２００ｓｃｃｍ）が望ましい。チャンバ３００の内部の圧力は、０．１３Ｐａ（１ｍＴｏｒｒ）１〜６６．５Ｐａ（５００ｍＴｏｒｒ）が望ましい。基体温度は、−２０〜８０℃が望ましい。プラズマ電力は、５００〜３０００Ｗが望ましい。

さらに、ここでは、前記基体１０にバイアス電力（パワー）をかけずにプラズマ雰囲気に晒すことが望ましい。前記基体１０にバイアス電力（パワー）をかけないことにより、プラズマガスの前記ｐ−ｌｏｗｋ膜２８０，２８５への衝突を緩和し、ｐ−ｌｏｗｋ膜２８０，２８５にダメージを与えないようにすることができる。

図１９は、プラズマ処理を行わなかった試料とプラズマ処理を行なった資料との断面状態を説明するための図である。
ここでは、ＡＬＤ成膜原料として、Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５およびＮＨ_３を用い、成膜温度３００℃にて、Ｔａ［Ｎ（Ｃ_２Ｈ_５）_２］_５（１ｓ）→Ｈ_２（１ｓ）→ＮＨ_３（１ｓ）→Ｈ_２（１ｓ）を１サイクルとして、２０サイクルの供給を行った。ＡＬＤ−ＴａＮ成膜前に、前処理として１０ｓ間ＮＨ_３プラズマ環境下にさらした。比較のためにプラズマにさらさないものも準備した。バリアメタル成膜後、スパッタ法によりシードＣｕを１００ｎｍ成膜した。その後、Ｃｕめっき成膜を行なった。得られた試料のＴＥＭ観察を行った結果、プラズマ処理を行わなかった試料にはＣｕ膜内にボイドが観察された（図１９（１））。これに対してプラズマ処理を施した試料についてはボイドの無いＣｕが成膜できた（図１９（２））。

以上のように、プラズマ処理を施さなかった試料はバリアメタルが不連続であったため、シードが不連続となり、めっき時にボイドが発生したと考えられる。これに対して、プラズマ処理を施した試料に関しては、表面上に残留していたＣＨ_３基を取り除くことができたため、成膜初期段階から原料ガスの表面吸着が可能となり、バリアメタルの連続膜が形成されたと考えられる。その後のシードＣｕも連続膜となり、ボイドフリーのめっき成膜が可能となった。

実施の形態３．
実施の形態３では、ＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にＴａＮのＡＬＤ成膜を行なう場合に、ＡＬＤ成膜前にフロロカーボン（Ｃ_ｘＦ_ｙ）プラズマ環境下におく手法を説明する。

実施の形態３では、実施の形態１，２と同じく減圧ＣＶＤ装置を用いて、ＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にバリアメタルとしてＴａＮのＡＬＤ成膜を行った。実施の形態３では、下層配線形成と上層配線形成とで説明が重複するため、下層配線形成の説明を省略し、上層配線形成以降から説明する。

図２０は、実施の形態３における多層配線化する半導体装置の製造方法の要部を表すフローチャートである。
図２０において、本実施の形態では、下層配線形成後、さらに、絶縁膜形成工程として、ＳｉＣ膜形成工程（Ｓ１２６）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１２８）、Ｈｅプラズマ処理工程（Ｓ１３０）、ＳｉＣ膜形成工程（Ｓ１３２）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１３４）、Ｈｅプラズマ処理工程（Ｓ１３６）、ＳｉＯ_２膜形成工程（Ｓ１３８）と、開口部を形成する開口部形成工程（Ｓ１４０）と、エッチング工程の一例であるＣ_ｘＦ_ｙプラズマ処理工程（Ｓ２０４２）と、バリアメタル膜形成工程（Ｓ１４４）と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程（Ｓ１４６）、めっき工程（Ｓ１４８）と、平坦化工程（Ｓ１５０）という一連の工程を実施する。

図２０のＳｉＣ膜形成工程（Ｓ１２６）からＳｉＯ_２膜形成工程（Ｓ１３８）までは、図１１の説明と同様であるので省略する。

図２１は、図２０のフローチャートに対応して実施される工程を表す工程断面図である。
図２１では、図２０の開口部形成工程（Ｓ１４０）からシード膜形成工程（Ｓ１４６）までを示している。それ以降の工程であるめっき工程（Ｓ１４８）から平坦化工程（Ｓ１５０）は、図１３の説明と同様であるので省略する。また、図２１において、図２１（ｂ）以外は、図１２の説明と同様であるので省略する。

図２１（ｂ）において、エッチング工程の一例であるＣ_ｘＦ_ｙプラズマ処理工程として、前記ＳｉＯ_２膜２９０表面と前記開口部１５２，１５４の表面、特に、開口部の形成により露になったｐ−ｌｏｗｋ膜２８５，２８０表面をＣＦ_３等のＣ_ｘＦ_ｙプラズマ雰囲気に晒す。ここでも、１０ｓ間、Ｃ_ｘＦ_ｙプラズマ雰囲気に晒す。ｐ−ｌｏｗｋ膜２８５，２８０は、上述したように、Ｓｉ−ＣＨ_３結合を有する有機物質原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により多孔質のＳｉＯＣを成膜するため、どうしても表面にメチル（ＣＨ_３）基が残留してしまう。かかるＣＨ_３基が次工程のＡＬＤ法によるバリアメタル原料の吸着を妨げてしまう。ＮＨ_３プラズマ雰囲気に晒し、プラズマ環境下におくことで、かかる有機物質であるＣＨ_３基をエッチングし、除去することができる。

プラズマ処理装置は、図４で説明した装置を用いれば良い。ここでは、Ｃ_ｘＦ_ｙガスのガス量を０．１７Ｐａ・ｍ^３／ｓ（１００ｓｃｃｍ）、チャンバ３００の内部の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）、基体１０の温度を室温である２５℃、上部電極３２０のＲＦパワーを２０００Ｗとした。ここで、ガス量は、８．４×１０^−３Ｐａ・ｍ^３／ｓ（５ｓｃｃｍ）〜０．３４Ｐａ・ｍ^３／ｓ（２００ｓｃｃｍ）が望ましい。チャンバ３００の内部の圧力は、０．１３Ｐａ（１ｍＴｏｒｒ）１〜６６．５Ｐａ（５００ｍＴｏｒｒ）が望ましい。基体温度は、−２０〜８０℃が望ましい。プラズマ電力は、５００〜３０００Ｗが望ましい。

さらに、ここでは、前記基体１０にバイアス電力（パワー）をかけずにプラズマ雰囲気に晒すことが望ましい。前記基体１０にバイアス電力（パワー）をかけないことにより、プラズマガスの前記ｐ−ｌｏｗｋ膜２８０，２８５への衝突を緩和し、ｐ−ｌｏｗｋ膜２８０，２８５にダメージを与えないようにすることができるも上述した通りである。

以上のように、Ｃ_ｘＦ_ｙプラズマ処理でも実施の形態１，２と同様、表面上に残留していたＣＨ_３基を取り除くことができる。よって、成膜初期段階から原料ガスの表面吸着が可能となり、バリアメタルの連続膜を形成することができる。その後のシードＣｕも連続膜となり、ボイドフリーのめっき成膜を可能とすることができる。

ここで、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。

なお、多層配線構造などを形成する場合には、各図において基体２００は、下層の配線層と絶縁膜とが形成されたものである。

以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

例えば、各実施の形態で層間絶縁膜が形成された基体２００は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。

実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 プラズマ処理装置の概要構成の一例を示す図である。 ＡＬＤ装置の概要構成を示す図である。 ＴａＮ膜形成工程における各ガスの供給フローを示す図である。 複数のチャンバを備えた装置の概要を説明するための概念図である。 ＡＬＤ装置の他の概要構成例を示す図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態１における多層配線化する半導体装置の製造方法の要部を表すフローチャートである。 図１０のフローチャートに対応して実施される工程を表す工程断面図である。 図１０のフローチャートに対応して実施される工程を表す工程断面図である。 図１０のフローチャートに対応して実施される工程を表す工程断面図である。 ＡＬＤ法を用いたＴａＮ膜厚とサイクル数との関係を示す図である。 ＡＬＤ法を用いて成膜したＴａＮ膜厚の下地膜依存性を示す図である。 プラズマエッチングの有無によるＡＬＤ法を用いて成膜したＴａＮ膜厚の状態を示す図である。 実施の形態２における多層配線化する半導体装置の製造方法の要部を表すフローチャートである。 図１７のフローチャートに対応して実施される工程を表す工程断面図である。 プラズマ処理を行わなかった試料とプラズマ処理を行なった資料との断面状態を説明するための図である。 実施の形態３における多層配線化する半導体装置の製造方法の要部を表すフローチャートである。 図２０のフローチャートに対応して実施される工程を表す工程断面図である。 従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。 ＡＬＤ法によるバリアメタルの成膜例を示すガスの供給フロー図である。 ＡＬＤ法において、ＴａＮ膜が形成される様子を説明するための概念図である。 多孔質低誘電率（ｐ−ｌｏｗｋ）膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の成膜状況を説明するための図である。 ｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の様子を説明するための図である。 バリアメタル膜の下地膜の形成方法とＡＬＤ法を用いたバリアメタル成膜との関係を示す図である。 バリアメタル膜の下地膜の形成方法とＰＶＤ法を用いたバリアメタル成膜との関係を示す図である。 半導体装置の断面を示す図である。

符号の説明

１０，２００ 基体
２０ ＴａＲ
２２ ＴａＮ膜
１５０，１５２，１５４ 開口部
１５６ 堀込部
２１２，２７５，２８２ ＳｉＣ膜
２２０，２８０，２８５ ｐ−ｌｏｗｋ膜
２２１，２８１，２８６ 絶縁膜
２２２，２９０ ＳｉＯ_２膜
２４０，２４２ バリアメタル膜
２５０，２５２ シード膜
２６０，２６４ Ｃｕ膜
２６２ Ｃｕ
３００，５１０，５２０，５３０，６００ チャンバ
３１０ 下部電極
３２０ 上部電極
３３０，６３０ 真空ポンプ
３５０，５００ 装置
４００，４０２，４０４ ボイド
５４０ 搬送室
５５０ カセット室
６１０ 基板ホルダ
６２０ シャワーヘッド
６５０ 容器

Claims (10)

1. 基体上に、有機物質原料を用いて化学気相成長法により多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
   前記多孔質絶縁膜表面に結合される有機物質をエッチングするエッチング工程と、
   前記有機物質がエッチングされた前記多孔質絶縁膜表面に原子層気相成長法によりバリアメタル膜を形成するバリアメタル膜形成工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記エッチング工程において、前記多孔質絶縁膜表面をプラズマ雰囲気に晒すことを特徴とする請求項１記載の半導体装置の製造方法。
3. 基体上に、有機物質原料を用いて化学気相成長法により多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
   前記多孔質絶縁膜に開口部を形成する開口部形成工程と、
   前記開口部の表面をプラズマ雰囲気に晒すプラズマ処理工程と、
   前記プラズマ雰囲気に晒された開口部内の表面に原子層気相成長法によりバリアメタル膜を形成するバリアメタル膜形成工程と、
   前記バリアメタル膜が形成された前記開口部に導電性材料を堆積させる導電性材料堆積工程と、
   を備えたことを特徴とする半導体装置の製造方法。
4. 前記有機物質原料は、メチル（ＣＨ_３）基を有することを特徴とする請求項１〜３のいずれか記載の半導体装置の製造方法。
5. 前記プラズマ雰囲気の雰囲気ガスとして、メチル（ＣＨ_３）基をエッチングする材料を用いることを特徴とする請求項２又は３記載の半導体装置の製造方法。
6. 前記プラズマ雰囲気の雰囲気ガスとして、Ｃ_ｘＦ_ｙとヘリウム（Ｈｅ）とアンモニア（ＮＨ_３）とのうち、いずれかを用いることを特徴とする請求項２又は３記載の半導体装置の製造方法。
7. 前記基体にバイアス電力をかけずにプラズマ雰囲気に晒すことを特徴とする請求項２，３，５又は６記載の半導体装置の製造方法。
8. 前記多孔質絶縁膜形成工程において、前記多孔質絶縁膜として、炭酸化シリコン（ＳｉＯＣ）膜を形成することを特徴とする請求項１〜７のいずれか記載の半導体装置の製造方法。
9. 前記バリアメタル膜形成工程において、バリアメタル材料となる金属材料を有する金属材料ガスと前記金属材料ガスを還元する還元ガスとを交互に供給し、前記バリアメタル膜を形成することを特徴とする請求項１〜８のいずれか記載の半導体装置の製造方法。
10. 前記プラズマ雰囲気に晒す工程と前記バリアメタル膜形成工程とを真空搬送可能な同一装置内において行なうことを特徴とする請求項２，３，５〜７のいずれか記載の半導体装置の製造方法。