JP2008187072A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2008187072A
JP2008187072A JP2007020570A JP2007020570A JP2008187072A JP 2008187072 A JP2008187072 A JP 2008187072A JP 2007020570 A JP2007020570 A JP 2007020570A JP 2007020570 A JP2007020570 A JP 2007020570A JP 2008187072 A JP2008187072 A JP 2008187072A
Authority
JP
Japan
Prior art keywords
wiring
via hole
semiconductor device
lower layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007020570A
Other languages
English (en)
Other versions
JP5103914B2 (ja
Inventor
Hisaya Sakai
久弥 酒井
Noriyoshi Shimizu
紀嘉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007020570A priority Critical patent/JP5103914B2/ja
Priority to US12/022,742 priority patent/US7994055B2/en
Priority to CN200810009253XA priority patent/CN101236918B/zh
Publication of JP2008187072A publication Critical patent/JP2008187072A/ja
Application granted granted Critical
Publication of JP5103914B2 publication Critical patent/JP5103914B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置の生産性を向上させる。
【解決手段】半導体装置の製造方法において、下層配線上に形成した層間絶縁膜内に、ビアホール及び配線溝を形成し、形成されたビアホール及び配線溝の内壁に、拡散防止膜を形成し、ビアホールの底部に堆積した拡散防止膜をエッチングしながら、下層配線上及び拡散防止膜上にシード層を形成し、形成されたシード層を介してビアホール内及び配線溝内に金属配線を埋設した。このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。
【選択図】図１

Description

本発明は半導体装置の製造方法及び半導体装置に関し、特にダマシン法を利用した半導体装置の製造方法及びその製造方法により作製した半導体装置に関する。
層間絶縁膜に形成された配線溝及びビアホールに銅（Ｃｕ）配線を埋設させる場合に、ダマシン法が利用される。ダマシン法では、層間絶縁膜中への金属拡散を防止するために、金属配線形成前に、拡散防止膜（バリアメタル）を配線溝及びビアホールの側壁に形成するのが一般である。
ところで、拡散防止膜の材料としては、一般にタンタル（Ｔａ）、チタン（Ｔｉ）などの高融点金属が用いられたり、これらの窒化物が用いられたりする。しかし、これらの金属膜は抵抗が高い故、金属配線の抵抗の増加やＲＣ遅延を増加させる要因となる。従って、金属配線の微細化が進む近年では、金属配線の低抵抗化やＲＣ遅延を防止するために、拡散防止膜をより薄膜にする傾向にある。
一方、ＲＣ遅延を回避する目的で、層間絶縁膜の材質として、低誘電率材料が用いられる傾向にある。例えば、ポーラス形状の層間絶縁膜を用いれば、層間絶縁膜中に多数の空孔を有しているので、誘電率の低下を図ることができる。しかし、このようなポーラス形状の低誘電率材料は、製造工程中のプラズマによるダメージを受けやすく、ダメージを受けた膜は、その表面や内部に水分を吸着しやすくなる。
そして、このような低誘電率材料上に成膜した拡散防止膜は、層間絶縁膜から放出される水分により容易に酸化または変質し、バリア性が劣化する。従って、充分なバリア性を有した、極薄の拡散防止膜は、実際には容易に作製できない状況にある。
この問題に対し、最近、拡散防止膜の材質を変える動向がある。例えば、拡散防止膜に代えて、銅マンガン（ＣｕＭｎ）シード層を用いる方法が提案されている（例えば、特許文献１、非特許文献１参照）。
この方法は、銅配線のめっき用のシード膜として、銅マンガン膜を直接、層間絶縁膜上に形成する方法である。この方法によれば、銅マンガン膜中のマンガンと層間絶縁膜に含まれるシリコン及び酸素とが反応し、２〜３ｎｍのＭｎＯXＳｉY層が自己整合的に、層間絶縁膜と銅配線との界面に形成する。そして、生成したＭｎＯXＳｉY層が直接的に拡散防止膜になり得るので、高融点金属で構成された拡散防止膜を用いずに、銅配線の層間絶縁膜に対するバリア性が確保されるというものである。
特開２００５−２７７３９０号公報 T.Usui et al.,"Low resistive and highly reliable Cu dual-damascene interconnect technology using self-formed MnSi/sub x/O/sub y/ barrier layer"Interconnect Technology Conference,Proceedings of the IEEE 2005,P188-190
しかしながら、銅マンガン膜を利用した上記の製造工程では、図１４に示すような問題点が生じる。
図１４は銅マンガン膜を銅配線と層間絶縁膜との間に形成させた場合の半導体装置の構成を説明する図である。図示する半導体装置１００の問題点として、自己整合的に生成したＭｎＯXＳｉY層１０１と層間絶縁膜１０２との密着性が良好でないことが挙げられる。このような半導体装置１００では、銅配線１０３を形成した後に、例えば、熱処理を行うと、ビアホール１０４及び配線溝１０５中に形成させた銅配線１０３が上方に移動（吸い上がり現象）が生じたり、またはＣＭＰ（Chemical Mechanical Polish）処理中に銅配線１０３が剥離したりするという現象が発生する。その結果、銅配線１０３と下層配線１０６との間に剥離が生じ、半導体装置としての歩留まりが悪いという問題が生じていた。
また、上述したように、層間絶縁膜として、ポーラス形状の低誘電率材料を用いた場合には、拡散防止膜自体のバリア性についても充分に確保されていないのが実情である。
このように、ダマシン法を用いて層間絶縁膜内に銅配線を形成する前に、従来の製造工程で拡散防止膜または銅マンガンシード層を層間絶縁膜上に形成させると、半導体装置の生産性が向上しないという問題があった。
本発明はこのような点に鑑みてなされたものであり、ダマシン法を用いながら、生産性の高い半導体装置の製造方法及びその製造方法によって作製された半導体装置を提供することを目的とする。
本発明では上記課題を解決するために、図１に示すフローで製造される半導体装置の製造方法が提供される。
本発明の半導体装置の製造方法は、下層配線上に形成した層間絶縁膜内に、前記下層配線に達するビアホール及び配線溝を形成する工程と、前記ビアホールにより露出した前記下層配線上、前記ビアホール内壁及び前記配線溝内壁に、拡散防止膜を形成する工程と、前記下層配線上に堆積した前記拡散防止膜をエッチングしながら、前記下層配線上と、前記ビアホール内壁及び前記配線溝内壁に形成された前記拡散防止膜上にシード層を形成する工程と、次いで、前記ビアホール内及び前記配線溝内に金属配線を埋設する工程と、を有することを特徴とする。
このような半導体装置の製造方法によれば、下層配線上に形成した層間絶縁膜内に、下層配線に達するビアホール及び配線溝が形成され、ビアホールにより露出した下層配線上、ビアホール内壁及び配線溝内壁に、拡散防止膜が形成され、下層配線上に堆積した拡散防止膜がエッチングされながら、下層配線上と、ビアホール内壁及び配線溝内壁に形成された拡散防止膜上にシード層が形成され、次いで、ビアホール内及び配線溝内に金属配線が埋設される。
また本発明では、下層配線上に形成した層間絶縁膜内に、前記下層配線に達するビアホール及び配線溝を形成する工程と、前記ビアホールにより露出した前記下層配線上、前記ビアホール内壁及び前記配線溝内壁に、第１のシード層を形成する工程と、前記ビアホールにより露出した前記下層配線上に堆積した前記第１のシード層をエッチングしながら、前記ビアホールにより露出した前記下層配線上と、前記ビアホール内壁及び前記配線溝内壁に形成された前記第１のシード層上に第２のシード層を形成する工程と、次いで前記ビアホール内及び前記配線溝内に金属配線を埋設する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、下層配線上に形成した層間絶縁膜内に、下層配線に達するビアホール及び配線溝が形成され、ビアホールにより露出した下層配線上、ビアホール内壁及び配線溝内壁に、第１のシード層が形成され、ビアホールにより露出した下層配線上に堆積した第１のシード層がエッチングされながら、ビアホールにより露出した下層配線上と、ビアホール内壁及び配線溝内壁に形成された第１のシード層上に第２のシード層が形成され、次いでビアホール内及び配線溝内に金属配線が埋設される。
また本発明では、下層配線と、ビアホール及び配線溝がパターニングされ、前記下層配線上に形成された層間絶縁膜と、前記ビアホール及び前記配線溝の内壁に形成させた拡散防止膜と、前記下層配線に直接的に接続し、前記ビアホール及び前記配線溝内に埋設された金属配線と、前記拡散防止膜と前記金属配線との界面に形成されたバリア層と、を備えた半導体装置が提供される。
このような半導体装置では、ビアホール及び配線溝がパターニングされた層間絶縁膜が下層配線上に形成され、ビアホール及び配線溝の内壁に拡散防止膜が形成され、下層配線に直接的に接続した金属配線がビアホール及び配線溝内に埋設され、拡散防止膜と金属配線との界面にバリア層が形成される。
本発明では、半導体装置の製造方法において、下層配線上に形成した層間絶縁膜内に、下層配線に達するビアホール及び配線溝を形成し、ビアホールにより露出した下層配線上、ビアホール内壁及び配線溝内壁に、拡散防止膜を形成し、下層配線上に堆積した拡散防止膜をエッチングしながら、下層配線上と、ビアホール内壁及び配線溝内壁に形成された拡散防止膜上にシード層を形成し、次いで、ビアホール内及び配線溝内に金属配線を埋設するようにした。
また本発明では、半導体装置の製造方法において、下層配線上に形成した層間絶縁膜内に、下層配線に達するビアホール及び配線溝を形成し、ビアホールにより露出した下層配線上、ビアホール内壁及び配線溝内壁に、第１のシード層を形成し、ビアホールにより露出した下層配線上に堆積した第１のシード層をエッチングしながら、ビアホールにより露出した下層配線上と、ビアホール内壁及び配線溝内壁に形成された第１のシード層上に第２のシード層を形成し、次いでビアホール内及び配線溝内に金属配線を埋設するようにした。
また本発明では、半導体装置において、ビアホール及び配線溝がパターニングされた層間絶縁膜を下層配線上に形成し、ビアホール及び配線溝の内壁に拡散防止膜を形成し、下層配線に直接的に接続した金属配線をビアホール及び配線溝内に埋設し、拡散防止膜と金属配線との界面にバリア層を形成するようにした。
このような半導体装置の製造方法及び半導体装置によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が実現できるので、半導体装置の生産性が向上する。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。上述したように、本発明は、生産性の高い半導体装置の製造方法及びその製造方法によって作製された半導体装置に関するものである。最初に、半導体装置の製造方法の基本原理について説明する。
図１は半導体装置の製造方法の基本原理を説明するフロー図である。
本発明での半導体装置の製造方法では、先ず、下層配線上に形成した層間絶縁膜内に、ビアホール及び配線溝をパターニングによって形成し（ステップＳ１）、形成させたビアホール及び配線溝の内壁、ビアホールにより露出した下層配線に、拡散防止膜を形成する（ステップＳ２）。続いて、ビアホールの底部に堆積した拡散防止膜については、物理エッチングを実行しながら、拡散防止膜上に、シード層を形成する（ステップＳ３）。そして、シード層を介してビアホール内及び配線溝内にめっきによって金属配線を埋設し（ステップＳ４）、アニーリング処理によって、拡散防止膜と金属配線との界面、または金属配線と下層配線の側部に形成した層間絶縁膜との界面に、シード層の成分を原料とするバリア層を形成する（ステップＳ５）。
このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。
次に、半導体装置の製造方法の工程について、具体的に説明する。
＜第１の実施の形態＞
最初に、第１の実施の形態について説明する。
図２はビアホール及び配線用溝形成工程の要部断面模式図である。先ず、半導体装置の製造方法で用いる基板の一例として、下層配線１０と、層間絶縁膜１１、１２を備え、下層配線１０及び層間絶縁膜１１上に形成されたキャップ層１３と、層間絶縁膜１２上にハードマスク層１４を形成させた基板を用いる。
ここで、キャップ層１３及びハードマスク層１４の材質は、シリコンカーバイド（ＳｉＣ）系の材質であり、それぞれの膜厚は、例えば、１０ｎｍ程度である。また、層間絶縁膜１２は、その膜厚が数１００ｎｍであり、材質は、無機材料、有機材料またはこれらの混合材のいずれかによって構成された低誘電率材（ｌｏｗ−ｋ材）であり、ポーラス状の膜も含む。なお、この図では一例として炭素を含有した酸化シリコン（ＳｉＯＣ）を用いている。また、層間絶縁膜１２については、ＳＯＧ（Spin On Glass）法またはＣＶＤ（Chemical Vapor Deposition）法で作製した層間絶縁膜であってもよい。
そして、フッ化炭素（ＣＦx）系ガス、アンモニア（ＮＨ3）系ガス、窒素（Ｎ2）及び水素（Ｈ2）の混合ガス添加によるプラズマエッチングにより、ハードマスク層１４、層間絶縁膜１２、キャップ層１３をエッチングし、層間絶縁膜１２内に、上層配線を配設するため溝部１５及び上層配線と下層配線１０との間にコンタクト電極を形成するためのビアホール１６を形成する。そして、下層配線１０の表面については、プラズマエッチングにより露出されている。
なお、この図に示す層間絶縁膜１２の内壁の内側の影（矢印Ａで示す影）は、他の製造工程、例えば、低誘電率材のエッチング工程におけるプラズマによるダメージを受け、この部分に水分が含有していることを模式的に表したものである。
次に、図３は拡散防止膜形成工程の要部断面模式図である。
放電用ガスとして、アルゴン（Ａｒ）または窒素を用い、ターゲット投入電力が１６０〜６４０ｍＷ／ｍ2で、溝部１５及びビアホール１６の内壁、及び表面を露出させた下層配線１０上に、拡散防止膜２０をスパッタリング法（一例として、Long Throw Sputter,LTS）によって形成する。形成された拡散防止膜２０の膜厚は、例えば、５〜１０ｎｍである。拡散防止膜２０の材質は、例えば、タンタル、タングステン（Ｗ）、チタン、ジルコニウム（Ｚｒ）、ルテニウム（Ｒｕ）、これら金属の窒化物の少なくとも一つを含有する金属である。なお、拡散防止膜２０の形成時には、基板に０〜３ｍＷ／ｍ2のバイアスを印加してもよい。また、拡散防止膜２０の形成方法は、スパッタ法の他、ＣＶＤ法またはＡＬＤ（Atomic Layer Deposition）法を用いてもよい。
ところで、拡散防止膜２０については、上述したように、層間絶縁膜１２に含有する水分により容易に酸化または変質し、或いは一部に欠陥が発生し、そのバリア性が損なわれている。従って、第１の実施の形態では、拡散防止膜２０のバリア性を補填するために、拡散防止膜２０上に、マンガンを含有した酸化層を自己整合的に形成させる（後述）。
図４はシード層形成工程の要部断面模式図である。
マンガンが０．５〜１０ａｔｏｍ％含有した銅ターゲットを用いて、スパッタリング法により、拡散防止膜２０上に、銅マンガンシード層３０を形成する。この工程では、銅マンガンシード層３０の形成方法として、第１段階と第２段階に分けたスパッタリング法により、銅マンガンシード層３０を形成することを特徴としている。
第１段階では、放電用ガスとしてアルゴンを用い、ターゲット投入電力が１６０〜９６０ｍＷ／ｍ2、雰囲気圧力が１０-5〜１０Ｐａで、銅マンガンシード層３０を形成する。この段階で形成させる銅マンガンシード層３０の膜厚は、例えば、１０〜３０ｎｍである。なお、この段階の銅マンガンシード層３０の形成時に、基板に６〜１６ｍＷ／ｍ2のバイアスを印加してもよい。
そして、第２段階でも銅マンガンシード層３０を続けて形成する。但し、基板に６〜１０ｍＷ／ｍ2のバイアスを印加させたまま、雰囲気圧力が１０-5〜１０Ｐａで、ターゲット投入電力を１６〜１６０ｍＷ／ｍ2とし、溝部１５及びビアホール１６内に入射する銅マンガンの入射頻度を第１段階よりも相対的に低減させてスパッタリングする。即ち、第２段階では、アルゴンイオンまたはターゲットから放出される金属イオンによるエッチング効果（リスパッタリング効果）を第１段階よりも増加させてスパッタリングを行う。特に、第２段階では、層間絶縁膜１２上面における銅マンガンシード層の堆積速度（Ｖｄ）と、エッチング速度（Ｖｅ）の比が、０．９＜Ｖｄ／Ｖｅ＜２．０となるように調節しながら、スパッタリングを実行する。
なお、スパッタリングで用いたターゲットの金属比率については、特に、上記の数値に限定されるものではなく、１０ａｔｏｍ％以上のマンガンを含有させた銅ターゲットを用いてもよい。或いは、マンガンターゲットと銅ターゲットを用いた２元スパッタ法を用い、ターゲット投入電力に差を設け、シード膜中のマンガンの銅に対する比率を自由に可変させてもよい。なお、第２段階で形成する銅マンガンシード層３０の膜厚は、例えば、０〜１０ｎｍである。
このような製造工程によれば、第２段階において、ビアホール１６の底部１６ａに予め形成された拡散防止膜２０、下層配線１０の表面の一部は、アルゴンイオンまたはターゲットから放出される金属イオンによってエッチングされる。これと同時に、ビアホール１６の底部１６ａには、銅マンガンシード層３０が形成する。即ち、第２段階では、ビアホール１６の底部１６ａに堆積した拡散防止膜２０がエッチングされると共に、下層配線１０の表面の一部がエッチングされながら、下層配線１０上及び層間絶縁膜１２の側壁に形成されている拡散防止膜２０上に銅マンガンシード層３０が堆積する。
従って、拡散防止膜２０は、ビアホール１６の底部１６ａから確実に除去されているので、配線抵抗の増加やＲＣ遅延の増加が抑制される。また、ビアホール１６の底部１６ａに予め堆積していた拡散防止膜及び銅マンガンがリスパッタリング効果によって、ビアホール１６の側壁及び溝部１５の内壁に堆積するので、ビアホール１６の側壁及び溝部１５の内壁におけるバリア性が向上する。
特に、拡散防止膜２０の材質として、チタン、ジルコニウム、またはこれらの窒化物を選択する場合には、ビアホール１６の底部１６ａから拡散防止膜２０を除去するために、拡散防止膜２０の形成時のエッチング効果を過剰にすると、ビアホール１６上端の肩部の形状がラウンド状になる現象がおきる。その結果、これらの材質を用いた拡散防止膜２０では、ビアホール１６内での被覆性（カバレッジ）が低減し、拡散防止膜としてのバリア性が損なわれる場合がある。
しかし、これらの組成で構成される拡散防止膜２０については、通常のスパッタ条件で予め形成させて、続けて上記の第２段階の工程を併用すれば、ビアホール１６上端の肩部の形状がラウンド状になる現象が回避される。
即ち、チタン、ジルコニウム、またはこれらの窒化物で構成された拡散防止膜２０は、エッチング効果の低い通常のスパッタ条件で予め形成させて、ビアホールの底部１６ａに堆積した拡散防止膜２０を上記第２段階でのアルゴンイオンまたはターゲットから放出される金属イオンによって除去し、底部１６ａに堆積した拡散防止膜２０をリスパッタリングによってビアホール１６の側壁に堆積させることにより、これらの材料で構成された拡散防止膜についても、ビアホール１６内での被覆性が向上する。なお、ビアホール側壁部の拡散防止膜２０が極薄で、あるいは局所的に欠陥部分があったとしても、それらの部位にはマンガン酸化物からなる反応層バリアが自己整合的に形成されるので、バリア性は確保される。
図５はめっき層形成工程の要部断面模式図である。
硫酸銅（ＣｕＳＯ4）めっきにより、溝部１５及びビアホール１６内に金属配線である銅めっき層４０を埋設する。そして、下層配線１０と銅めっき層４０とを電気的に接続する。ここで、硫酸銅めっきの条件は、電流密度が７〜３０Ａ／ｃｍ2で、銅めっき層４０の膜厚は、５００〜２０００ｎｍである。
図６はバリア層形成工程の要部断面模式図である。
そして、真空または不活性ガス雰囲気下で、基板の温度を１５０〜４００℃とし、加熱時間が３０〜１８００ｓｅｃで基板のアニールを行う。なお、アニールは、大気または微量酸素雰囲気下で行ってもよい。
ここで、図に示す拡散防止膜２０は、製造工程中に層間絶縁膜１２に含有する水分によって酸化し、変質した層になっている。
しかし、アニーリング処理によって拡散防止膜２０中に存在する酸素と、図４で示した銅マンガンシード層３０中のマンガンが反応し、バリア層としての酸化マンガン（ＭｎＯX）反応層３１が拡散防止膜２０と銅めっき層４０との界面に自己整合的に形成する。そして、酸化マンガン反応層３１は、拡散防止膜２０のバリア性を補填し、或いは酸化マンガン反応層３１自体がバリア性を発揮するので、銅めっき層４０の層間絶縁膜１２に対するバリア性が確実なものになる。また、銅めっき層４０と拡散防止膜２０との界面に反応層を形成させているので、密着性についても確実なものになる。従って、上述した吸い上がり現象やＣＭＰ処理中での剥離が抑制される。
さらに、拡散防止膜２０に局部的な欠陥２１が発生し、欠陥２１の部分で拡散防止膜２０が欠損しても、該欠損部では、層間絶縁膜１２に含有するシリコン、酸素とマンガンが反応してＭｎＳｉXＯY反応層が形成する。そして該部分では、ＭｎＳｉXＯY反応層がバリア性を発揮することから、該部分における銅めっき層４０の層間絶縁膜１２に対するバリア性が確実なものになる。
図７はＣＭＰ工程の要部断面模式図である。
埋設した銅めっき層４０をハードマスク層１４上まで、有機酸スラリー液を用いて、ＣＭＰ処理する。そして、下層配線１０と、ビアホール１６及び上部配線用の溝部１５がパターニングされ、下層配線１０上に形成された層間絶縁膜１２と、ビアホール１６及び溝部１５の内壁に形成させた拡散防止膜２０と、下層配線１０に直接的に接続され、ビアホール１６及び溝部１５内に埋設された銅めっき層４０と、拡散防止膜２０と銅めっき層４０との界面に自己整合的に形成したバリア層である酸化マンガン反応層３１と、を備えた半導体装置５０が完成する。
このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜２０及びバリア層である酸化マンガン反応層３１を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。
＜第１の実施の形態の変形例＞
次に、第１の実施の形態の変形例について説明する。この変形例の説明では、銅めっき層４０を形成するまでの製造条件が図２〜図５を用いて説明した内容と同様なので、それらについては割愛し、バリア層形成工程から説明する。
図８はバリア層形成工程の要部断面模式図である。この図は、ビアホール１６の中心線が下層配線１０の上端に位置し、ビアホール１６の底部の一部が下層配線１０の上端から反れた位置にある場合のバリア層形成工程を示している。
図示するように、ビアホール１６の底部の一部が下層配線１０の上端から反れた位置に配置された場合でも、上記第２段階の工程に従えば、シード層形成時に、ビアホール１６の底部に形成した拡散防止膜２０が確実に除去される。即ち、ビアホール１６の底部に堆積した拡散防止膜２０を第２段階でエッチングすると共に、下層配線１０の表面の一部及び下層配線１０の側部に形成した層間絶縁膜１１の表面の一部をエッチングしながら、下層配線１０、層間絶縁膜１１及び拡散防止膜２０上に、図４に示す銅マンガンシード層３０が堆積する。
そして、アニーリング処理によって、銅マンガンシード層３０を変質させ、拡散防止膜２０と銅めっき層４０との界面にバリア層の酸化マンガン反応層３１を形成させる。
また、銅めっき層４０と層間絶縁膜１１との界面においては、層間絶縁膜１１に含有するシリコン、酸素とマンガンとを反応させて、下層配線１０の上面より低い位置に、バリア層としてのＭｎＳｉXＯY反応層３２を形成させる。即ち、この部分では、ＭｎＳｉXＯY反応層３２がバリア層になる。その結果、ビアホール１６の底部の一部が下層配線１０の上端から反れた位置に配置された場合でも、該部分での銅めっき層４０の層間絶縁膜１１に対するバリア性が確実なものになる。
なお、この後のＣＭＰ工程については、図７を用いて説明した内容と同様なので、図説せず、割愛する。
このように、第１の実施の形態では、銅めっき層４０をビアホール１６及び溝部１５に埋設した後に、アニーリング処理を行い、拡散防止膜２０と銅めっき層４０との界面、または銅めっき層４０と層間絶縁膜１１との界面に、銅マンガンシード層３０の成分を原料とするバリア層をそれぞれ形成する。
＜第２の実施の形態＞
次に、第２の実施の形態について説明する。第２の実施の形態の説明では、第１の実施の形態の説明で用いた同一の部材には同一の符号を付し、その説明の詳細については省略する。
第２の実施の形態では、先ず、半導体装置の製造方法で用いる基板の一例として、図２に示す基板を用いる。そして、拡散防止膜を成膜せずに、シード層を層間絶縁膜上に形成する。従って、層間絶縁膜上にシード層を形成する工程から説明する。
図９はシード層形成工程の要部断面模式図である。
マンガンが０．５〜１０ａｔｏｍ％含有した銅ターゲットを用いたスパッタリング法（LTS）により、スパッタリングを第１段階と第２段階に分けて、層間絶縁膜１２の内壁に銅マンガンシード層３０を形成する。
第１段階では、放電用ガスとしてアルゴンを用い、ターゲット投入電力が１６０〜９６０ｍＷ／ｍ2、雰囲気圧力が１０-5〜１０Ｐａで、第１のシード層として、銅マンガンシード層３０をビアホール１６及び配線溝１５の内壁、ビアホール１６により露出した下層配線１０上に形成する。この段階で形成させる銅マンガンシード層３０の膜厚は、例えば、１０〜３０ｎｍである。なお、この段階の銅マンガンシード層３０の形成時に、基板に６〜１６ｍＷ／ｍ2のバイアスを印加してもよい。
そして、第２段階で、第２のシード層としての銅マンガンシード層３０を第１のシード層上及び下層配線１０上に続けて形成する。但し、基板に６〜１０ｍＷ／ｍ2のバイアスを印加させたまま、雰囲気圧力が１０-5〜１０Ｐａで、ターゲット投入電力を１６〜１６０ｍＷ／ｍ2とし、溝部１５及びビアホール１６内に入射する銅マンガンの入射頻度を第１段階よりも低減させる。即ち、アルゴンイオンまたはターゲットから放出される金属イオンによるエッチング効果（リスパッタリング効果）を増加させてスパッタリングを行う。特に、第２段階では、層間絶縁膜１２上面における銅マンガンシード層の堆積速度（Ｖｄ）と、エッチング速度（Ｖｅ）の比が、０．９＜Ｖｄ／Ｖｅ＜２．０となるように調節しながら、スパッタリングを実行する。
なお、銅ターゲットのマンガンが銅ターゲットに含有する率については、特に、上記の数値に限定されるものではなく、１０ａｔｏｍ％以上のマンガンを含有させた銅ターゲットを用いてもよい。或いは、マンガンターゲットと銅ターゲットを用いた２元スパッタ法を用い、ターゲット投入電力に差を設け、シード膜中のマンガンの銅に対する比率を自由に可変させてもよい。
このような製造工程によれば、第２段階において、ビアホール１６の底部１６ａに形成された銅マンガンシード層３０は、アルゴンイオンまたはターゲットから放出される金属イオンによってエッチングされながら、ビアホール１６の底部１６ａに堆積する。また、ビアホール１６及び溝部１５のパターニング時に発生した下層配線１０表面上に残存する残渣、酸化物は、エッチングによって確実に除去される。そして、ビアホール１６の底部１６ａに堆積した銅マンガンは、リスパッタリング効果によって、ビアホール１６の側壁及び溝部１５の内壁に再び堆積する。即ち、ビアホール１６の底部に堆積した銅マンガンシード層３０は、エッチングされると共に、下層配線１０の表面の一部がエッチングされながら、下層配線１０上及び層間絶縁膜１２の内壁に銅マンガンシード層３０が堆積する。従って、リスパッタリングプロセスを導入しない製造工程に比べ、リスパッタリングプロセスを導入する本製造工程では、ビアホール１６の側壁及び溝部１５の内壁における銅マンガンシード層３０の被覆性が向上し、その厚みがビアホール１６の側壁及び溝部１５の内壁において増加する。その結果、後述するバリア層のＭｎＳｉXＯY反応層の厚みが増加し、ＭｎＳｉXＯY反応層のバリア性が向上し、且つＭｎＳｉXＯY反応層と層間絶縁膜１２との密着力が格段に向上する。
図１０はめっき層形成工程の要部断面模式図である。
硫酸銅めっきにより、溝部１５及びビアホール１６内に金属配線である銅めっき層４０を埋設する。そして、下層配線１０と銅めっき層４０とを電気的に接続する。ここで、硫酸銅めっきの条件は、電流密度が７〜３０Ａ／ｃｍ2で、銅めっき層４０の膜厚は、５００〜２０００ｎｍである。
図１１はバリア層形成工程の要部断面模式図である。
そして、真空または不活性ガス雰囲気下で、基板の温度を１５０〜４００℃とし、加熱時間が３０〜１８００ｓｅｃでアニールを行う。なお、アニールは、大気または微量酸素雰囲気下で行ってもよい。
このようなアニーリング処理を行えば、層間絶縁膜１２に含有するシリコン、酸素成分と、図９に示した銅マンガンシード層３０中のマンガンとが反応し、バリア層としてのＭｎＳｉXＯY反応層３３が層間絶縁膜１２と銅めっき層４０との界面に自己整合的に形成する。そして、このＭｎＳｉXＯY反応層３３については、上述した第２段階の工程により、ビアホール１６の側壁及び溝部１５の内壁における銅マンガンシード層３０の被覆性が向上していることから、酸化膜に変質させた後においても、その厚みがビアホール１６の側壁及び溝部１５の内壁において格段と増加している。その結果、ＭｎＳｉXＯY反応層３３のバリア性により、銅めっき層４０の層間絶縁膜１２に対するバリア性が確実なものになる。また、銅めっき層４０と層間絶縁膜１２との界面に、厚い反応層を形成させているので、密着性についても確実なものになる。従って、上述した吸い上がり現象やＣＭＰ処理中での剥離が抑制される。
図１２はＣＭＰ工程の要部断面模式図である。
形成させた銅めっき層４０をハードマスク層１４上まで、有機酸スラリー液を用いて、ＣＭＰ処理する。そして、下層配線１０と、ビアホール１６及び上部配線用の溝部１５がパターニングされ、下層配線１０上に形成された層間絶縁膜１２と、ビアホール１６及び溝部１５の内壁に形成させた、バリア層であるＭｎＳｉXＯY反応層３３と、下層配線１０に直接的に接続され、ビアホール１６及び溝部１５内に埋設された銅めっき層４０と、を備えた半導体装置５１が完成する。
＜第２の実施の形態の変形例＞
次に、第２の実施の形態の変形例について説明する。この変形例の説明では、銅めっき層４０を形成するまでの製造条件が、図９，１０を用いて説明した内容と同様なので、それらについては割愛し、バリア層形成から説明する。
図１３はバリア層形成工程の要部断面模式図である。この図は、ビアホール１６の中心線が下層配線１０の上端に位置し、ビアホール１６の底部の一部が下層配線１０の上端から反れた位置にある場合のバリア層形成工程を示している。
図示するように、ビアホール１６の底部の一部が下層配線１０の上端から反れた位置に配置された場合でも、下層配線１０の表面の一部及び層間絶縁膜１１の表面の一部をエッチングしながら、図９に示す銅マンガンシード層３０を形成する。そして、アニーリング処理によって銅マンガンシード層３０を変質させることにより、銅めっき層４０と層間絶縁膜１２との界面に、バリア層であるＭｎＳｉXＯY反応層３３が形成する。
また、層間絶縁膜１１と銅めっき層４０との界面には、層間絶縁膜１１に含有するシリコン、酸素と、図９に示す銅マンガンシード層３０中のマンガンを反応させて、バリア層としてのＭｎＳｉXＯY反応層３２を形成させる。従って、該部分においては、ＭｎＳｉXＯY反応層３２がバリア層になる。その結果、ビアホール１６の底部の一部が下層配線１０の上端から反れた位置に配置された場合でも、該部分での銅めっき層４０の層間絶縁膜１１に対するバリア性が確実なものになる。
なお、この後のＣＭＰ工程については、図１２を用いて説明した内容と同様なので、図説せず、割愛する。
このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。
このように、第２の実施の形態では、銅めっき層４０をビアホール１６及び溝部１５に埋設した後に、アニーリング処理を行い、層間絶縁膜１２と銅めっき層４０との界面、または銅めっき層４０と層間絶縁膜１１との界面に、銅マンガンシード層３０の成分を原料とするバリア層をそれぞれ形成する。
（付記１） 下層配線上に形成した層間絶縁膜内に、前記下層配線に達するビアホール及び配線溝を形成する工程と、
前記ビアホールにより露出した前記下層配線上、前記ビアホール内壁及び前記配線溝内壁に、拡散防止膜を形成する工程と、
前記下層配線上に堆積した前記拡散防止膜をエッチングしながら、前記下層配線上と、前記ビアホール内壁及び前記配線溝内壁に形成された前記拡散防止膜上にシード層を形成する工程と、
次いで、前記ビアホール内及び前記配線溝内に金属配線を埋設する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記拡散防止膜の材質は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ルテニウム（Ｒｕ）、これら金属の窒化物の少なくとも一つを含有する金属であることを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記層間絶縁膜の材質は、ポーラス形状の無機または有機低誘電率材であることを特徴とする付記１記載の半導体装置の製造方法。
（付記４） 前記ビアホールにより露出した前記下層配線上に堆積した前記拡散防止膜をエッチングすると共に、前記下層配線の表面の一部をエッチングしながら、前記下層配線上及び前記拡散防止膜上に前記シード層を形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記５） 前記ビアホールにより露出した前記下層配線上に堆積した前記拡散防止膜をエッチングすると共に、前記下層配線の表面の一部及び前記下層配線の側部に形成した層間絶縁膜の表面の一部をエッチングしながら、前記下層配線上、前記下層配線の側部に形成した前記層間絶縁膜上及び前記拡散防止膜上に前記シード層を形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記６） 前記シード層は、銅（Ｃｕ）とマンガン（Ｍｎ）を含む合金であり、前記金属配線は銅を含む金属であることを特徴とする付記１記載の半導体装置の製造方法。
（付記７） 前記シード層を形成する工程はスパッタ法により行われ、第１のスパッタ工程と、基板にバイアスをかけて行う第２のスパッタ工程と、を有することを特徴とする付記１記載の半導体装置の製造方法。
（付記８） 前記金属配線を埋設した後に、アニーリング処理を行い、前記拡散防止膜と前記金属配線との界面、または前記金属配線と前記下層配線の側部に形成した前記層間絶縁膜との界面に、前記シード層の成分であるマンガンを原料とするバリア層を形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記９） 下層配線上に形成した層間絶縁膜内に、前記下層配線に達するビアホール及び配線溝を形成する工程と、
前記ビアホールにより露出した前記下層配線上、前記ビアホール内壁及び前記配線溝内壁に、第１のシード層を形成する工程と、
前記ビアホールにより露出した前記下層配線上に堆積した前記第１のシード層をエッチングしながら、前記ビアホールにより露出した前記下層配線上と、前記ビアホール内壁及び前記配線溝内壁に形成された前記第１のシード層上に第２のシード層を形成する工程と、
次いで前記ビアホール内及び前記配線溝内に金属配線を埋設する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１０） 前記層間絶縁膜の材質は、ポーラス形状の無機または有機低誘電率材であることを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 前記下層配線上に堆積した前記第１のシード層をエッチングすると共に、前記下層配線の表面の一部をエッチングしながら、前記下層配線上及び前記層間絶縁膜の内壁に前記第２のシード層を形成することを特徴とする付記９記載の半導体装置の製造方法。
（付記１２） 前記ビアホールにより露出した前記下層配線上に堆積した前記第１のシード層をエッチングすると共に、前記下層配線の表面の一部及び前記下層配線の側部に形成した層間絶縁膜の表面の一部をエッチングしながら、前記下層配線上及び前記下層配線の側部に形成した前記層間絶縁膜上に、前記第２のシード層を形成することを特徴とする付記９記載の半導体装置の製造方法。
（付記１３） 前記第１のシード層または前記第２のシード層は、銅とマンガンを含む合金であり、前記金属配線は銅を含む金属であることを特徴とする付記９記載の半導体装置の製造方法。
（付記１４） 前記金属配線を埋設した後に、アニーリング処理を行い、前記層間絶縁膜と前記金属配線の界面、または前記金属配線と前記下層配線の側部に形成した前記層間絶縁膜との界面に、前記第１のシード層または前記第２のシード層の成分であるマンガン（Ｍｎ）を原料とするバリア層を形成することを特徴とする付記９記載の半導体装置の製造方法。
（付記１５） 下層配線と、
ビアホール及び配線溝がパターニングされ、前記下層配線上に形成された層間絶縁膜と、
前記ビアホール及び前記配線溝の内壁に形成させた拡散防止膜と、
前記下層配線に直接的に接続し、前記ビアホール及び前記配線溝内に埋設された金属配線と、
前記拡散防止膜と前記金属配線との界面に形成されたバリア層と、
を備えた半導体装置。
（付記１６） 前記層間絶縁膜の材質は、ポーラス形状の無機または有機低誘電率材であることを特徴とする付記１５記載の半導体装置。
（付記１７） 前記ビアホールの底部の一部が前記下層配線の上端から反れ、前記金属配線と前記下層配線の側部に形成した層間絶縁膜との界面に前記バリア層が形成されていることを特徴とする付記１５記載の半導体装置。
（付記１８） 前記金属配線と前記下層配線の側部に形成した層間絶縁膜との界面に形成した前記バリア層が前記下層配線の上面より低く形成されていることを特徴とする付記１５記載の半導体装置。
（付記１９） 前記バリア層が前記拡散防止膜上に局所的に形成されていることを特徴とする付記１５記載の半導体装置。
半導体装置の製造方法の基本原理を説明するフロー図である。 ビアホール及び配線用溝形成工程の要部断面模式図である。 拡散防止膜形成工程の要部断面模式図である。 シード層形成工程の要部断面模式図である（その１）。 めっき層形成工程の要部断面模式図である（その１）。 バリア層形成工程の要部断面模式図である（その１）。 ＣＭＰ工程の要部断面模式図である（その１）。 バリア層形成工程の要部断面模式図である（その２）。 シード層形成工程の要部断面模式図である（その２）。 めっき層形成工程の要部断面模式図である（その２）。 バリア層形成工程の要部断面模式図である（その３）。 ＣＭＰ工程の要部断面模式図である（その２）。 バリア層形成工程の要部断面模式図である（その４）。 銅マンガン膜を銅配線と層間絶縁膜との間に形成させた場合の半導体装置の構成を説明する図である。
符号の説明
１０ 下層配線
１１，１２ 層間絶縁膜
１３ キャップ層
１４ ハードマスク層
１５ 溝部
１５ａ 平坦面
１６ ビアホール
１６ａ 底部
２０ 拡散防止膜
２１ 欠陥
３０ 銅マンガンシード層
３１ 酸化マンガン反応層
３２，３３ ＭｎＳｉXＯY反応層
４０ 銅めっき層

Claims (10)

  1. 下層配線上に形成した層間絶縁膜内に、前記下層配線に達するビアホール及び配線溝を形成する工程と、
    前記ビアホールにより露出した前記下層配線上、前記ビアホール内壁及び前記配線溝内壁に、拡散防止膜を形成する工程と、
    前記下層配線上に堆積した前記拡散防止膜をエッチングしながら、前記下層配線上と、前記ビアホール内壁及び前記配線溝内壁に形成された前記拡散防止膜上にシード層を形成する工程と、
    次いで、前記ビアホール内及び前記配線溝内に金属配線を埋設する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記拡散防止膜の材質は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ルテニウム（Ｒｕ）、これら金属の窒化物の少なくとも一つを含有する金属であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記層間絶縁膜の材質は、ポーラス形状の無機または有機低誘電率材であることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記ビアホールにより露出した前記下層配線上に堆積した前記拡散防止膜をエッチングすると共に、前記下層配線の表面の一部をエッチングしながら、前記下層配線上及び前記拡散防止膜上にシード層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記シード層は、銅（Ｃｕ）とマンガン（Ｍｎ）を含む合金であり、前記金属配線は銅を含む金属であることを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記シード層を形成する工程はスパッタ法により行われ、第１のスパッタ工程と、基板にバイアスをかけて行う第２のスパッタ工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記金属配線を埋設した後に、アニーリング処理を行い、前記拡散防止膜と前記金属配線との界面、または前記金属配線と前記下層配線の側部に形成した前記層間絶縁膜との界面に、前記シード層の成分であるマンガンを原料とするバリア層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  8. 下層配線上に形成した層間絶縁膜内に、前記下層配線に達するビアホール及び配線溝を形成する工程と、
    前記ビアホールにより露出した前記下層配線上、前記ビアホール内壁及び前記配線溝内壁に、第１のシード層を形成する工程と、
    前記ビアホールにより露出した前記下層配線上に堆積した前記第１のシード層をエッチングしながら、前記ビアホールにより露出した前記下層配線上と、前記ビアホール内壁及び前記配線溝内壁に形成された前記第１のシード層上に第２のシード層を形成する工程と、
    次いで前記ビアホール内及び前記配線溝内に金属配線を埋設する工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 前記ビアホールにより露出した前記下層配線上に堆積した前記第１のシード層をエッチングすると共に、前記下層配線の表面の一部及び前記下層配線の側部に形成した層間絶縁膜の表面の一部をエッチングしながら、前記下層配線上及び前記下層配線の側部に形成した前記層間絶縁膜上に、前記第２のシード層を形成することを特徴とする請求項８記載の半導体装置の製造方法。
  10. 下層配線と、
    ビアホール及び配線溝がパターニングされ、前記下層配線上に形成された層間絶縁膜と、
    前記ビアホール及び前記配線溝の内壁に形成させた拡散防止膜と、
    前記下層配線に直接的に接続し、前記ビアホール及び前記配線溝内に埋設された金属配線と、
    前記拡散防止膜と前記金属配線との界面に形成されたバリア層と、
    を備えた半導体装置。
JP2007020570A 2007-01-31 2007-01-31 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP5103914B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007020570A JP5103914B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法及び半導体装置
US12/022,742 US7994055B2 (en) 2007-01-31 2008-01-30 Method of manufacturing semiconductor apparatus, and semiconductor apparatus
CN200810009253XA CN101236918B (zh) 2007-01-31 2008-01-31 制造半导体装置的方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007020570A JP5103914B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008187072A true JP2008187072A (ja) 2008-08-14
JP5103914B2 JP5103914B2 (ja) 2012-12-19

Family

ID=39667031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007020570A Expired - Fee Related JP5103914B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US7994055B2 (ja)
JP (1) JP5103914B2 (ja)
CN (1) CN101236918B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2011003687A (ja) * 2009-06-18 2011-01-06 Tokyo Electron Ltd 多層配線の形成方法
JP2011003881A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 配線構造及びその形成方法
WO2012002282A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 成膜方法及び処理システム
US8324730B2 (en) 2008-12-19 2012-12-04 Advanced Interconnect Materials Llc Copper interconnection structure and method for forming copper interconnections
JP2013187224A (ja) * 2012-03-06 2013-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US9121094B2 (en) 2007-02-26 2015-09-01 Tokyo Electron Limited Sputtering method and sputtering apparatus

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
US8653664B2 (en) 2009-07-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layers for copper interconnect
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8232196B2 (en) * 2009-10-29 2012-07-31 International Business Machines Corporation Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US8653663B2 (en) 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8361900B2 (en) 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US20110266676A1 (en) * 2010-05-03 2011-11-03 Toshiba America Electronic Components, Inc. Method for forming interconnection line and semiconductor structure
CN102005384B (zh) * 2010-09-16 2012-02-01 哈尔滨工程大学 铜金属化自形成阻挡层低温退火方法
CN102881633B (zh) * 2011-07-15 2015-04-01 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
TWI645511B (zh) * 2011-12-01 2018-12-21 美商應用材料股份有限公司 用於銅阻障層應用之摻雜的氮化鉭
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
CN103515298A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR101994237B1 (ko) * 2012-08-28 2019-06-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8749060B2 (en) * 2012-09-21 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9190321B2 (en) * 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
US9349608B2 (en) * 2013-12-13 2016-05-24 Globalfoundries Inc. Methods of protecting a dielectric mask layer and related semiconductor devices
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9379057B2 (en) * 2014-09-02 2016-06-28 International Business Machines Corporation Method and structure to reduce the electric field in semiconductor wiring interconnects
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
US9449874B1 (en) 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US10541204B2 (en) * 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11270911B2 (en) 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
US11410881B2 (en) * 2020-06-28 2022-08-09 Applied Materials, Inc. Impurity removal in doped ALD tantalum nitride

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012684A (ja) * 1998-06-18 2000-01-14 Sony Corp 金属層の形成方法
JP2000208444A (ja) * 1999-01-14 2000-07-28 Internatl Business Mach Corp <Ibm> ヴィアめっき方法、ヴィアめっき構造部製造方法、及び多層相互接続構造部
JP2000332108A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置及びその製造方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2006216787A (ja) * 2005-02-03 2006-08-17 Renesas Technology Corp 半導体装置およびその製造方法
JP2006518927A (ja) * 2002-12-11 2006-08-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体相互接続構造上に金属層を堆積するための方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2006165454A (ja) * 2004-12-10 2006-06-22 Sony Corp 半導体装置の製造方法および半導体装置
JP4589835B2 (ja) 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4529880B2 (ja) * 2005-11-21 2010-08-25 ソニー株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012684A (ja) * 1998-06-18 2000-01-14 Sony Corp 金属層の形成方法
JP2000208444A (ja) * 1999-01-14 2000-07-28 Internatl Business Mach Corp <Ibm> ヴィアめっき方法、ヴィアめっき構造部製造方法、及び多層相互接続構造部
JP2000332108A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置及びその製造方法
JP2006518927A (ja) * 2002-12-11 2006-08-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体相互接続構造上に金属層を堆積するための方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2006216787A (ja) * 2005-02-03 2006-08-17 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9121094B2 (en) 2007-02-26 2015-09-01 Tokyo Electron Limited Sputtering method and sputtering apparatus
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
US8324730B2 (en) 2008-12-19 2012-12-04 Advanced Interconnect Materials Llc Copper interconnection structure and method for forming copper interconnections
US8580688B2 (en) 2008-12-19 2013-11-12 Advanced Interconect Materials, LLC Copper interconnection structure and method for forming copper interconnections
JP2011003687A (ja) * 2009-06-18 2011-01-06 Tokyo Electron Ltd 多層配線の形成方法
JP2011003881A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 配線構造及びその形成方法
WO2012002282A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 成膜方法及び処理システム
JP2012009788A (ja) * 2010-06-28 2012-01-12 Tokyo Electron Ltd 成膜方法及び処理システム
US9266146B2 (en) 2010-06-28 2016-02-23 Tokyo Electron Limited Film forming method and processing system
JP2013187224A (ja) * 2012-03-06 2013-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Also Published As

Publication number Publication date
US7994055B2 (en) 2011-08-09
CN101236918A (zh) 2008-08-06
CN101236918B (zh) 2010-06-30
JP5103914B2 (ja) 2012-12-19
US20080179747A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
JP5076452B2 (ja) 半導体装置の製造方法
US20080128907A1 (en) Semiconductor structure with liner
US7816789B2 (en) Germanium-containing dielectric barrier for low-k process
KR20040003232A (ko) 반도체 소자의 다층 배선 형성방법
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US8470390B2 (en) Oxidation-free copper metallization process using in-situ baking
JP2010010250A (ja) 半導体装置およびその製造方法
JP2015177006A (ja) 半導体装置及びその製造方法
JP5309722B2 (ja) 半導体装置およびその製造方法
US20090093115A1 (en) Method for forming metal line of semiconductor device by annealing aluminum and copper layers together
JP3911643B2 (ja) 埋め込み導電層の形成方法
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
JP2010153582A (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
KR20100011799A (ko) 반도체 소자의 제조방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
US9502290B2 (en) Oxidation-free copper metallization process using in-situ baking
TW413895B (en) Method for improving stability of copper processing
JP2009158543A (ja) 半導体装置の製造方法
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2007194566A (ja) 半導体装置およびその製造方法
JP2004031497A (ja) 半導体装置およびその製造方法
KR20030002137A (ko) 구리를 사용한 대머신 금속배선 형성 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5103914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees