JP5196467B2 - 半導体装置の製造方法、半導体製造装置及び記憶媒体 - Google Patents

半導体装置の製造方法、半導体製造装置及び記憶媒体 Download PDF

Info

Publication number
JP5196467B2
JP5196467B2 JP2007143971A JP2007143971A JP5196467B2 JP 5196467 B2 JP5196467 B2 JP 5196467B2 JP 2007143971 A JP2007143971 A JP 2007143971A JP 2007143971 A JP2007143971 A JP 2007143971A JP 5196467 B2 JP5196467 B2 JP 5196467B2
Authority
JP
Japan
Prior art keywords
substrate
copper
recess
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007143971A
Other languages
English (en)
Other versions
JP2008300567A (ja
Inventor
賢治 松本
重敏 保坂
淳一 小池
浩司 根石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2007143971A priority Critical patent/JP5196467B2/ja
Priority to PCT/JP2008/059906 priority patent/WO2008146879A1/ja
Priority to CN2008800179207A priority patent/CN101681874B/zh
Priority to KR1020097025115A priority patent/KR101175839B1/ko
Publication of JP2008300567A publication Critical patent/JP2008300567A/ja
Priority to US12/627,602 priority patent/US8008184B2/en
Application granted granted Critical
Publication of JP5196467B2 publication Critical patent/JP5196467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、絶縁膜に形成された凹部に銅を埋め込んで銅配線を形成するための半導体装置の製造方法、半導体製造装置及び記憶媒体に関する。
半導体装置の多層配線構造は、層間絶縁膜中に金属配線を埋め込むことにより形成されるが、この金属配線の材料としてはエレクトロマイレーションが小さくまた低抵抗であることなどから、Ｃｕ（銅）が使用され、その形成プロセスとしてはダマシン工程が一般的になっている。
このダマシン工程では、基板の層間絶縁膜に層内に引き回される配線を埋め込むためのトレンチと上下の配線を接続する接続配線を埋め込むためのビアホールとを形成し、これら凹部にＣＶＤや電解めっき法などによりＣｕが埋め込まれる。ＣＶＤ法を利用する場合にはＣｕの埋め込みを良好に行うために極薄のＣｕシード層を、前記層間絶縁膜表面およびその凹部内面に沿って形成し、また電解めっき法を利用する場合にも、電極となるＣｕシード層を前記凹部に形成することが必要である。またＣｕは、絶縁膜中に拡散しやすいことから、凹部に例えばＴａ／ＴａＮの積層体からなるバリア膜を形成することが必要であり、従って絶縁膜表面およびその凹部内面には例えばスパッタ法によりバリア膜とＣｕシード層とが形成される。
配線パターンの微細化は益々進み、そのために前記バリア膜及びシード層も薄層化する必要があるが、前記凹部の幅に対する深さが大きくなったことで前記バリア膜及びシード層を形成する際に、それらを構成する金属が凹部の深部に比べて開口部付近に厚く成膜されてしまい、凹部内に高い均一性をもってそれらバリア膜及びシード層を形成することが困難になっており、バリア性に対する信頼性やシード層との界面の密着性などが問題になっている。
こうした背景から、特許文献１にはＣｕと添加金属例えばＭｎ（マンガン）との合金層を絶縁膜の凹部の表面に沿って成膜し、この合金層をシード層として凹部に配線材のＣｕを埋め込み、次いで加熱炉を用いて酸素雰囲気でアニールを行うことでバリア膜を形成する方法が記載されている。
このアニールを行ったときの合金層の様子について詳しく述べると、合金中のＭｎが合金及びＣｕ中を拡散することで一部のＭｎは、あたかもＣｕから排出されるように層間絶縁膜の表面部に移動し、層間絶縁膜の表面に残留する。そして層間絶縁膜の表面に付着しているＯ（酸素）とＭｎとが反応して極めて安定な化合物である酸化物ＭｎｘＯｙ（ｘ，ｙは自然数、以降、便宜上簡単にＭｎＯと記述する）からなるバリア膜が形成されると共にこのバリア膜の形成に用いられなかった余剰のＭｎが合金膜の表面側(層間絶縁膜と反対側)に移動し、さらに凹部に埋め込まれたＣｕ中をその表面側に移動して、そのＣｕの表面に偏析する。Ｃｕ表面に偏析したＭｎは後工程により除去される。このように形成された自己形成バリア膜であるＭｎＯは均一で極めて薄いものとなり、上述の課題の解決に貢献する。
なお層間絶縁膜の表面部に移動したＭｎは、層間絶縁膜の構成元素であるＯやＳｉと反応して、ＭｎＳｉｘＯｙ（ｘ、ｙは自然数）からなる自己形成バリア膜が形成されているとも考えられており、これについては研究が進められている。
ところでＣｕＭｎ膜が形成される前において、前記層間絶縁膜の凹部の底部には当該凹部に埋め込まれるＣｕ配線（上層配線）と電気的に接続されるＣｕ配線（下層配線）が露出しており、この露出した下層配線は大気雰囲気中に存在する酸素により酸化され、Ｃｕ２ＯまたはＣｕＯとなっている場合がある。以降便宜上これらのＣｕ酸化物を簡単にＣｕＯと記述する。その場合ＣｕＭｎ膜が成膜されると、ＣｕＭｎ膜中のＭｎはＣｕよりも酸化傾向が高いため、前記ＣｕＯから酸素を得て、酸化されてＭｎＯとなる。上記のようにＭｎＯは安定な化合物であり、不動態であるため、Ｃｕ埋め込み後のアニールでＣｕ中を移動しない。そしてＭｎＯの抵抗値は高いため、上層配線と下層配線との間の抵抗（ビアコンタクト抵抗）が高く留まってしまい、Ｃｕ配線の信頼性を劣化させる懸念がある。
また、従来は例えばスパッタ法によりＣｕＭｎ膜の成膜を行っていたが、将来の配線パターンの極微細化に対応するため、凹部への被覆性、埋め込み性がより高いＣＶＤによりＣｕＭｎ膜の成膜を行うことが検討されている。しかし前記スパッタ法を用いた場合には上述の凹部に露出したＣｕＯがエッチングされて除去される結果として減少することも考えられるが、ＣＶＤ法を用いた場合にはそのようなＣｕＯのエッチングが行われないため、より多くのＭｎＯが生成し、配線中に残ってしまう懸念がある。
特開２００５−２７７３９０号公報：段落００４２〜段落００４５、図７など）
本発明は、このような事情に基づいてなされたものであり、その目的は、絶縁膜の表面および凹部に沿ってシード層を成膜し、凹部に銅配線を埋め込んだ後あるいは凹部に銅配線を埋め込む前において加熱によりバリア膜を形成すると共に、シード層を構成する金属の余剰分を配線から除去するにあたって、配線中における前記金属およびその酸化物の残留を抑えて、配線抵抗の上昇を抑えることができる技術を提供することである。なお、ここではＣｕ原子がその場にとどまるような処理を還元処理とし、Ｃｕ原子がその場から取り去られるような処理を除去処理として区別する。
本発明の半導体装置の製造方法は、基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
前記有機酸により酸素供給層を前記凹部に形成する工程と、
前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含むシード層を、前記酸素供給層が形成された凹部の壁面に沿って形成する工程と、
前記シード層の形成後、当該シード層を介して前記下層側導電路と電気的に接続される上層側導電路を構成する銅を凹部に埋め込む工程と、
前記凹部に銅を埋め込んだ後に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
を含み、
前記銅の自然酸化物を還元あるいは除去した後、前記シード層を形成するまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする。
他の発明の半導体装置の製造方法は、基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
前記有機酸により酸素供給層を前記凹部に形成する工程と、
前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含んだ銅との合金を前記酸素供給層が形成された凹部に埋め込む工程と、
前記凹部に前記合金を埋め込んだ後に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
を含み、
前記銅の自然酸化物を還元あるいは除去した後、凹部に合金を埋め込むまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする。
また、他の発明の半導体装置の製造方法は、基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
前記有機酸により酸素供給層を前記凹部に形成する工程と、
前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含むシード層を、前記酸素供給層が形成された凹部の壁面に沿って形成する工程と、
前記シード層の形成後、当該シード層を介して前記下層側導電路と電気的に接続される上層側導電路を構成する銅を凹部に埋め込むと共に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
を含み、
前記銅の自然酸化物を還元あるいは除去した後、前記シード層を形成するまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする。
さらに他の発明の半導体装置の製造方法は、基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
前記有機酸により酸素供給層を前記凹部に形成する工程と、
前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含んだ銅との合金を前記酸素供給層が形成された凹部に埋め込むと共に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
を含み、
前記銅の自然酸化物を還元あるいは除去した後、凹部に合金を埋め込むまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする。
前記自己形成バリアは、例えば金属が酸化物となることにより銅の拡散防止機能を発揮し、例えば前記自己形成バリア用の金属は、銅よりも酸化傾向が高い。
また例えば前記基板を加熱処理する工程は、前記シード層を構成する前記自己形成バリア用の金属を酸化してバリア層を形成すると共に、自己形成バリア用の金属の余剰分を、埋め込まれた銅の表面に析出させるために行われる。前記銅の自然酸化物形成が抑制される雰囲気は、例えば不活性ガス雰囲気であるか、還元雰囲気である。前記有機酸は例えばカルボン酸であり、基板を加熱する工程の後、銅の表面に析出した余剰の自己形成バリア用の金属を除去する工程を更に含んでいてもよい。
本発明の半導体製造装置は、基板を処理するための半導体製造装置において、
基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を有する真空搬送室モジュールと、
前記真空搬送室モジュールに気密に接続され、前記基板を載置する載置部が内部に設けられた処理容器と、前記基板に有機酸を供給することにより、前記基板の表面の層間絶縁膜に形成された凹部の底部に露出する主成分が銅からなる下層側導電路の表面における前記銅の自然酸化物を還元または除去すると共に、当該凹部に当該有機酸からなる酸素供給層を形成する有機酸供給手段とを備えた前処理モジュールと、
前記真空搬送室モジュールに気密に接続され、前記酸素供給層が形成された基板を載置する載置部が内部に設けられた処理容器と、自己形成バリア用であり、基板が加熱されることで前記酸素供給層に含まれる酸素により酸化される金属を含むシード層を、前記基板の当該酸素供給層が形成された凹部の壁面に沿って形成するシード層形成手段とを備えたシード層形成モジュールと、
前記真空搬送室モジュールに搬入された基板を前記前処理モジュールに搬入し、次いで当該基板を前記真空搬送室モジュールを介してシード層形成モジュールに搬送するように前記基板搬送手段を制御する制御手段と、
を備えたことを特徴とする。
前記自己形成バリアは、例えば金属が酸化物となることにより銅の拡散防止機能を発揮し、前記自己形成バリア用の金属は、例えば銅よりも酸化傾向が高い。前記シード層は、例えば前記自己形成バリア用の金属、またはこの金属と銅との合金からなる。前記真空搬送室モジュールに気密に接続され、基板を載置する載置部が内部に設けられた処理容器と、前記載置部に載置された基板の凹部に主成分が銅からなる金属を埋め込む成膜手段とを備えた成膜モジュールが設けられていてもよい。前記真空搬送室モジュールに気密に接続され、基板を載置する載置部が内部に設けられた処理容器と、前記載置部に載置された基板を加熱する加熱手段とを備えた加熱モジュールが設けられていてもよい。

本発明の記憶媒体は、基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、上述の半導体装置の製造方法を実施するようにステップ群が組まれていることを特徴とする。
本発明によれば、基板表面の層間絶縁膜に形成された凹部の底部に露出した、銅により構成される下層側導電路の表面における、前記銅の自然酸化物を還元または除去し、その後、自己形成バリア用の金属を含むシード層を、前記層間絶縁膜表面および前記凹部の壁面に沿って形成するとともにシード層形成に至るまで基板は銅の自然酸化物の形成が抑制される雰囲気、例えば真空雰囲気、不活性ガス雰囲気または還元雰囲気に置かれる。従って前記凹部の底部において前記銅の自然酸化物により自己形成バリア用の金属が酸化されることが抑えられるので、その後凹部に銅を埋め込んで加熱したときに自己形成バリア用の金属の余剰分が銅の表面に析出しやすくなり、凹部中に残ることが抑えられるため、配線の抵抗が上昇することが抑えられ、その信頼性が低下することが抑えられる。
他の発明によれば前記銅の自然酸化物を還元または除去した後に自己形成バリア用の金属を含んだ銅との合金を前記凹部に埋め込み、自然酸化物を還元あるいは除去した後、凹部に合金を埋め込むまでの間、基板が銅の自然酸化物の形成が抑制される雰囲気に置かれる。従って前記凹部の底部において前記銅の自然酸化物により自己形成バリア用の金属が酸化されることが抑えられる。
また、他の発明によれば本発明と同様に前記銅の自然酸化物を還元または除去した後に前記シード層を、前記層間絶縁膜表面および前記凹部の壁面に沿って形成し、続いて凹部に銅を埋め込むと共に加熱処理するにあたり、前記シード層形成に至るまで基板は銅の自然酸化物の形成が抑制される雰囲気に置かれる。従って前記凹部の底部において前記銅の自然酸化物により自己形成バリア用の金属が酸化されることが抑えられる。
更に他の発明によれば、前記他の発明と同様に前記銅の自然酸化物を還元または除去した後に自己形成バリア用の金属と銅との合金を前記凹部に埋め込むと共に基板を加熱処理するまでに、当該基板が銅の自然酸化物の形成が抑制される雰囲気に置かれるため、前記凹部の底部において前記銅の自然酸化物により自己形成バリア用の金属が酸化されることが抑えられる。
最初に本発明の半導体製造装置を含む、クリーンルーム内の基板処理システムについて図１を参照しながら説明する。この基板処理システム１は、基板である半導体ウエハ（以下ウエハとする）Ｗの表面に上層配線を形成するシステムである。図１中２は、本発明の実施の形態の一例である半導体製造装置であり、マルチチャンバシステムをなし、真空雰囲気でウエハＷに処理を行う装置である。半導体製造装置２は、蟻酸を供給しながら加熱処理を行うことにより前記上層配線に電気的に接続される下層配線を還元する蟻酸処理モジュール３ａ，３ｂと、ウエハＷにＣｕ（銅）と添加金属であるＭｎ（マンガン）とからなる合金を成膜するＣｕＭｎＣＶＤモジュール５ａ，５ｂと、を含んでいる。半導体製造装置２の構成について詳しくは後で説明する。
図中１１は電解めっき装置であり、配線を構成するＣｕをウエハＷに成膜する。また図中１２は酸素アニール装置であり、ウエハＷに酸素を供給しながら加熱処理を行い、後述のようにバリア膜を形成する。図中１３はＣＭＰ（Chemical Mechanical Polishing）装置である。
図１中１４は、クリーンルーム内においてウエハＷを複数、例えば２５枚含んだキャリアＣを搬送する自動搬送ロボットであり、図１中矢印で示すように半導体製造装置２→電解めっき装置１１→酸素アニール装置１２→ＣＭＰ装置１３の順にキャリアＣを搬送する。このキャリアＣはフープと呼ばれる、その内部が例えば大気雰囲気により構成された密閉型のキャリアである。
基板処理システム１は、各装置毎に動作を制御するための下位コンピュータを備えており、さらに各下位コンピュータ１７ｂ〜１７ｆを統制する制御部１５の一部をなすホストコンピュータ１７ａが設けられている。制御部１５はプログラム１８ａ、メモリ１８ｂ、ＣＰＵ１８ｃからなるデータ処理部１８ｄなどを備えている。図中１８ｅはバスである。ホストコンピュータに格納されたプログラムは、各装置間でキャリアＣを搬送するための搬送シーケンスプログラムとして構成され、下位コンピュータには、キャリアＣ中のウエハＷに対して既述のような処理を行い、ウエハＷに後述の配線部分を形成するためのプログラムが格納されている。
図中点線の矢印で示すようにホストコンピュータに格納されたプログラムにより、制御部１５が基板処理システムを構成する各装置に制御信号を送信し、この制御信号を受信した各装置の下位コンピュータが夫々の装置の各部の動作を制御する。前記プログラムは、例えばフレキシブルディスク、コンパクトディスク、ＭＯ（光磁気ディスク）などにより構成される記憶媒体１６に格納されて制御部１５にインストールされる。
続いて前記半導体製造装置２の構成について図２を参照しながら説明する。半導体製造装置２は、ウエハＷのロード、アンロードを行うローダモジュールを構成する第１の搬送室２１と、ロードロック室２２ａ、２２ｂと、真空搬送室モジュールである第２の搬送室２３と、を備えている。第１の搬送室２１の正面にはキャリアＣが載置されるロードポート２４が設けられており、第１の搬送室２１の正面壁には、前記ロードポート２４に載置されたキャリアＣが接続されて、当該キャリアＣの蓋と一緒に開閉されるゲートドアＧＴが設けられている。そして第２の搬送室２３には、蟻酸処理モジュール３ａ，３ｂ及びＣｕＭｎＣＶＤモジュール５ａ，５ｂが気密に接続されている。
また、第１の搬送室２１の側面には、ウエハＷの向きや偏心の調整を行うアライメント室２５が設けられている。ロードロック室２２ａ、２２ｂには、夫々図示しない真空ポンプとリーク弁とが設けられており、大気雰囲気と真空雰囲気とを切り替えられるように構成されている。つまり、第１の搬送室２１及び第２の搬送室２３の雰囲気がそれぞれ大気雰囲気及び真空雰囲気に保たれているため、ロードロック室２２ａ、２２ｂは、それぞれの搬送室間において、ウエハＷを搬送する時雰囲気を調整するためのものである。なお図中Ｇは、ロードロック室２２ａ、２２ｂと第１の搬送室２１または第２の搬送室２３との間、あるいは第２の搬送室２３と前記蟻酸処理モジュール３ａ，３ｂまたはＣｕＭｎＣＶＤモジュール５ａ，５ｂとの間を仕切るゲートバルブ（仕切り弁）である。
第１の搬送室２１、第２の搬送室２３には、夫々第１の搬送手段２６、第２の搬送手段２７ａ，２７ｂが設けられている。第１の搬送手段２６は、キャリアＣとロードロック室２２ａ，２２ｂとの間及び第１の搬送室２１とアライメント室２５との間でウエハＷの受け渡しを行うための搬送アームである。第２の搬送手段２７ａ，２７ｂは、ロードロック室２２ａ，２２ｂと蟻酸処理モジュール３ａ，３ｂとＣｕＭｎＣＶＤモジュール５ａ，５ｂとの間でウエハＷの受け渡しを行うための搬送アームである。
続いて半導体製造装置２に含まれる前処理モジュールである蟻酸処理モジュール３ａの構成を図３に示して説明する。なお蟻酸処理モジュール３ｂは蟻酸処理モジュール３ａと同様に構成されているため、その詳細な説明については省略する。図３中３１は、例えばＡｌからなる真空チャンバをなす処理容器である。この処理容器３１の底部には、ウエハＷを載置する載置台３２が設けられている。この載置台３２の表面部に、誘電体層３３内にチャック電極３４を埋設してなる静電チャック３５が設けられており、図示しない電源部からチャック電圧が印加されるようになっている。
また載置台３２の内部にはヒータ３６が設けられ、静電チャック３５に載置されたウエハＷを所定の温度に加熱できるようになっている。また載置台３２にはウエハＷを昇降させて第２の搬送手段２７ａ，２７ｂと受け渡しを行うための昇降ピン３７が載置面から出没自在に設けられている。前記昇降ピン３７は支持部材３８を介して駆動部３９に連結されており、この駆動部３９を駆動させることで前記昇降ピン３７が昇降するように構成されている。
処理容器３１の上部には、載置台３２に対向するようにガスシャワーヘッド４１が設けられており、このガスシャワーヘッド４１における下面には、多数のガス供給孔４２が形成されている。またガスシャワーヘッド４１には、原料ガスを供給するための第１のガス供給路４３と希釈ガスを供給するための第２のガス供給路４４とが接続されており、これらガス供給路４３、４４から夫々送られてきた原料ガス及び希釈ガスが混合されてガス供給孔４２から処理容器３１内に供給される。
第１のガス供給路４３はバルブＶ１、気体流量調整部であるマスフローコントローラＭ１及びバルブＶ２を介して原料供給源４５に接続されている。この原料供給源４５は、ステンレス製の貯留容器４６と、その内部に貯留された、銅に対して還元力を有する有機酸であるカルボン酸例えば蟻酸が貯留されている。また第２のガス供給路４４は、バルブＶ３、マスフローコントローラＭ２及びバルブＶ４を介して希釈ガス例えばＡｒ（アルゴン）ガスを供給するための希釈ガス供給源４７に接続されている。なお、蟻酸を処理容器３１内に供給するにあたっては貯留容器４６内の蟻酸に不活性ガスを供給してバブリングして気化させる、バブリング方式を用いてもよい。
処理容器３１の底面には、排気管３１Ａの一端側が接続され、この排気管３１Ａの他端側には、真空排気手段である真空ポンプ３１Ｂが接続されている。図示しない圧力調整機構により蟻酸処理中に処理容器３１内の圧力を所定の圧力に維持することができるようになっている。
続いて図４を参照しながらＣｕＭｎＣＶＤモジュール５ａについて説明する。なおＣｕＭｎＣＶＤモジュール５ｂはＣｕＭｎＣＶＤモジュール５ａと同様に構成されており、その詳細な説明については省略する。このＣｕＭｎＣＶＤモジュール５ａは蟻酸処理モジュール３ａ、または３ｂによる下層配線の還元処理後、層間絶縁膜の凹部の表面にＣｕを埋め込むためのシード層であると共に後処理によりバリア膜となるＣｕＭｎ膜を成膜するシード層形成モジュールである。ＣｕＭｎＣＶＤモジュール５ａは処理容器５０を備えており、処理容器５０内には、ウエハＷを水平に載置するためのステージ５１が設けられている。ステージ５１内にはウエハＷの温調手段をなすヒータ５１ａが設けられている。更にステージ５１には、昇降機構５１ｂにより昇降自在な３本の昇降ピン５１ｃ（便宜上２本のみ図示）が設けられており、この昇降ピン５１ｃを介して第２の搬送手段２７ａ，２７ｂとステージ５１との間でウエハＷの受け渡しが行われる。処理容器５０の底部には排気管５２の一端側が接続され、この排気管５２の他端側には真空ポンプ５３が接続されている。また処理容器５０の側壁には、ゲートバルブＧにより開閉される搬送口５４が形成されている。
さらに処理容器５０の天井部にステージ５１に対向するようにガスシャワーヘッド５５が設けられている。ガスシャワーヘッド５５は、互いに区画されたガス室５６Ａ，５６Ｂを備え、ガス室５６Ａ，５６Ｂに供給されたガスは夫々ガス供給孔５７Ａ，５７Ｂから処理容器５０内に供給される。
ガスシャワーヘッド５５にはＣｕの原料をガス室５６Ａに導入するためのＣｕ原料ガス供給配管系６０Ａと、Ｍｎの原料をガス室５６Ｂに導入するためのＭｎ原料ガス供給配管系６０Ｂとが接続されており、Ｃｕ原料ガス供給配管系は、原料ガス供給路６１Ａを備え、この原料ガス供給路６１Ａの上流側には原料貯留部６２Ａが接続されている。原料貯留部６２ＡにはＣｕＭｎ膜の原料となる銅の有機金属化合物であり、ベータジケトン銅錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳが液体の状態で貯留されている。原料貯留部６２Ａは、加圧部６３Ａに接続されており、この加圧部６３Ａから供給されたＨｅやＡｒガス等によって原料貯留部６２Ａ内を加圧することにより、Ｃｕ（ｈｆａｃ）ＴＭＶＳをガスシャワーヘッド５５へ向けて押し出すことができるようになっている。
また、原料ガス供給路６１Ａには、液体マスフローコントローラやバルブを含む流量調整部６４Ａ及び、Ｃｕ（ｈｆａｃ）ＴＭＶＳを気化するためのベーパライザ６５Ａが上流からこの順に介設されている。ベーパライザ６５Ａはキャリアガス供給源６６Ａから供給されたキャリアガスであるＨ２ガスと接触混合させてＣｕ（ｈｆａｃ）ＴＭＶＳを気化させ、ガス室５６Ａに供給する役割を果たす。なお図４中６７Ａは、制御部１５からの制御信号を受けて、前記キャリアガスの流量を調整し、ガス室５６ＡへのＣｕの原料ガスの給断を制御する流量調整部である。
Ｍｎ原料ガス供給配管系６０Ｂは、原料貯留部６２Ａに対応する原料貯留部６２ＢにＭｎの有機金属化合物例えば(ＥｔＣｐ)２Ｍｎ（ビスエチルシクロペンタジエニルマンガン）が液体の状態で貯留されていることを除けばＣｕ原料ガス供給配管系６０Ａと同様に構成されており、図中６１Ｂは原料ガス供給路、６３Ｂは加圧部、６４ＢはＭｎ液体原料の流量調整部、６５Ｂはベーパライザ、６６Ｂはキャリアガス供給源、６７Ｂはキャリアガスの流量調整部である。ガスシャワーヘッド５５、Ｃｕ原料ガス供給配管系６０Ａ及びＭｎ原料ガス供給配管系６０Ｂは特許請求の範囲でいうシード層形成手段を構成する。
続いて上述の基板処理システム１により処理を受けるウエハＷについて図５（ａ）を参照しながら説明する。この基板処理システム１に搬送される前にウエハＷ表面においては、ＳｉＯ２（酸化シリコン）からなる層間絶縁膜７１中にバリア膜７０を介してＣｕを主成分とする下層配線７２が形成されており、前記層間絶縁膜７１上にはバリア膜７３を介して層間絶縁膜７４が積層されている。バリア膜７３は例えばＳｉＮ、ＳｉＣＮまたはＳｉＣにより構成されている。そして、この層間絶縁膜７４中にはトレンチ７５ａと、ビアホール７５ｂとからなる凹部７５が形成されている。凹部７５内における底部には下層配線７２が露出しており、その露出部は基板処理システム１に搬送されるまでに、雰囲気中に存在する酸素により酸化されて、ＣｕＯ８１になっている。以下に説明するプロセスは、この凹部７５内にＣｕを埋め込み、下層配線７２と電気的に接続された、半導体を構成する上層配線を形成するものである。なお層間絶縁膜としてＳｉＯ２膜を例に挙げたが、ＴＥＯＳ膜であってもよいし、以下に記すＬｏｗ−ｋ膜、例えばＳｉＣ、ＳｉＮ、ＳｉＣＮ、ＳｉＯＣＨ、ポーラスシリカ、ポーラスメチルシルセスキオキサン、ＳｉＬＫ（ダウケミカル社の登録商標）やポリアリレンなどの有機膜などであってもよい。
上層配線が製造されるプロセスについて図５及び図６も参照しながら説明する。図５は、ウエハＷ表面部に形成される半導体装置の製造工程における断面図を示している。また図６は、システム内の各装置によりウエハＷが処理を受けたときに前記凹部７５に起こる変化の様子を示しているが、この図６においては、その変化の様子を明確に示すために凹部７５の構造を簡略化している。
先ず、自動搬送ロボット１４によりキャリアＣが半導体製造装置２に搬送されて、ロードポート２４に載置され、第１の搬送室２１に接続される。次いでゲートドアＧＴおよびキャリアＣの蓋が同時に開かれて、キャリアＣ内のウエハＷは第１の搬送手段２６によって第１の搬送室２１内に搬入される。次いでアライメント室２５に搬送されて、ウエハＷの向きや偏心の調整が行われた後、ロードロック室２２ａ（または２２ｂ）に搬送される。このロードロック室２２ａ（または２２ｂ）内の圧力が調整された後、ウエハＷは第２の搬送手段２７ａまたは搬送手段２７ｂによってロードロック室２２ａ（または２２ｂ）から第２の搬送室２３に搬入され、続いて蟻酸処理モジュール３ａまたは蟻酸処理モジュール３ｂのゲートバルブＧが開かれる。ここでは蟻酸処理モジュール３ａのゲートバルブＧが開かれるものとして説明すると、第２の搬送手段２７ａ（または２７ｂ）はウエハＷをその蟻酸処理モジュール３ａに搬送する。
ウエハＷが蟻酸処理モジュール３ａの処理容器３１内に搬入され、昇降ピン３７を介して載置台３２上の静電チャック３５に受け渡されると、ゲートバルブＧが閉じられ、その後真空ポンプ３１Ｂにより処理容器３１内が真空引きされると共に載置台３２のヒータ３６によりウエハＷが所定の温度に加熱されて、バルブＶ１〜Ｖ４が開かれる。なお、ここでは便宜上、ガス供給路４３、４４がバルブＶ１〜Ｖ４により夫々開閉されるものとして記載しているが、実際の配管系は複雑であり、その中の遮断バルブなどによりガス供給路４３、４４の開閉が行われる。そして第１のガス供給路４３を開くことにより処理容器３１内と貯留容器４６内とが連通すると、貯留容器４６内の蒸気（原料ガス）が第１のガス供給路４３を介してマスフローコントローラＭ１により流量が調整された状態でガスシャワーヘッド４１内に入る。
一方、希釈ガス供給源４７から希釈ガスであるＡｒガスが第２のガス供給路４４を介してマスフローコントローラＭ２により流量が調整された状態でガスシャワーヘッド４１内に入り、ここで蟻酸の蒸気とＡｒガスとが混合されて、ガスシャワーヘッド４１のガス供給孔４２からウエハＷに供給される（図５（ｂ））。
ウエハＷに供給された蟻酸は、露出した下層配線７２のＣｕＯ８１と次の反応式１で示すように反応し、ＣｕＯ８１を還元してＣｕにする。また図示は省略しているが、例えば半導体製造装置２に搬送されるまで、あるいは半導体製造装置２に搬送されてからこの蟻酸処理モジュール３に搬送されるまでに凹部７５には搬送雰囲気中に存在する酸素及び水が付着しており、供給された蟻酸も当該凹部７５に付着する。このように凹部７５に付着し、残存する蟻酸、水及び酸素を酸素供給層８２として表示している。（図５（ｂ）及び図６（ａ），（ｂ））。
（反応式１）
Ｃｕ２Ｏ＋ＨＣＯＯＨ→２Ｃｕ＋Ｈ２Ｏ＋ＣＯ２
例えばバルブＶ１〜Ｖ４が開かれてから所定の時間が経過すると、これらバルブＶ１〜Ｖ４が閉じられ、蟻酸の蒸気とＡｒガスとの供給が停止する。その後ゲートバルブＧが開かれ、第２の搬送手段２７ａ（または２７ｂ）が処理容器３１内に進入し、昇降ピン３７が上昇して蟻酸処理の施されたウエハＷを第２の搬送手段２７ａ（２７ｂ）に受け渡す。続いてＣｕＭｎＣＶＤモジュール５ａまたはＣｕＭｎＣＶＤモジュール５ｂのゲートバルブＧが開かれる。ここではＣＶＤモジュール５ａのゲートバルブＧが開くものとして説明すると、第２の搬送手段２７ａ（２７ｂ）はそのＣｕＭｎＣＶＤモジュール５ａの処理容器５０にウエハＷを搬送する。
ＣｕＭｎＣＶＤモジュール５ａの処理容器５０内に搬入されたウエハＷは第２の搬送手段２７ａ（２７ｂ）から昇降ピン５１ｃに受け渡されて、ステージ５１上に載置される。そして、ステージ５１のヒータ５１ａは、ウエハＷを所定の温度に加熱する。
続いて所定の流量でＣｕの原料ガスを処理容器５０内に供給すると共にＭｎの原料ガスを処理容器５０内に供給して、凹部７５表面に当該凹部７５の形状に沿ったシード層であるＣｕＭｎ膜８３が形成される（図５（ｃ））。
例えばＣｕの原料ガス及びＭｎの原料ガスの供給を開始してから所定の時間が経過した後、処理容器５０内への各ガスの供給を停止し、ゲートバルブＧが開かれ、第２の搬送手段２７が処理容器５０内に進入する。昇降ピン５１ｃが上昇して、処理の施されたウエハＷを第２の搬送手段２７ａ（２７ｂ）に受け渡し、第２の搬送手段２７ａ（２７ｂ）は、ロードロック室２２ａ（または２２ｂ）を介して第１の搬送手段２６にウエハＷを受け渡して、第１の搬送手段２６がキャリアＣにウエハＷを戻す。
各ウエハＷがキャリアＣに戻されると、キャリアＣは自動搬送ロボット１４により電解めっき装置１１に搬送される。然る後キャリアＣから各ウエハＷが取り出され、そこで凹部７５にＣｕ８４が埋め込まれる（図５（ｄ）、（図６（ｃ））。
以降の説明では記載を簡略化するために、ウエハＷが搬送されるという表現を用いる。Ｃｕ８４が埋め込まれたウエハＷは、酸素アニール装置１２に搬送され、そこで酸素を供給されながら所定の温度でアニール処理される。このアニール処理により、図６（ｄ）に示すようにＣｕＭｎ膜８３中のＭｎが膜中のＣｕから排出されるように移動し、ＣｕとＭｎとの分離が進行して、ＳｉＯ２膜７４との界面に移動したＭｎが、ＳｉＯ２膜７４の表面における酸素供給層８２における単独で存在する酸素分子、水分子中に含まれる酸素及び蟻酸分子中に含まれる酸素と反応してＭｎＯ膜８５となる。このＭｎＯ膜８５は、凹部７５に埋め込まれたＣｕ８４のＳｉＯ2膜７４への拡散を防ぐバリア層として機能する。またＣｕＭｎ膜８３に含まれる、ＭｎＯ膜８５の形成に使われずに残ったＭｎが、ＣｕＭｎ膜８３の表面側に移動して、ＣｕＭｎ膜８３からＣｕ膜８６が形成され、そしてＣｕＭｎ膜８３の表面側に移動したＭｎはさらにＣｕ８４の表面側へと移動し、Ｃｕ８４の表面に析出すると、供給された酸素により酸化され、ＭｎＯ膜８７が形成される（図５（ｅ）、図６（ｅ））。なお背景技術の欄で説明したようにＳｉＯ２膜７４側に拡散したＭｎは、当該ＳｉＯ２膜７４に含まれる酸素と反応してＭｎＳｉｘＯｙからなるバリア膜が形成されているという説もあるが、本出願人は蟻酸処理の結果として形成された酸素供給層８２とＣｕＭｎ膜８３との界面に残存している酸素分子により、上記のようにバリア膜としてＭｎＯ膜が形成されているものと考えている。
アニール処理終了後、ウエハＷはＣＭＰ装置１３に搬送され、ＣＭＰ処理を受け、図５（ｆ）に示すようにＭｎＯ膜８７と、凹部７５以外に積層されたＣｕ８４と、ウエハＷ表面のＣｕ膜８６及びＭｎＯ膜８５とが除去され、下層配線７２と電気的に接続される上層配線８８が形成される。
上記の実施形態によれば、ウエハＷ表面の層間絶縁膜７４に形成された凹部７５の底部に露出した下層配線７２の表面に形成されたＣｕＯ８１を蟻酸処理モジュール３ａ（または３ｂ）で還元した後、真空雰囲気とされた第２の搬送室２３内をＣｕＭｎＣＶＤモジュール５ａ（または５ｂ）へ搬送し、このＣｕＭｎＣＶＤモジュール５ａ（または５ｂ）にて前記凹部７５にＣｕＭｎ膜８３を成膜している。従ってＣｕＭｎ膜８３中のＭｎが前記ＣｕＯ８１から酸素を得て不動態であるＭｎＯとなることが抑えられるため、凹部７５にＣｕ８４を埋め込んだ後、ウエハＷをアニールするときにＭｎがＣｕ８４の表面側に容易に移動することができる。従ってＭｎがＣｕから形成される上層配線８８に残留することが抑えられ、上層配線８８の配線抵抗及び上層配線８８と下層配線７２との間の配線抵抗が上昇することが抑えられる。
上記実施形態においてはＣｕＭｎＣＶＤモジュール５ａ，５ｂにおけるシード層形成工程においてウエハＷは所定の温度に加熱されていることから、上述のアニールによる効果がこのシード層形成工程において発現されることもあり得る。
また上記実施形態の変形例として、ＣｕＭｎＣＶＤモジュール５ａ，５ｂにおいて、Ｃｕの原料ガスおよびＭｎの原料ガスを凹部７５に供給して、ＣｕＭｎ８３によりシード層を形成した後も各原料ガスの供給を続けて、図７（ａ）、（ｂ）に示すようにＣｕＭｎ８３により凹部７５を埋め込み、その後アニールを行い、図７（ｃ）に示すようにバリア膜であるＭｎＯ膜８５を形成し、次いでＣＭＰ装置１３でＣＭＰを行い（図７（ｄ））、上層配線８８を形成してもよい。このようにしても上記実施形態と同様の効果が得られる。この場合、例えば凹部７５への埋め込み性を良くする為にプロセスの初期は成膜速度を遅くし、プロセスの後期は成膜速度を速くしてもよい。成膜速度を速くするにはガス流量を増やしたり、成膜圧力を高くしたりするなどの方法が挙げられる。
上記実施形態のシード層においてＣｕに加えられる添加金属としてはＣｕより酸化傾向が高いものであれば良く、Ｍｎの他には例えばＮｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｔｃ、Ｒｅなどの金属を添加金属として用いてもよい。また上記実施形態におけるシード層としてはこのような合金膜に限られず、添加金属として挙げた各金属の単一成分からなる膜、例えばＭｎのみからなる膜を形成してもよく、その他にＭｎ膜とＣｕ膜との積層膜として構成してもよい。
また下層配線７２のＣｕＯ８１を還元するにあたり、蟻酸以外の有機酸を凹部７５に供給してもよく、例えばＨ（ｈｆａｃ）（ヘキサフルオロアセチルアセトン）、ＴＦＡＡ（トリフルオロ酢酸）、酢酸などのカルボン酸は、蟻酸と同様にＣｕＯ８１を還元すると共に分子中に酸素を含んでおり、凹部７５に供給されたときに酸素供給層８２を形成しやすく、その酸素によりバリア膜であるＭｎＯが形成されやすくなるため好ましい。
また前記ＣｕＯ８１を還元するためには、凹部７５に有機酸を供給する以外にも、例えばＨ２ガスやＣＯガス、ＮＨ３ガスなどの還元ガスをウエハＷに供給して、ウエハＷの周囲に還元雰囲気を形成した状態でウエハＷを加熱する方法がある。またこれらのような還元処理を行う代わりに、例えば蟻酸処理モジュール３ａ，３ｂと同様の処理容器と載置台とを備え、前記載置台に載置されたウエハＷ表面をスパッタするスパッタモジュールを第２の搬送室２３に接続し、スパッタによりＣｕＯ８１を物理的にエッチングして除去してもよい。またＣｕＯ８１をエッチングするにあたっては、有機酸をウエハＷに供給することにより行ってもよい。その場合例えば蟻酸処理モジュール３ａ，３ｂと同様に構成された処理モジュールが用いられるが、有機酸を含むガス流量や処理圧力などの処理条件はエッチングが行われるように適切に設定される。
また上記実施形態ではＣｕＭｎ膜８３をウエハＷに成膜ガスを供給しつつ基板を加熱するいわゆる熱ＣＶＤにより形成しているが、プラズマＣＶＤや光ＣＶＤによる形成を行ってもよい。またこれらのＣＶＤの変形でウエハＷにガスを断続的に供給するＡＬＤ法によって、極薄の層を積層させてＣｕＭｎ膜８３を形成してもよい。
また凹部７５にＣｕ８４を埋め込むにあたっては電解めっき法の他に無電解めっき法を用いてもよい。またＣｕＭｎ膜８３を形成する手段として挙げた各種ＣＶＤを用いてもよい。図８はそのように凹部７５にＣｕを埋め込むためのＣｕＣＶＤモジュール９１を備えた半導体製造装置９を示したものであり、ＣｕＣＶＤモジュール９１は成膜原料や処理圧力、処理温度などの各種処理条件が異なる他はＣｕＭｎＣＶＤモジュール５ａ，５ｂと、同様に構成されている。また、この半導体製造装置９には加熱モジュールである酸素アニールモジュール９２が設けられている。酸素アニールモジュール９２は酸素アニール装置１２に対応し、例えば蟻酸処理モジュール３ａ，３ｂと同様に構成され、処理容器とウエハＷを所定の温度に加熱できるヒータを有する載置台とを備えているが、ウエハＷの加熱温度や処理圧力、処理ガスの種類などは蟻酸処理モジュール３ａ，３ｂと異なっている。
半導体製造装置９においてウエハＷはキャリアＣ→蟻酸処理モジュール３ａ（または３ｂ）→ＣｕＭｎＣＶＤモジュール５ａ（または５ｂ）→ＣｕＣＶＤモジュール９１→酸素アニールモジュール９２→キャリアＣの順に受け渡され、然る後ウエハＷはＣＭＰ装置１３にて処理を受ける。このような構成とすることで、酸素アニール処理が行われるまでに、ＣｕＭｎ膜８３に含まれるＭｎの酸化をより抑えることができるので好ましい。またＣｕＣＶＤモジュール９１において、凹部７５に銅の埋め込みを行うと共にウエハＷを加熱することで、上述の実施形態の酸素アニール装置１２で行われるように、バリア膜であるＭｎＯ膜８５を形成すると共に余剰のＭｎを凹部７５に埋め込まれたＣｕ８４の表面に析出させてもよい。
また上記実施形態においてはＣｕＯ８１を還元後、ＣｕＭｎ膜８３を形成するまでに真空雰囲気とされた第２の搬送室２３中にてウエハＷを搬送し、下層配線７２が再び酸化されることを抑えているが、例えば第２の搬送室２３内の雰囲気を、例えばＮ２（窒素）ガス、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）などのＣｕと反応しないガスによる不活性ガス雰囲気として、ＣｕＯ８１還元後、ＣｕＭｎ膜８３形成までにこの不活性ガス雰囲気中にてウエハＷを搬送して下層配線７２の酸化を抑えてもよい。またＨ２（水素）ガス、ＣＯ（一酸化炭素）ガス、ＮＨ３（アンモニア）ガスなどＣｕを還元できるガスを第２の搬送室２３に供給して、これらのガスによる還元雰囲気を第２の搬送室２３内に形成してもよい。
本発明の半導体製造装置を含んだ基板処理システムの構成図である。 前記半導体製造装置の平面図である。 前記半導体製造装置に含まれる蟻酸処理モジュールの縦断側面図である。 前記半導体製造装置に含まれるＣｕＭｎＣＶＤモジュールの縦断側面図である。 前記半導体製造装置により配線が形成される様子を示した工程図である。 前記半導体製造装置により処理される基板の凹部の様子を示した説明図である。 前記半導体製造装置により配線が形成される様子を示した工程図である。 他の半導体製造装置の構成を示した平面図である。
符号の説明
１ 基板処理システム
１５ 制御部
２ 半導体製造装置
３ａ，３ｂ 蟻酸処理モジュール
５ａ，５ｂ ＣｕＭｎＣＶＤモジュール
７１，７４ 層間絶縁膜
７２ 下層配線
８５ ＭｎＯ膜
８８ 上層配線

Claims (19)

  1. 基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
    前記有機酸により酸素供給層を前記凹部に形成する工程と、
    前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含むシード層を、前記酸素供給層が形成された凹部の壁面に沿って形成する工程と、
    前記シード層の形成後、当該シード層を介して前記下層側導電路と電気的に接続される上層側導電路を構成する銅を凹部に埋め込む工程と、
    前記凹部に銅を埋め込んだ後に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
    を含み、
    前記銅の自然酸化物を還元あるいは除去した後、前記シード層を形成するまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする半導体装置の製造方法。
  2. 基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
    前記有機酸により酸素供給層を前記凹部に形成する工程と、
    前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含んだ銅との合金を前記酸素供給層が形成された凹部に埋め込む工程と、
    前記凹部に前記合金を埋め込んだ後に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
    を含み、
    前記銅の自然酸化物を還元あるいは除去した後、凹部に合金を埋め込むまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする半導体装置の製造方法。
  3. 基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
    前記有機酸により酸素供給層を前記凹部に形成する工程と、
    前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含むシード層を、前記酸素供給層が形成された凹部の壁面に沿って形成する工程と、
    前記シード層の形成後、当該シード層を介して前記下層側導電路と電気的に接続される上層側導電路を構成する銅を凹部に埋め込むと共に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
    を含み、
    前記銅の自然酸化物を還元あるいは除去した後、前記シード層を形成するまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする半導体装置の製造方法。
  4. 前記シード層は、前記自己形成バリア用の金属、またはこの金属と銅との合金からなることを特徴とする請求項１または３記載の半導体装置の製造方法。
  5. 基板に有機酸を供給することにより、基板表面の層間絶縁膜に形成された凹部の底部に露出した、主成分が銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかあるいは除去する工程と、
    前記有機酸により酸素供給層を前記凹部に形成する工程と、
    前記自然酸化物が還元または除去された基板に対し、自己形成バリア用の金属を含んだ銅との合金を前記酸素供給層が形成された凹部に埋め込むと共に基板を加熱処理し、前記自己形成バリア用の金属を前記酸素供給層に含まれる酸素により酸化する工程と、
    を含み、
    前記銅の自然酸化物を還元あるいは除去した後、凹部に合金を埋め込むまでの間における、基板が置かれる雰囲気は銅の自然酸化物形成が抑制される雰囲気であることを特徴とする半導体装置の製造方法。
  6. 前記自己形成バリアは、金属が酸化物となることにより銅の拡散防止機能を発揮することを特徴とする請求項１ないし５のいずれか一に記載の半導体装置の製造方法。
  7. 前記自己形成バリア用の金属は、銅よりも酸化傾向が高いことを特徴とする請求項１ないし６のいずれか一に記載の半導体装置の製造方法。
  8. 前記基板を加熱処理する工程は、前記シード層を構成する前記自己形成バリア用の金属を酸化してバリア層を形成すると共に、自己形成バリア用の金属の余剰分を、埋め込まれた銅の表面に析出させるために行われることを特徴とする請求項１、３、４のいずれか一に記載の半導体装置の製造方法。
  9. 前記銅の自然酸化物形成が抑制される雰囲気は、不活性ガス雰囲気であることを特徴とする請求項１ないし８のいずれか一に記載の半導体装置の製造方法。
  10. 前記銅の自然酸化物形成が抑制される雰囲気は、還元雰囲気であることを特徴とする請求項１ないし８のいずれか一に記載の半導体装置の製造方法。
  11. 前記有機酸はカルボン酸であることを特徴とする請求項１ないし１０のいずれか一に記載の半導体装置の製造方法。
  12. 基板を加熱する工程の後、銅の表面に析出した余剰の自己形成バリア用の金属を除去する工程を更に含むことを特徴とする請求項１ないし１１のいずれか一に記載の半導体装置の製造方法。
  13. 基板を処理するための半導体製造装置において、
    基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を有する真空搬送室モジュールと、
    前記真空搬送室モジュールに気密に接続され、前記基板を載置する載置部が内部に設けられた処理容器と、前記基板に有機酸を供給することにより、前記基板の表面の層間絶縁膜に形成された凹部の底部に露出する主成分が銅からなる下層側導電路の表面における前記銅の自然酸化物を還元または除去すると共に、当該凹部に当該有機酸からなる酸素供給層を形成する有機酸供給手段とを備えた前処理モジュールと、
    前記真空搬送室モジュールに気密に接続され、前記酸素供給層が形成された基板を載置する載置部が内部に設けられた処理容器と、自己形成バリア用であり、基板が加熱されることで前記酸素供給層に含まれる酸素により酸化される金属を含むシード層を、前記基板の当該酸素供給層が形成された凹部の壁面に沿って形成するシード層形成手段とを備えたシード層形成モジュールと、
    前記真空搬送室モジュールに搬入された基板を前記前処理モジュールに搬入し、次いで当該基板を前記真空搬送室モジュールを介してシード層形成モジュールに搬送するように前記基板搬送手段を制御する制御手段と、
    を備えたことを特徴とする半導体製造装置。
  14. 前記自己形成バリアは、金属が酸化物となることにより銅の拡散防止機能を発揮することを特徴とする請求項１３記載の半導体製造装置。
  15. 前記自己形成バリア用の金属は、銅よりも酸化傾向が高いことを特徴とする請求項１３または１４記載の半導体製造装置。
  16. 前記シード層は、前記自己形成バリア用の金属、またはこの金属と銅との合金からなることを特徴とする請求項１３ないし１５のいずれか一に記載の半導体製造装置。
  17. 前記真空搬送室モジュールに気密に接続され、基板を載置する載置部が内部に設けられた処理容器と、前記載置部に載置された基板の凹部に主成分が銅からなる金属を埋め込む成膜手段とを備えた成膜モジュールが設けられることを特徴とする請求項１３ないし１６のいずれか一に記載の半導体製造装置。
  18. 前記真空搬送室モジュールに気密に接続され、基板を載置する載置部が内部に設けられた処理容器と、前記載置部に載置された基板を加熱する加熱手段とを備えた加熱モジュールが設けられることを特徴とする請求項１３ないし１７のいずれか一に記載の半導体製造装置。
  19. 基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
    前記コンピュータプログラムは、請求項１ないし１２のいずれか一つに記載の半導体装置の製造方法を実施するようにステップ群が組まれていることを特徴とする記憶媒体。
JP2007143971A 2007-05-30 2007-05-30 半導体装置の製造方法、半導体製造装置及び記憶媒体 Expired - Fee Related JP5196467B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007143971A JP5196467B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法、半導体製造装置及び記憶媒体
PCT/JP2008/059906 WO2008146879A1 (ja) 2007-05-30 2008-05-29 半導体装置の製造方法、半導体製造装置及び記憶媒体
CN2008800179207A CN101681874B (zh) 2007-05-30 2008-05-29 半导体装置的制造方法
KR1020097025115A KR101175839B1 (ko) 2007-05-30 2008-05-29 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
US12/627,602 US8008184B2 (en) 2007-05-30 2009-11-30 Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143971A JP5196467B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法、半導体製造装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2008300567A JP2008300567A (ja) 2008-12-11
JP5196467B2 true JP5196467B2 (ja) 2013-05-15

Family

ID=40075112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143971A Expired - Fee Related JP5196467B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法、半導体製造装置及び記憶媒体

Country Status (5)

Country Link
US (1) US8008184B2 (ja)
JP (1) JP5196467B2 (ja)
KR (1) KR101175839B1 (ja)
CN (1) CN101681874B (ja)
WO (1) WO2008146879A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP5466890B2 (ja) * 2009-06-18 2014-04-09 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR101713799B1 (ko) * 2011-04-15 2017-03-09 주식회사 원익아이피에스 반도체 제조장치 및 제조방법
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
KR101889590B1 (ko) * 2012-05-30 2018-08-17 에베 그룹 에. 탈너 게엠베하 기판을 접합하기 위한 장치 및 방법
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
TW201444021A (zh) * 2013-05-10 2014-11-16 Univ Nat Cheng Kung 銅／銅錳合金阻障層
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9613906B2 (en) * 2014-06-23 2017-04-04 GlobalFoundries, Inc. Integrated circuits including modified liners and methods for fabricating the same
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9806018B1 (en) 2016-06-20 2017-10-31 International Business Machines Corporation Copper interconnect structures
US10269926B2 (en) * 2016-08-24 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Purging deposition tools to reduce oxygen and moisture in wafers
JP6538894B2 (ja) * 2018-01-10 2019-07-03 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板同士をボンディングする方法
JP6903171B2 (ja) * 2018-02-01 2021-07-14 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191556A (ja) * 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
KR100367734B1 (ko) 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP3734447B2 (ja) 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
CN100380627C (zh) * 2004-02-27 2008-04-09 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4503356B2 (ja) 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5076452B2 (ja) * 2006-11-13 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US8205625B2 (en) * 2006-11-28 2012-06-26 Ebara Corporation Apparatus and method for surface treatment of substrate, and substrate processing apparatus and method
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing

Also Published As

Publication number Publication date
CN101681874B (zh) 2013-01-02
CN101681874A (zh) 2010-03-24
WO2008146879A1 (ja) 2008-12-04
KR101175839B1 (ko) 2012-08-24
JP2008300567A (ja) 2008-12-11
US20100112806A1 (en) 2010-05-06
KR20100003368A (ko) 2010-01-08
US8008184B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
JP5196467B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101188531B1 (ko) 반도체 제조 장치, 반도체 장치의 제조 방법, 기억 매체 및 컴퓨터 프로그램
KR101214704B1 (ko) 성막 방법 및 처리 시스템
JP5487748B2 (ja) バリヤ層、成膜方法及び処理システム
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP5429078B2 (ja) 成膜方法及び処理システム
TW478072B (en) Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper
JP2008013848A (ja) 成膜装置及び成膜方法
JP2008300568A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2008218659A (ja) 半導体装置の製造方法、半導体製造装置及びプログラム
JP2002343863A (ja) ウェーハ処理装置及びこれを用いたウェーハ処理方法
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5196467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees