TW201444021A - 銅／銅錳合金阻障層 - Google Patents

銅／銅錳合金阻障層 Download PDF

Info

Publication number
TW201444021A
TW201444021A TW102116797A TW102116797A TW201444021A TW 201444021 A TW201444021 A TW 201444021A TW 102116797 A TW102116797 A TW 102116797A TW 102116797 A TW102116797 A TW 102116797A TW 201444021 A TW201444021 A TW 201444021A
Authority
TW
Taiwan
Prior art keywords
copper
layer
trench
substrate
metal
Prior art date
Application number
TW102116797A
Other languages
English (en)
Inventor
Wen-His Lee
Chia-Yang Wu
Original Assignee
Univ Nat Cheng Kung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Cheng Kung filed Critical Univ Nat Cheng Kung
Priority to TW102116797A priority Critical patent/TW201444021A/zh
Priority to US14/075,866 priority patent/US20140332961A1/en
Publication of TW201444021A publication Critical patent/TW201444021A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/05—Alloys based on copper with manganese as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係利用純銅薄膜鍍製在銅錳薄膜之上，進而促使錳原子更容易向下擴散；自我生成阻障層對於退火的時間、溫度、薄膜厚度以及摻雜濃度都相當敏感。由於錳原子在酸性溶液中相當容易被氧化以及腐蝕，因此藉由雙層結構來降低整體阻障層的電阻值以及改善表面特性藉以提升電鍍效率，並且避免錳原子直接與酸性容易互相接觸。經過退火後雙層結構的熱穩定性及阻障特性都明顯優於單層自我生成阻障層。

Description

銅/銅錳合金阻障層
本發明係關於一種半導體結構製作方法及其裝置，尤其是一種半導體金屬阻障層結構製作方法及其裝置。
自我成長阻障層技術係指在銅金屬材料中摻雜其他金屬，如：鈦、鋁、錳等。這些摻雜物除了要成為一熱穩定性良好的抗擴散層，也必須有效抑制整體電阻率。因此可摻雜的材料必須具備下列幾點要素：(1)摻雜材料必須不會與銅產生互溶反應，並且適合用濺鍍的方式成長，如此可以確保在鍍膜過程中有效控制薄膜組成，如：鋁、錳、錫、鈦；(2)摻雜物擴散速度必須比銅快，其可有效在介電層的介面有效形成阻障層。一些熱穩定性高的材料，但其擴散速度不夠快故不符合此項要求，如：鉭、鎢、鉬，這些材料無法再銅鑽入介電層之前先到介面處形成阻障層；(3)氧化物自由能需要越小越好(負值越大)，如此可確保有足夠的驅動力使摻雜物到介面形成氧化物；但只能略小於二氧化矽，避免在形成阻障層後摻雜物仍然繼續鑽入氧化層中；(4)摻雜物與同在液相環境中，活化能係數需要將近一或大於一，如此可有助於摻雜物移動到介面上。
銅製程的演進仍存有許多問題，包括：(1)銅無法像鋁一般行程自我保護層。鍍製後之銅膜在大氣環境下容易氧化和受濕氣腐蝕，影響金屬連線的導電穩定性；(2)在200℃的低溫下，銅便會與矽或矽基材料等產生反應，形成如同Cu3Si的銅-矽化合物於integrated circuit(IC)結構 中，造成元件的失效；(3)銅與介電層的附著性不良，使IC中薄膜結構的機械強度不足；(4)銅原子具有快速的擴散性。在電場加速下，銅能穿透介電層而快速的擴散，尤其針對矽基材料，一但銅原子擴散到矽基材中，會引入深層能階受體(Deep Level Acceptor)，造成元件的特性退化與失效；(5)銅的鹵素氣體在電漿中的蒸氣壓很低，不易以反應性離子蝕刻(Reactive Ion Etching)等乾蝕刻方式製作精細線路圖樣。
職是之故，申請人鑑於習知技術中所產生之缺失，經過悉心試驗與研究，並一本鍥而不捨之精神，終構思出本案「銅/銅錳合金阻障層」，能夠克服上述缺點，以下為本案之簡要說明。
本發明之一面向係提供一種半導體結構製作方法，包括：提供一基板；於該基板形成一溝槽；於該溝槽上共形地形成一銅錳合金層；於該銅錳合金層上共形地形成一銅金屬層；以及退火該銅錳合金層與該銅金屬層以形成一阻障層。
本發明之另一面向係提供一種半導體結構，包括：一基板；一溝槽，其形成於該基板中；一銅錳合金層，其共形地形成於該溝槽上；一銅金屬層，其共形地形成於該銅錳合金層上；以及一阻障層，其形成於該銅錳合金層與該銅金屬層之間。
本發明之又一面向係提供一種半導體結構，包括：一基板；一溝槽，其形成於該基板中；一銅錳合金層，其共形地形成於該溝槽上；一銅金屬層，其共形地形成於該銅合金層上；以及一阻障層，其形成於該銅錳合金層與該銅金屬層之間。
101‧‧‧基板
102‧‧‧第一光阻層
102a‧‧‧第一開口
103‧‧‧第一溝槽
104‧‧‧第二光阻層
104a‧‧‧第二開口
105‧‧‧第二溝槽
106‧‧‧銅錳合金層
107‧‧‧銅金屬層
108‧‧‧阻障層
109‧‧‧銅填充金屬層
從以下關於較佳實施例的描述中可以更詳細地瞭解本發明，這些較佳實施例是作為實例給出的，並且是結合附圖而被理解的，其中：第1圖至第4圖，其係為本發明之一初始結構之示意圖；第5圖至第7圖，其係為本發明之銅/銅錳合金雙層阻障層之實施例；第8圖及第9圖，其係為銅製程之實施例；以及第10a圖及第11e圖，其係顯示雙層結構對阻障效果的照片。
本案將可由以下的實施例說明而得到充分瞭解，使得熟習本技藝之人士可以據以完成之，然本案之實施並非可由下列實施案例而被限制其實施型態。
本文中用語“較佳”是非排他性的，應理解成“較佳為但不限於”，任何說明書或請求項中所描述或者記載的任何步驟可按任何順序執行，而不限於請求項中所述的順序，本發明的範圍應僅由所附請求項及其均等方案確定，不應由實施方式示例的實施例確定。
用語“包括”及其變化出現在說明書和請求項中時，是一個開放式的用語，不具有限制性含義，並不排除其他特徵或步驟。
請參閱第1圖，其係為本發明之一初始結構之示意圖。該初始結構包括基板101以及第一光阻層102，其中第一光阻層102透過微影製程(lithography)中的顯影方法(development)去除部分光阻形成第一開口102a。合適的基板101材料包括，但不限於，二氧化矽或矽之矽晶圓。
較佳的，該初始結構最終將轉變成雙鑲嵌(dual damascene) 結構，其中依其製程不同可分為溝槽優先結構(trench first)、中介窗優先(via first)以及自我對準結構(self-aligned)。本實施例以中介窗優先為例，但不限於。
請參閱第2圖，其係為本發明之一初始結構之示意圖。以蝕刻方式，特別是乾蝕刻技術，從第一開口102a往下蝕刻並停止於第一蝕刻停止層(未顯示)以形成第一溝槽103。
請參閱第3圖，其係為本發明之一初始結構之示意圖。為了形成一T字型溝槽，首先去除第一光阻102，接著在基板101的兩側形成第二光阻層104，其中第二光阻層104有第二開口104a。第二開口104a大於第一開口102a。
請參閱第4圖，其係為本發明之一初始結構之示意圖。從第二開口104a往下蝕刻至第二蝕刻停止層(未顯示)，以形成第二溝槽105，其中第二溝槽105為一T字型溝槽。
較佳地，以濕式去光阻方法或乾式去光阻方法將第二光阻層104剝除。
請參閱第5圖至第7圖，其係為本發明之銅/銅錳合金雙層阻障層之實施例。第5圖中，在基板101上形成銅錳合金層106。銅錳合金層106可使用真空方法沈積，如濺鍍、化學氣相沈積(CVD)、金屬有機化學氣相沈積(MOCVD)、電漿增強化學氣相沈積(PECVD)、蒸鍍、昇華、電子迴旋共振-電漿增強氣相沈積(ECR-PECVD)及其組合。
第6圖中，以沈積方法在銅錳合金層106上形成銅金屬層107，其中沈積方法包括，但不限於，濺鍍、化學氣相沈積、金屬有機化學氣相沈積、電漿增強化學氣相沈積、蒸鍍、昇華、電子迴旋共振-電漿增強 氣相沈積及其組合。
第7圖中，以退火方法，如快速熱退火(rapid thermal annealing)技術，對基板101、銅錳金屬層106及銅金屬層107進行熱處理。在退火的過程中，阻障層108形成於基板101與銅錳金屬層106之間。
較佳的，銅錳金屬層106有銅錳金屬層厚度及銅金屬層107有銅金屬層厚度，而銅錳金屬層厚度與銅金屬層厚度形成第一厚度。銅金屬層107及銅錳金屬層106之間有第一介面，銅錳金屬層106與基板101之間有第二介面。
將第一厚度維持在150nm，其中銅金屬層厚度大於50nm，溫度設定於500℃並退火半小時後發現，銅金屬層107中的銅原子可以抑制銅錳金屬層106中的錳原子向第一介面擴散，並且驅使其向第二介面擴散，其可減少殘留於銅金屬層107及銅錳金屬層106的錳原子，若銅金屬層厚度低於50nm時，將無法有效抑制錳原子向第一介面遷移(migration)，第一介面仍會有部分區域以銅錳合金的狀態存在。
較佳的，將第一厚度維持在150nm，但銅錳金屬層厚度及金屬層厚度選自不同厚度之組合，將其形成的阻障層進行加熱處理以量測阻值之變化。其中在單一銅金屬層或單一銅錳金屬層的結構下，溫度超過600℃後就因阻值過高而無法量測其阻值。但在複合結構中，其具有較佳的熱穩定性，並且在經過600℃退火後依然可測得其阻抗，藉此可以證明銅/銅錳結構具有較佳的熱穩定性並且具有相對較低的阻抗。
較佳的，當銅錳合金層106中錳所佔之比例為1%~10%時，則銅錳合金層厚度之範圍為25~70nm，銅金屬層厚度之範圍為10~50nm。
請參閱第8圖及第9圖，其係為銅製程之實施例。將銅填充 金屬層109沉積於銅金屬層107上，再以研磨方法將基板101上方多餘的部分剝除。
銅填充金屬層109所使用之沈積方法包括濺鍍、化學氣相沈積、金屬有機化學氣相沈積、電漿增強化學氣相沈積、蒸鍍、昇華、電子迴旋共振-電漿增強氣相沈積及其組合。
較佳的，銅填充金屬層109可使用銅電鍍法(Electro-Copper Plating，ECP)沉積，因銅金屬層107可為銅填充金屬層109之晶種層(seed layer)，故可提升ECP之效率。
請參閱第10a圖及第11e圖，其係顯示雙層結構對阻障效果的照片。從第10a圖至第10e圖可以觀察退火後錳原子的擴散行為，第10a圖為純銅薄膜，經退火後銅原子已經擴散進入氧化層中，而第10b圖以及第10c圖皆因為銅/銅錳結構而使得錳原子更容易擴散至介面處形成阻障層，而第10d圖中，因為上層銅膜厚度過薄以致於無法阻擋錳原子擴散製表面，因此薄膜呈現較不平整的狀況，第10e圖為只用單一層銅錳薄膜退火後的行為，退火候在其介面處與表面都有錳原子存在，且銅原子也同時鑽入介電層中，故這結構中並無法有效阻擋銅原子擴散。
第11a圖至第11e圖的縱深成分分析圖對應於第10a圖至第10e圖，其顯示雙層結構經過退火後都具有阻擋銅原子擴散至介電層的效果，而單層銅或單層銅錳合金的結構，退火後皆有銅原子訊號出現在氧化層中，故可證明雙層結構能驅使錳原子更快地、也更容易地擴散至介面形成阻障層，而避免殘留在導線之中。
茲提供更多本發明之實施例如下文。
實施例1：一種半導體結構製作方法，包括提供一基板；於 該基板形成一溝槽；於該溝槽上共形地形成一銅錳合金層；於該銅錳合金層上共形地形成一銅金屬層以及退火該銅錳合金層與該銅金屬層以形成一阻障層。
實施例2：如前述各實施例所述之方法，其中該基板為二氧化矽或矽之矽晶圓。
實施例3：如前述各實施例所述之方法，其中該銅錳合金層之錳所佔的比例為1%~10%時，其銅錳合金層厚度範圍為25~70nm、銅金屬層為10~50nm。
實施例4：如前述各實施例所述之方法，其中該銅錳合金層與該銅金屬層具有小於150nm之總厚度。
實施例5：如前述各實施例所述之方法，其中該銅金屬層具有大於50nm之厚度。
實施例6：如前述各實施例所述之方法，更包括於該銅金屬層上形成一導電物質以填充該溝槽。
實施例7：如前述各實施例所述之方法，其中該銅錳合金層係利用真空鍍膜的方式於該溝槽上形成一銅錳薄膜。
實施例8：如前述各實施例所述之方法，其中該銅金屬層係利用電鍍的方式於該銅錳合金層上形成一純銅薄膜。
實施例9：如前述各實施例所述之方法，更包括研磨該於該銅錳合金層上共形地形成一銅金屬層，使其平坦化。
實施例10：一種半導體結構，包括一基板；一溝槽，其形成於該基板中；一銅錳合金層，其共形地形成於該溝槽上；一銅金屬層，其共形地形成於該銅錳合金層上以及一阻障層，其形成於該銅錳合金層與 該銅金屬層之間。
實施例11：如前述各實施例所述之結構，其中該阻障層係選自一銅錳合金(CuMn)以及一掺雜氮化釕(RuN)之銅合金其中之一。
實施例12：如前述各實施例所述之結構，其中該溝槽係利用黃光與蝕刻的技術形成一T型之溝槽。
實施例13：一種半導體結構，包括一基板；一溝槽，其形成於該基板中；一銅合金層，其共形地形成於該溝槽上；一銅金屬層，其共形地形成於該銅合金層上以及一阻障層，其形成於該銅合金層與該銅金屬層之間。
實施例14：一種半導體結構，包括一基板；一溝槽，其形成於該基板中；一合金層，含一X金屬，且共形地形成於該溝槽上，其中該X金屬係選自由一金、一白金、一銀、一銅組成之群組；一純X金屬層，其共形地形成於該合金層上以及一阻障層，其形成於該合金層與該純X屬層之間。
實施例15：一種半導體結構，包括一基板；一溝槽，其形成於該基板中；一中間層，共形地形成於該溝槽上；一純金屬層，其共形地形成於該中間層上以及一阻障層，其形成於該中間層與該純金屬層之間。
實施例16：一種半導體結構，包括一基板；一合金層，含一X金屬，且形成於該基板上，其中該X金屬係一過渡金屬；一純X金屬層，其共形地形成於該合金層上以及一阻障層，其形成於該合金層與該純X金屬層之間。
實施例17：如前述各實施例所述之半導體結構，其中還包括一溝槽，其形成於該基板中。
實施例18：一種阻障結構，包括一合金層，含一X金屬，其中該X金屬係一過渡金屬以及一純X金屬層，其共形地形成於該合金層上。
以上所述僅為本發明之最佳實施例，當不能以之限定本發明所實施之範圍，本發明之範圍應以申請專利範圍為準，即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
101‧‧‧基板
106‧‧‧銅錳合金層
107‧‧‧銅金屬層
108‧‧‧阻障層

Claims (18)

  1. 一種半導體結構製作方法，包括：提供一基板；於該基板形成一溝槽；於該溝槽上共形地形成一銅錳合金層；於該銅錳合金層上共形地形成一銅金屬層；以及退火該銅錳合金層與該銅金屬層以形成一阻障層。
  2. 如申請專利範圍第1項所述之製作方法，其中該基板為二氧化矽或矽之矽晶圓。
  3. 如申請專利範圍第1項所述之製作方法，其中該銅錳合金層之錳所佔的比例為1%~10%時，其銅錳合金層厚度範圍為25~70nm、銅金屬層為10~50nm。
  4. 如申請專利範圍第1項所述之製作方法，其中該銅錳合金層與該銅金屬層具有不大於150nm之總厚度。
  5. 如申請專利範圍第1項所述之製作方法，其中該銅金屬層具有大於50nm之厚度。
  6. 如申請專利範圍第1項所述之製作方法，更包括於該銅金屬層上形成一導電物質以填充該溝槽。
  7. 如申請專利範圍第1項所述之製作方法，其中該銅錳合金層係利用真空鍍膜的方式於該溝槽上形成一銅錳薄膜。
  8. 如申請專利範圍第1項所述之製作方法，其中該銅金屬層係利用電鍍的方式於該銅錳合金層上形成一純銅薄膜。
  9. 如申請專利範圍第1項所述之製作方法，更包括研磨該於該銅錳合金層 上共形地形成一銅金屬層，使其平坦化。
  10. 一種半導體結構，包括：一基板；一溝槽，其形成於該基板中；一銅錳合金層，其共形地形成於該溝槽上；一銅金屬層，其共形地形成於該銅錳合金層上；以及一阻障層，其形成於該銅錳合金層與該銅金屬層之間。
  11. 如申請專利範圍第10項所述之結構，其中該阻障層係選自一銅錳合金(CuMn)以及一掺雜氮化釕(RuN)之銅合金其中之一。
  12. 如申請專利範圍第10項所述之結構，其中該溝槽係利用黃光或蝕刻的技術形成一T型之溝槽。
  13. 一種半導體結構，包括：一基板；一溝槽，其形成於該基板中；一銅合金層，其共形地形成於該溝槽上；一銅金屬層，其共形地形成於該銅合金層上；以及一阻障層，其形成於該銅合金層與該銅金屬層之間。
  14. 一種半導體結構，包括：一基板；一溝槽，其形成於該基板中；一合金層，含一X金屬，且共形地形成於該溝槽上，其中該X金屬係選自由一金、一白金、一銀、一銅組成之群組；一純X金屬層，其共形地形成於該合金層上；以及 一阻障層，其形成於該合金層與該純X屬層之間。
  15. 一種半導體結構，包括：一基板；一溝槽，其形成於該基板中；一中間層，共形地形成於該溝槽上；一純金屬層，其共形地形成於該中間層上；以及一阻障層，其形成於該中間層與該純金屬層之間。
  16. 一種半導體結構，包括：一基板；一合金層，含一X金屬，且形成於該基板上，其中該X金屬係一過渡金屬；一純X金屬層，其共形地形成於該合金層上；以及一阻障層，其形成於該合金層與該純X金屬層之間。
  17. 如申請專利範圍第16項所述之半導體結構，其中還包括一溝槽，其形成於該基板中。
  18. 一種阻障結構，包括：一合金層，含一X金屬，其中該X金屬係一過渡金屬；以及一純X金屬層，其共形地形成於該合金層上。
TW102116797A 2013-05-10 2013-05-10 銅／銅錳合金阻障層 TW201444021A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102116797A TW201444021A (zh) 2013-05-10 2013-05-10 銅／銅錳合金阻障層
US14/075,866 US20140332961A1 (en) 2013-05-10 2013-11-08 Cu/CuMn BARRIER LAYER AND FABRICATING METHOD THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102116797A TW201444021A (zh) 2013-05-10 2013-05-10 銅／銅錳合金阻障層

Publications (1)

Publication Number Publication Date
TW201444021A true TW201444021A (zh) 2014-11-16

Family

ID=51864223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116797A TW201444021A (zh) 2013-05-10 2013-05-10 銅／銅錳合金阻障層

Country Status (2)

Country Link
US (1) US20140332961A1 (zh)
TW (1) TW201444021A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899325B2 (en) * 2014-08-07 2018-02-20 Infineon Technologies Ag Device and method for manufacturing a device with a barrier layer
US9842805B2 (en) * 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization
US10438847B2 (en) * 2016-05-13 2019-10-08 Lam Research Corporation Manganese barrier and adhesion layers for cobalt
US9806018B1 (en) 2016-06-20 2017-10-31 International Business Machines Corporation Copper interconnect structures
US10741440B2 (en) 2018-06-05 2020-08-11 Lam Research Corporation Metal liner passivation and adhesion enhancement by zinc doping
CN111081539A (zh) * 2019-12-09 2020-04-28 上海华力微电子有限公司 半导体器件的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US7651943B2 (en) * 2008-02-18 2010-01-26 Taiwan Semicondcutor Manufacturing Company, Ltd. Forming diffusion barriers by annealing copper alloy layers
US8772942B2 (en) * 2010-01-26 2014-07-08 International Business Machines Corporation Interconnect structure employing a Mn-group VIIIB alloy liner
US8872341B2 (en) * 2010-09-29 2014-10-28 Infineon Technologies Ag Semiconductor structure having metal oxide or nirtride passivation layer on fill layer and method for making same
US8497202B1 (en) * 2012-02-21 2013-07-30 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
US8962473B2 (en) * 2013-03-15 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming hybrid diffusion barrier layer and semiconductor device thereof

Also Published As

Publication number Publication date
US20140332961A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
TW201444021A (zh) 銅／銅錳合金阻障層
US9190323B2 (en) Semiconductor devices with copper interconnects and methods for fabricating same
TWI619171B (zh) 障壁層
CN100481380C (zh) 半导体元件中内连线结构的制造方法
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
US20120161320A1 (en) Cobalt metal barrier layers
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
TWI260740B (en) Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
JPH11186261A (ja) 半導体装置の製造方法
CN108538712A (zh) 接触孔的制造方法
CN103003939A (zh) 改善窄铜填充过孔的导电性的方法及结构
TWI546862B (zh) 用於互連之裝置及用以形成金屬互連體的方法
US8497208B2 (en) Semiconductor device and method for manufacturing the same
JP2007180408A (ja) 半導体装置およびその製造方法
JP3816091B1 (ja) 半導体装置及びその製造方法
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2005038999A (ja) 半導体装置の製造方法
US20170345766A1 (en) Devices and methods of forming low resistivity noble metal interconnect with improved adhesion
US20210090949A1 (en) Semiconductor structure and fabrication method thereof
JP2001284355A (ja) 半導体装置およびその製造方法
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
CN214203679U (zh) 铜钨电连接结构
CN117476582B (zh) 一种碳化硅通孔结构及其制备方法
TW502391B (en) Fabrication method for doped copper interconnect
CN107527862B (zh) 一种半导体器件及其制作方法