JP2007180408A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007180408A
JP2007180408A JP2005379320A JP2005379320A JP2007180408A JP 2007180408 A JP2007180408 A JP 2007180408A JP 2005379320 A JP2005379320 A JP 2005379320A JP 2005379320 A JP2005379320 A JP 2005379320A JP 2007180408 A JP2007180408 A JP 2007180408A
Authority
JP
Japan
Prior art keywords
film
metal
copper
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005379320A
Other languages
English (en)
Inventor
Takashi Yano
尚 矢野
Masaichi Hamada
政一 浜田
Kazuyoshi Maekawa
和義 前川
Kenichi Mori
健壹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to JP2005379320A priority Critical patent/JP2007180408A/ja
Priority to US11/646,422 priority patent/US20070145600A1/en
Publication of JP2007180408A publication Critical patent/JP2007180408A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】歩留り良く製造可能で、かつ高い信頼性を有する半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、第１の層間絶縁膜１に形成された第１の配線溝２内に、バリアメタル３、第１のシード膜４、第２のシード膜１４、銅膜５を有する埋め込み配線を備えている。第１のシード膜４は金属が添加された銅膜からなり、第２のシード膜１４は銅膜からなる。第２のシード膜１４は、製造工程中に第１のシード膜４に添加された金属が配線材料膜５中に拡散するのを抑える。
【選択図】図１

Description

本発明は、溝埋め込み構造の金属配線を有する半導体装置の構造及びその製造方法に関するものである。
近年、デバイスの配線ピッチの縮小化が進み、配線の信頼性を確保することがますます重要になってきている。このために、配線材料として用いられる銅に様々な元素を添加して信頼性を向上させる検討がなされている。
以下、従来の埋め込み配線を有する半導体装置の製造方法について説明する。図３（ａ）〜（ｉ）は、従来の半導体装置の製造方法を示す断面図である。
まず、図３（ａ）に示すように、リソグラフィ工程とエッチング工程とを行って、基板（図示せず）上に設けられた低誘電率材料からなる第１の層間絶縁膜１０１に第１の配線溝１０２を形成する。次に、前処理として２８０℃の水素雰囲気中で６０秒間基板（半導体装置）のアニーリングを行って半導体装置の表面に生じた酸化膜の還元処理をした後、バリアメタル１０３ａとして厚さ５ｎｍの窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とを第１の層間絶縁膜１０１上に順次形成する。ここで、バリアメタル１０３ａは、配線材料である銅がその周囲の第１の層間絶縁膜１０１中に拡散するのを防止するための金属膜である。
続いて、図３（ｂ）に示すように、バリアメタル１０３ａ上に厚さ４０ｎｍのシード膜１０４ａを形成する。ここで、シード膜１０４ａの材料としては、アルミニウムを１％含有する銅を用いる。シード膜１０４ａにアルミニウムを添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性を向上させ、半導体装置の信頼性を向上させるためである。
次いで、メッキ法により、第１の配線溝１０２を埋める銅膜１０５をシード膜１０４ａ上に形成した後、図３（ｃ）に示すように、化学的機械的研磨（ＣＭＰ）により銅膜、シード膜１０４ａおよびバリアメタル１０３ａを研磨して第１の配線溝１０２内にのみバリアメタル１０３、シード膜１０４および銅膜１０５を残す。これにより、第１の配線が形成される。
次に、図３（ｄ）に示すように、第１の配線を含む第１の層間絶縁膜１０１上に厚さ約６０ｎｍのライナー膜１０６を形成する。ここで、ライナー膜１０６は、後工程で形成される第２の層間絶縁膜に配線中の銅が拡散するのを防止するためのものであり、層間絶縁膜材料と比較して比誘電率の高い窒化シリコン膜やシリコン炭化膜により構成される。
次に、図３（ｅ）に示すように、低誘電率材料からなる第２の層間絶縁膜１０７をライナー膜１０６上に形成する。
次いで、図３（ｆ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより、第２の層間絶縁膜１０７内に銅膜１０５に達するビアホール１０８と、ビアホール１０８が開口する第２の配線溝１０９とを形成する。
次に、図３（ｇ）に示すように、前処理として２８０℃の水素雰囲気中で６０秒間半導体装置のアニール処理を行い、半導体装置表面に形成された酸化膜の除去を行った後、バリアメタル１１０ａとして厚さ５ｎｍ窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とを順次ビアホール１０８および第２の配線溝１０９の内面を含む第２の層間絶縁膜１０７上に形成する
続いて、図３（ｈ）に示すように、バリアメタル１１０ａ上に厚さ約４０ｎｍのシード膜１１１ａを形成する。ここでもシード膜１１１ａの材料としては、シード膜１０４ａと同様にアルミニウムを１％含有する銅を用いる。シード膜１１１ａにアルミニウムを添加するのは銅の中に金属を添加するのはエレクトロマイグレーションやストレスマイグレーションに対する耐性を高め、半導体装置の信頼性を向上させるためである。
次に、図３（ｉ）に示すように、第２の配線溝１０９およびビアホール１０８とを埋める銅膜をメッキ法によりシード膜１１１ａの上に形成した後、ＣＭＰによりバリアメタル１１０ａ、シード膜１１１ａおよび銅膜を研磨して、第２の配線溝１０９およびビアホール１０８の内部にのみバリアメタル１１０、シード膜１１１および銅膜１１２を残す。このようにしてプラグ及び第２の配線を形成する。
Thin Solid Films,25(1975)531-544
しかしながら、上記した従来の半導体装置の構造及び製造方法では、プラグと配線との間の抵抗値が上昇する場合があり、半導体デバイスの歩留りが低下してしまうという不具合があった。
図４は、従来の方法により多層の埋め込み配線を形成した場合のビア抵抗値の累積度数分布を示す図である。
設計上は、ビア抵抗値は、すべて２×１０7Ω以下であるべきである。しかし、図４に示す結果では、ビア抵抗値の分布がブロードになり、且つビア抵抗が上昇していることがわかる。本願発明者らはこの原因について種々の検討を加えた結果、ビア抵抗の上昇は、銅配線上に形成されたアルミニウム酸化膜の除去が不十分であることに起因することを見いだした。
図５は、従来の方法において、配線−プラグ間抵抗が上昇する推定メカニズムを示す図である。従来の製造方法を用いた場合、第１の配線を形成後に加わる熱によって、シード膜１０４ａ中に含まれるアルミニウムが銅膜１０５中に拡散し、銅−アルミニウム合金を形成する。特に、ビアホール１０８の形成後には、大気中の酸素と結合し、銅酸化膜だけでなく、アルミニウム酸化膜が銅膜１０５の上面およびシード膜１０４の上端面に形成されているのではないかと推定される。アルミニウム酸化膜は銅酸化膜に比べて非常に分子間の結合エネルギーが強いので、バリアメタル１１０ａを形成する前に行う水素雰囲気中でのアニーリングでは還元できない。そのため、第１の配線上に形成されたアルミニウム酸化膜１１３を除去することができず、配線−プラグ間の抵抗値が上昇したものと考えられる。
本発明はこれらの不具合を解決するもので、歩留り良く製造可能で、かつ高い信頼性を有する半導体装置とその製造方法を提供することを目的とする。
上記課題を解決するために研究を重ねたところ、シード膜に添加された金属が配線材料膜（銅膜）の上面上で酸化物を形成し、その除去が十分に実施できていないことが判明した。そのため、本発明では、金属酸化膜を除去する工程を導入する。
すなわち、本発明の半導体装置は、基板上に形成された溝を有する第１の層間絶縁膜と、第１の層間絶縁膜の溝に形成された第１の配線と、第１の配線を含む第１の層間絶縁膜の上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の第１の配線上に形成されたプラグ及び第２の配線とを有する半導体装置であって、第１の配線は、溝を覆うように形成された銅及び銅よりも酸素との結合エネルギーが大きい金属を含む第１の金属膜と、第１の金属膜の上に溝を覆うように形成された第１の金属膜よりも酸素との結合エネルギーが小さい金属を含む第２の金属膜と、第２の金属膜の上に溝を埋め込むように形成された銅膜と有し、第１の金属膜及び第２の金属膜の上端面と、銅膜の上面に金属酸化膜を有している。
この構成により、第１の金属膜よりも酸素との結合エネルギーが小さい金属を含む第２の金属膜が第１の金属膜と銅膜との間に設けられているので、製造時に加わる熱処理などで第１の金属膜中から銅膜中へ拡散する、第１の金属膜よりも酸素との結合力が小さい金属の量を減らすことができる。その結果、銅膜の上面上では熱処理によって生じる金属酸化膜の膜厚を従来よりも薄くすることができ、プラグ−配線間の抵抗値を低減することができる。
本発明の半導体装置の製造方法は、第１の層間絶縁膜に形成された溝に第１の配線を形成する工程（ａ）と、第１の配線及び第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｂ）と、第１の配線上の第２の層間絶縁膜にプラグ及び第２の配線を形成する工程（ｃ）とを有する半導体装置の製造方法であって、工程（ａ）は、溝を覆うように銅及び銅よりも酸素との結合エネルギーが大きい金属を含む第１の金属膜を形成する工程（ａ１）と、第１の金属膜の上に溝を覆うように第１の金属膜よりも酸素との結合エネルギーが小さい金属を含む第２の金属膜を形成する工程（ａ２）と、第２の金属膜の上に溝を埋め込むように銅膜を形成する工程（ａ３）とからなり、工程（ｃ）の前に、第１の金属膜及び第２の金属膜の上端面と銅膜の上面に、銅膜及び第２の金属膜の上面に形成された部分の膜厚が第１の金属膜の上端面に形成された部分の膜厚より小さい金属酸化膜が形成されている
これにより、銅よりも酸素との結合エネルギーが強い金属を第１の金属膜に添加してストレスマイグレーション耐性やエレクトロマイグレーション耐性の向上を図るとともに、第１の金属膜への当該添加された金属の拡散を抑えて銅膜上面での金属酸化膜の形成を抑制することができる。このため、プラグー銅膜間の抵抗を低減し、信頼性が向上した半導体装置を歩留まり良く生産することが可能となる。
以上のように、本発明の半導体装置の製造方法によれば、銅膜に比べて酸素との結合エネルギーが強い金属をシード膜に添加してもプラグ−配線間の抵抗値の上昇を抑制できるので、信頼性の高い半導体装置を歩留まり良く生産することができるようになる。
（実施形態）
図１（ａ）〜（ｉ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図１（ａ）に示すように、リソグラフィ工程とエッチング工程とを行うことにより、基板（図示せず）上に設けられた低誘電率材料からなる第１の層間絶縁膜１に第１の配線溝２を形成する。次に、前処理として２８０℃の水素雰囲気中で６０秒間基板（半導体装置）のアニーリングを行って半導体装置の表面に生じた酸化膜の還元処理をした後、バリアメタル３ａとして厚さ５ｎｍの窒化タンタル膜と、厚さ１０ｎｍのタンタル膜とをスパッタリング等により第１の層間絶縁膜１上に形成する。ここで、バリアメタル３ａは、配線材料である銅がその周囲の第１の層間絶縁膜１中に拡散するのを防止するための金属膜である。
次に、図１（ｂ）に示すように、スパッタリングを用いてバリアメタル３ａ上に厚さ２０ｎｍのシード膜４ａを形成する。ここで、シード膜４ａの材料としては、アルミニウムを１ｗｔ％含有する銅を用いる。シード膜４ａにアルミニウムを添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を強化し、半導体装置の信頼性を向上させるためである。続いて、スパッタリングなどを用いてシード膜４ａ上に厚さ２０ｎｍのシード膜１４ａを形成する。シード膜１４ａの材料としてはアルミニウム等の不純物金属が含まれていない銅を用いる。
次いで、第１の配線溝２を埋める銅膜をメッキ法によりシード膜１４ａ上に形成した後、図１（ｃ）に示すように、ＣＭＰにより銅膜、シード膜１４ａ、シード膜４ａおよびバリアメタル３を研磨して第１の配線溝２内にのみバリアメタル３、シード膜４、シード膜１４および銅膜５を残す。これにより、第１の配線が形成される。なお、本工程においてシード膜４の上端面に薄いＡｌ2Ｏ3膜からなるアルミニウム酸化膜１３が形成される。
次に、図１（ｄ）に示すように、第１の配線を含む第１の層間絶縁膜１上に厚さ約６０ｎｍのライナー膜６をＣＶＤ法により形成する。ここで、ライナー膜６は、後工程で形成される第２の層間絶縁膜に第１の配線中の銅が拡散するのを防止するためのものであり、層間絶縁膜材料と比較して比誘電率の高い窒化シリコン膜やシリコン炭化膜等により構成される。なお、ライナー膜６の形成時に加わる熱によって、シード膜１４の上端面および銅膜５の上面付近までシード膜４に含まれるアルミニウムが拡散するので、銅膜５の上面にもアルミニウム酸化膜１３が非常に薄くであるが形成される。また、シード膜４およびシード膜１４の上端面と、銅膜５の上面には薄く銅酸化膜（図示せず）も形成される。
次いで、図１（ｅ）に示すように、低誘電率材料からなる第２の層間絶縁膜７をＣＶＤ法などによりライナー膜６上に形成する。第２の層間絶縁膜７の形成時に加わる熱によってシード膜１４および銅膜５中シード膜４に含まれるにアルミニウムがさらに拡散する。
次に、図１（ｆ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより、第２の層間絶縁膜７内に銅膜５に達するビアホール８と、ビアホール８が開口する第２の配線溝９とを形成する。また、ライナー膜６に開口部１８を形成する。ここで、シード膜１４が形成されていなければシード膜４に含まれるアルミニウムの拡散が進行するため、ビアホール８の形成時に銅膜５の上面が露出して厚いアルミニウム酸化膜が形成されてしまう。しかし、本実施形態の方法では、シード膜１４が設けられるため、シード膜１４を設けない場合に比べて銅膜５の上面に形成されるアルミニウム酸化膜１３は非常に薄くなる。なお、銅膜５の上面には、銅膜５が露出する際に銅酸化膜（図示せず）も薄く形成される。その後、前処理として半導体装置を２８０℃の水素雰囲気中で６０秒間アニール処理し、半導体装置の表面に形成されたアルミニウム酸化膜１３および銅酸化膜を除去する。
その後、図１（ｇ）に示すように、バリアメタル１０ａとして厚さ５ｎｍの窒化タンタル膜と厚さ１０ｎｍのタンタル膜とを順次形成する。
次に、図１（ｈ）に示すように、スパッタリングなどを用いてバリアメタル１０ａの上に厚さ約２０ｎｍのシード膜１１ａを形成する。シード膜１１ａの材料としては１％のアルミニウムを含む銅を用いる。シード膜１１ａにアルミニウムを添加するのは、エレクトロマイグレーション耐性やストレスマイグレーション耐性等を強化して半導体装置の信頼性を向上させるためである。次いで、スパッタリングなどを用いてシード膜１１ａの上に厚さ２０ｎｍのシード膜１５ａを形成する。シード膜１５ａは、シード膜１４と同様にアルミニウム等の元素は含んでいない。
次に、図１（ｉ）に示すように、第２の配線溝９、ビアホール８を埋める銅膜をメッキ法によりシード膜１５ａの上に形成した後、ＣＭＰにより第２の層間絶縁膜７の上面が露出するまでバリアメタル１０ａ、シード膜１１ａ、シード膜１５ａおよび銅膜を研磨して第２の配線溝９、ビアホール８および開口部１８の内面にバリアメタル１０、シード膜１１、１５および銅膜１２からなる第２の配線を形成する。以上のようにして、本実施形態の埋め込み配線は形成される。
上述のように、従来の配線形成方法では、銅配線上に形成されたアルミニウム酸化膜の除去が不十分であったため、配線−プラグ間抵抗が上昇していた。
これに対し、本実施形態の製造方法においては、アルミニウムを含むシード膜４の上にアルミニウムを含まないシード膜１４を形成する。そのため、第１の配線を形成した後に熱処理を受けた場合に、アルミニウムの銅膜５への拡散量を従来の半導体装置に比べて大きく低減することができる。そのため、アルミニウム酸化膜１３の厚みは、シード膜４の上端面に形成された部分よりもシード膜１４の上端面および銅膜５の上面に形成された部分の方が薄くなっている。特に、図１（ｆ）に示す工程でアニール処理によってアルミニウム酸化膜１３がある程度除去されるので、アルミニウム酸化膜１３のうち銅膜５の上面に形成された部分は非常に薄くなっている。
図２は、本実施形態の半導体装置の製造方法の特徴を説明するための断面図である。同図に掲載されたグラフに示すように、銅膜５においては、配線上部（ビア底部）でのアルミニウム濃度を配線下部に比べて低減させることができる。この結果、従来の半導体装置と比べて、銅膜５上に形成されるアルミニウム酸化膜１３の厚みを低減させることができる。これにより、エレクトロマイグレーション耐性やストレスマイグレーション耐性を向上させつつ、配線−プラグ間抵抗の値を問題のない範囲に抑制することが可能になる。
なお、本実施形態では、第２の配線のバリアメタル１０ａを形成した後にリスパッタを行わない例について説明したが、図１（ｇ）に示す工程でバリアメタル１０ａを形成した後に第１の配線の銅膜上に形成されたアルミニウム酸化膜１３をリスパッタリングにより除去してもよい。このリスパッタリングにより、ビアホール８中のバリアメタル１０ａの膜厚を厚くしてエレクトロマイグレーション耐性やストレスマイグレーション耐性を向上させることもできる。
また、バリアメタル１０ａの形成前に水素プラズマ処理を用いてアルミニウム酸化膜１３を除去してもよい。
また、上述の説明では２つの埋め込み配線を形成する例を挙げたが、同様の配線形成工程を繰り返すことによってさらに多層の配線を形成することができる。
本実施形態の製造方法により形成される半導体装置は、図１（ｉ）に示すように、シリコンからなる基板上に設けられ、第１の配線溝２が形成された低誘電率材料からなる第１の層間絶縁膜１と、第１の配線溝２の中に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成されるバリアメタル３と、バリアメタル３上に設けられ、例えば１ｗｔ％のアルミニウムを含む銅からなるシード膜４と、シード膜４上に設けられ、銅からなるシード膜１４と、シード膜１４上に設けられ、第１の配線溝２に埋め込まれた銅膜５と、第１の層間絶縁膜１上に設けられ、銅膜５上に開口部１８が形成された絶縁膜からなるライナー膜６と、シード膜４、１４の上端面および銅膜５の上面に設けられ、銅膜５の上面に設けられた部分の膜厚がシード膜４の上端面に設けられた部分の膜厚より小さいアルミニウム酸化膜１３とを備えている。また、本実施形態の半導体装置は、ライナー膜６の開口部１８に向かって一端が開口するビアホール８と、ビアホール８の他端が開口する第２の配線溝９とが形成された低誘電率材料からなる第２の層間絶縁膜７と、第２の配線溝９、ビアホール８および開口部１８の中に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成されるバリアメタル１０と、バリアメタル１０上に設けられ、例えば１ｗｔ％のアルミニウムを含む銅からなるシード膜１１と、シード膜１１上に設けられた銅からなるシード膜１５と、シード膜１５上に設けられ、第２の配線溝９およびビアホール８に埋め込まれた銅膜１２とを備えている。シード膜４、１１の上端面および銅膜５の上面には動作に問題がない程度の薄い銅酸化膜が形成されている（図示せず）。第２の配線溝の幅は例えば０．１μｍであり、深さは例えば０．１５μｍである。
本実施形態の半導体装置においては、下層のシード膜４にアルミニウムを添加した場合の例について説明したが、銅に添加する金属は銅よりも酸素との結合エネルギーが大きい金属であればよく、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉ等でもよい。また、銅よりも酸素との結合エネルギーが大きい金属が２種類以上シード膜材料（銅など）に添加されていてもよい。
また、本実施形態の半導体装置においては、上層のシード膜１５および下層のシード膜１４に銅以外の金属が添加されていないが、シード膜４、１４共に酸素との結合エネルギーが銅と同程度、もしくは銅よりも小さいＡｇ、Ａｕ等の金属を含んでいてもよい。
本発明の埋め込み配線構造は、一般的な半導体集積回路などに利用される。
本発明の実施形態に係る半導体装置の製造方法を示す断面図 本発明の実施形態に係る半導体装置の断面図 従来の半導体装置の製造方法を示す断面図 従来の埋め込み配線のビア抵抗値の累積度数分布を示す図 従来のビア抵抗の上昇メカニズムを示す図
符号の説明
１ 第１の層間絶縁膜
２ 第１の配線溝
３、３ａ バリアメタル
４、４ａ、１１、１１ａ、１４、１４ａ、１５、１５ａ シード膜
５、１２ 銅膜
６ ライナー膜
７ 第２の層間絶縁膜
８ ビアホール
９ 第２の配線溝
１０、１０ａ バリアメタル
１３ アルミニウム酸化膜
１８ 開口部

Claims (13)

  1. 基板上に形成された溝を有する第１の層間絶縁膜と、
    前記第１の層間絶縁膜の前記溝に形成された第１の配線と、
    前記第１の配線を含む前記第１の層間絶縁膜の上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜の前記第１の配線上に形成されたプラグ及び第２の配線とを有する半導体装置であって、
    前記第１の配線は、前記溝を覆うように形成された銅及び銅よりも酸素との結合エネルギーが大きい金属を含む第１の金属膜と、前記第１の金属膜の上に前記溝を覆うように形成された前記第１の金属膜よりも酸素との結合エネルギーが小さい金属を含む第２の金属膜と、前記第２の金属膜の上に前記溝を埋め込むように形成された銅膜と有し、
    前記第１の金属膜及び第２の金属膜の上端面と、前記銅膜の上面に金属酸化膜を有することを特徴とする半導体装置。
  2. 前記第２の金属膜は、銅膜であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の金属膜は、さらにＡｇまたはＡｕを含んでいることを特徴とする請求項２に記載の半導体装置。
  4. 前記銅よりも酸素との結合エネルギーが大きい金属はＡｌ、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉのいずれか一つであることを特徴とする請求項１に記載の半導体装置。
  5. 前記金属酸化膜は、前記銅よりも酸素との結合エネルギーが大きい金属の酸化膜と銅酸化膜とを含むことを特徴とする請求項１に記載の半導体装置。
  6. 前記第１の配線は、前記第１の層間絶縁膜と前記第１の金属膜との間にさらに前記溝を覆うように形成されたバリアメタル膜を有することを特徴とする請求項１に記載の半導体装置。
  7. 前記金属酸化膜は、前記銅膜及び前記第２の金属膜の上面に形成された部分の膜厚が前記第１の金属膜の上端面に形成された部分の膜厚より薄いことを特徴とする請求項１に記載の半導体装置。
  8. 前記第１の層間絶縁膜と前記第２の層間絶縁膜の間に、前記第１の配線上に開口部を有するライナー絶縁膜をさらに備え、
    前記開口部は前記プラグが埋め込まれていることを特徴とする請求項１に記載の半導体装置。
  9. 前記第１の配線における銅よりも酸素との結合エネルギーが大きい金属の濃度は、前記第１の金属膜よりも前記第２の金属膜の方が小さくなっていることを特徴とする請求項１に記載の半導体装置。
  10. 第１の層間絶縁膜に形成された溝に第１の配線を形成する工程（ａ）と、
    前記第１の配線及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｂ）と、
    前記第１の配線上の前記第２の層間絶縁膜にプラグ及び第２の配線を形成する工程（ｃ）とを有する半導体装置の製造方法であって、
    前記工程（ａ）は、前記溝を覆うように銅及び銅よりも酸素との結合エネルギーが大きい金属を含む第１の金属膜を形成する工程（ａ１）と、
    前記第１の金属膜の上に前記溝を覆うように前記第１の金属膜よりも酸素との結合エネルギーが小さい金属を含む第２の金属膜を形成する工程（ａ２）と、
    前記第２の金属膜の上に前記溝を埋め込むように銅膜を形成する工程（ａ３）とからなり、
    前記工程（ｃ）の前に、前記第１の金属膜及び前記第２の金属膜の上端面と前記銅膜の上面に、前記銅膜及び前記第２の金属膜の上面に形成された部分の膜厚が前記第１の金属膜の上端面に形成された部分の膜厚より小さい金属酸化膜が形成されていることを特徴とする半導体装置の製造方法。
  11. 前記第２の金属膜は、銅膜であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第２の金属膜は、さらにＡｇまたはＡｕを含んでいることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記金属酸化膜は、前記銅よりも酸素との結合エネルギーが大きい金属の酸化膜と銅酸化膜とを含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2005379320A 2005-12-28 2005-12-28 半導体装置およびその製造方法 Withdrawn JP2007180408A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005379320A JP2007180408A (ja) 2005-12-28 2005-12-28 半導体装置およびその製造方法
US11/646,422 US20070145600A1 (en) 2005-12-28 2006-12-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005379320A JP2007180408A (ja) 2005-12-28 2005-12-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007180408A true JP2007180408A (ja) 2007-07-12

Family

ID=38192674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005379320A Withdrawn JP2007180408A (ja) 2005-12-28 2005-12-28 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20070145600A1 (ja)
JP (1) JP2007180408A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
JP5773306B2 (ja) 2010-01-15 2015-09-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体素子構造を形成する方法および装置
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
US20120273949A1 (en) * 2011-04-27 2012-11-01 Globalfoundries Singapore Pte. Ltd. Method of forming oxide encapsulated conductive features
KR20190077619A (ko) 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers

Also Published As

Publication number Publication date
US20070145600A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP2007180407A (ja) 半導体装置およびその製造方法
JP5501586B2 (ja) 半導体装置の製造方法
US7416974B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US8440562B2 (en) Germanium-containing dielectric barrier for low-K process
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
JP2007109894A (ja) 半導体装置及びその製造方法
JP2008047719A (ja) 半導体装置の製造方法
JP2005251991A (ja) 半導体装置およびその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2007180408A (ja) 半導体装置およびその製造方法
JP2009099585A (ja) 埋め込み配線の形成方法
JP4482313B2 (ja) 半導体素子の銅配線形成方法
JP2007335578A (ja) 半導体装置及びその製造方法
US8536704B2 (en) Semiconductor device and method for fabricating the same
US7682967B2 (en) Method of forming metal wire in semiconductor device
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2005197711A (ja) 半導体装置の製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
JP2008147252A (ja) 半導体装置とその製造方法
JP2007027177A (ja) 半導体装置の製造方法
JP2006203019A (ja) 半導体装置及びその形成方法
TW594920B (en) Damascene structure having dielectric barrier and process of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090525