CN117476582B - 一种碳化硅通孔结构及其制备方法 - Google Patents
一种碳化硅通孔结构及其制备方法 Download PDFInfo
- Publication number
- CN117476582B CN117476582B CN202311824578.4A CN202311824578A CN117476582B CN 117476582 B CN117476582 B CN 117476582B CN 202311824578 A CN202311824578 A CN 202311824578A CN 117476582 B CN117476582 B CN 117476582B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbide
- filling
- deposition
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 43
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 43
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000009736 wetting Methods 0.000 claims abstract description 21
- 230000008595 infiltration Effects 0.000 claims abstract description 16
- 238000001764 infiltration Methods 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 229910010038 TiAl Inorganic materials 0.000 claims abstract description 5
- 230000000903 blocking effect Effects 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 97
- 230000008021 deposition Effects 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 29
- 238000005240 physical vapour deposition Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000000945 filler Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 12
- 230000007646 directional migration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 230
- 239000007789 gas Substances 0.000 description 21
- 238000000137 annealing Methods 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供了一种碳化硅通孔结构，包括依次层叠设置的阻挡层、浸润层、种子层、填充层和抗反射层；所述阻挡层包括第一Ti层和第一TiN层；所述浸润层的材质为Ti；所述种子层的材质为Al；所述填充层包括Cu和Al；其中，所述Cu的含量为0.1‑1.0%；所述抗反射层包括第二Ti层和第二TiN层。通过设置材质为Ti的浸润层和第二Ti层，将Al材质的种子层与填充层夹在中间，从而生成TiAl3，减少了Al原子沿电流方向的定向迁移，增加了机械稳定性，解决了碳化硅通孔在填充时易产生缺陷的问题。
Description
技术领域
本申请涉及半导体制造领域，特别是一种碳化硅通孔结构及其制备方法。
背景技术
随着系统集成技术的进步，高密度封装在器件制造中发挥着越来越重要的作用，采用通孔互连的三维芯片堆叠技术引起了人们的广泛关注。硅通孔技术（TSV，Through-Silicon-Via）是一种电路互联技术，它通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连。通孔技术是三维集成技术的核心，同时也是最重要的支撑技术。
通孔技术通过铜、铝、钨和多晶硅等导电物质的填充，实现通孔的垂直电气互连，可以减小互连长度，减小信号延迟，降低电容、电感，实现芯片间的低功耗、高速通讯，增加带宽和实现器件集成的小型化。通孔填充主要有电镀、溅射、金属有机物化学气相沉积等方法，目前工业多通过电镀技术或多种沉积方法并用的方式进行通孔填充，随着产业的发展和对器件性能要求的提升，电阻率高的W在逐渐被Cu和Al替代。
在通孔填充的过程中存在的工艺缺陷可能会导致器件的失效，如通孔表面凸起、开裂分层和填充空洞等缺陷会损伤晶圆，对芯片堆叠结构的电互连构成潜在的风险。
通孔表面凸起的工艺缺陷原因在于，通孔填充后，晶片表面多余的填充剂需要通过化学机械研磨去除并进行退火处理，由于退火前后温差较大，填充剂和衬底之间的热膨胀系数（CTE）失配，产生较大的应力，导致填充剂垂直向外扩张，形成凸起。此外，填充材料和其他高温工艺的作用，还可能产生开裂分层的工艺缺陷。由于填充金属和衬底之间的CTE不匹配，通孔内部将产生热机械应力，从而可能发生开裂，影响器件的电性能。
填充空洞缺陷产生在通孔填充结构内部时，会导致通孔互连电阻增加、系统级封装（SiP，System In Package）组件开路失效。如果空洞产生在侧壁等绝缘层内，会导致通孔和衬底间的短路，产生漏电流。这种因填充不完全导致的空洞，是通孔填充工艺缺陷中最普遍的问题。其主要原因在于，沉积过程中有气泡产生、沉积速率过快、通孔口比通孔中更早填满，导致通孔底部因不能继续填充而产生空洞。
发明内容
鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分地解决所述问题的一种碳化硅通孔结构及其制备方法，包括：
一种碳化硅通孔结构，包括依次层叠设置的阻挡层、浸润层、种子层、填充层和抗反射层；
所述阻挡层包括第一Ti层和第一TiN层；所述浸润层的材质为Ti；所述种子层的材质为Al；所述填充层包括Cu和Al；其中，所述Cu的含量为0.1-1.0%；所述抗反射层包括第二Ti层和第二TiN层。
进一步地，所述浸润层的厚度为10-15nm。
进一步地，所述第二Ti层厚度为5-10nm，所述第二TiN层厚度为20-30nm。
进一步地，所述第二Ti层的沉积温度为150-200℃，所述第二TiN层的沉积温度为180-250℃。
进一步地，所述填充层包括第一Al层和第二Al层；
所述第一Al层通过低温沉积生成，所述第一Al层厚度为200-500nm；所述第二Al层通过高温沉积生成，所述第二Al层厚度为1000-2000nm。
进一步地，所述第一Al层与所述第二Al层的厚度比为1-2:10。
进一步地，所述第一Al层的沉积温度为25-35℃，所述第二Al层的沉积温度为380-450℃。
进一步地，所述种子层的厚度为150-200nm。
进一步地，所述第一Ti层厚度为10-20nm，所述第一TiN层厚度为20-30nm。
一种碳化硅通孔结构的制备方法，所述方法用于制备上述任一项所述的碳化硅通孔结构，包括：
通过离子化物理气相沉积或磁控溅射PVD沉积在碳化硅衬底沉积第一Ti层和第一TiN层，生成阻挡层；
通过磁控溅射PVD沉积在所述阻挡层顶部沉积Ti，生成浸润层；
在所述浸润层顶部沉积金属Al，生成种子层；
在所述种子层顶部沉积填充金属，生成填充层；其中，所述填充金属为掺杂Cu浓度为0.1-1.0%的Al；
对所述填充层进行抛光，并在所述填充层顶部沉积第二Ti层和第二TiN层，生成抗反射层，完成碳化硅通孔结构的制备。
本申请具有以下优点：
在本申请的实施例中，相对于现有技术中的通孔填充过程易产生缺陷，导致器件失效，本申请提供了通过使用种子层和填充层两端设置Ti材质的浸润层和抗反射层，进而相互反应增强机械稳定性的解决方案，具体为：一种碳化硅通孔结构，包括依次层叠设置的阻挡层、浸润层、种子层、填充层和抗反射层；所述阻挡层包括第一Ti层和第一TiN层；所述浸润层的材质为Ti；所述种子层的材质为Al；所述填充层包括Cu和Al；其中，所述Cu的含量为0.1-1.0%；所述抗反射层包括第二Ti层和第二TiN层。通过设置材质为Ti的浸润层和第二Ti层，将Al材质的种子层与填充层夹在中间，从而生成TiAl3，减少了Al原子沿电流方向的定向迁移，增加了机械稳定性，解决了碳化硅通孔在填充时易产生缺陷的问题。
附图说明
为了更清楚地说明本申请的技术方案，下面将对本申请的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图；
图1是本申请一实施例提供的一种碳化硅通孔结构的结构示意图；
图2是本申请一实施例提供的一种碳化硅通孔结构制备方法的步骤流程图；
附图标记说明：
101、碳化硅衬底；102、阻挡层；103、浸润层；104、种子层；105、填充层；106、抗反射层。
具体实施方式
为使本申请的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
发明人通过分析现有技术发现：现有技术在碳化硅通孔填充时，由于退火前后温差较大，填充剂和衬底之间的热膨胀系数（CTE）失配，产生较大的应力，导致填充剂垂直向外扩张，形成凸起。此外，填充材料和其他高温工艺的作用，还可能产生开裂分层的工艺缺陷。由于填充金属和衬底之间的CTE不匹配，通孔内部将产生热机械应力，从而可能发生开裂，影响器件的电性能。
参照图1，示出了本申请一实施例提供的一种碳化硅通孔结构；
包括依次层叠设置的阻挡层102、浸润层103、种子层104、填充层105和抗反射层106；
所述阻挡层102包括第一Ti层和第一TiN层；所述浸润层103的材质为Ti；所述种子层104的材质为Al；所述填充层105包括Cu和Al；其中，所述Cu的含量为0.1-1.0%；所述抗反射层106包括第二Ti层和第二TiN层。
在本申请的实施例中，相对于现有技术中的通孔填充过程易产生缺陷，导致器件失效，本申请提供了通过使用种子层和填充层两端设置Ti材质的浸润层和抗反射层，进而相互反应增强机械稳定性的解决方案，具体为：一种碳化硅通孔结构，依次层叠设置的阻挡层102、浸润层103、种子层104、填充层105和抗反射层106；所述阻挡层102包括第一Ti层和第一TiN层；所述浸润层103的材质为Ti；所述种子层104的材质为Al；所述填充层105包括Cu和Al；其中，所述Cu的含量为0.1-1.0%；所述抗反射层106包括第二Ti层和第二TiN层。通过设置材质为Ti的浸润层103和第二Ti层，将Al材质的种子层104与填充层105夹在中间，从而生成TiAl3，减少了Al原子沿电流方向的定向迁移，增加了机械稳定性，解决了碳化硅通孔在填充时易产生缺陷的问题。
需要说明的是，所述阻挡层102采用第一Ti层和第一TiN层组合，可以有效阻止铝硅相互扩散，降低短路风险；所述浸润层103夹在TiN和Al之间，有利于两步冷热沉积法的进行；所述种子层104具有良好的附着力，降低过孔的低接触电阻，促进所述填充层105的填充；采用掺杂Cu的Al作为填充层105，经退火后产生一定的晶界偏析，可以提高所述填充层105的稳定性；所述抗反射层106可以抵消高反射率和铝层对后续光刻工艺和器件性能的影响。
所述填充层105与所述种子层104被Ti夹在中间，在填充后的热处理过程中会发生TiAl3形成反应，这是一种硬质难熔金属间化合物，可提高电迁移阻力，减少Al原子沿电流方向的定向迁移，增加机械稳定性。
下面，将对本示例性实施例中一种碳化硅通孔结作进一步地说明。
在本发明一实施例中，所述浸润层103的厚度为10-15nm。
需要说明的是，所述浸润层103与所述阻挡层102的第一TiN层接触，在制备时也是在所述第一TiN层溅射获得。
在本发明一实施例中，所述第二Ti层厚度为5-10nm，所述第二TiN层厚度为20-30nm。
需要说明的是，所述抗反射层106包含两种分层沉积的金属层，第二Ti层和第二TiN层，所述第二Ti层可以与所述浸润层103一同与其二者之间的夹层Al反应，从而生成硬质难熔金属间化合物，所以将所述抗反射层106设置为两种金属的分层沉积。同时，所述抗反射层106可以抵消高反射率和铝层对后续光刻工艺和器件性能的影响。
在本发明一实施例中，所述第二Ti层的沉积温度为150-200℃，所述第二TiN层的沉积温度为180-250℃。
在本发明一实施例中，所述填充层105包括第一Al层和第二Al层；
所述第一Al层通过低温沉积生成，所述第一Al层厚度为200-500nm；所述第二Al层通过高温沉积生成，所述第二Al层厚度为1000-2000nm。
需要说明的是，所述填充层105为通过两步冷热沉积法分层沉积的，同时，将所述浸润层103夹在TiN和Al之间，也利于两步冷热沉积法的进行，所述种子层104有很好的附着力，降低过孔的低接触电阻，也促进Al的填充，掺杂Cu的Al填充层105经退火后产生一定的晶界偏析，提高所述填充层105的稳定性。
在本发明一实施例中，所述第一Al层与所述第二Al层的厚度比为1-2:10。
作为一种示例，所述第一Al层的厚度为200-500nm，所述第二Al层的厚度为1000-2000nm。
在本发明一实施例中，所述第一Al层的沉积温度为25-35℃，所述第二Al层的沉积温度为380-450℃。
需要说明的是，冷/热两次沉积在相同气体和压力环境下进行。
在本发明一实施例中，所述种子层的厚度为150-200nm。
在本发明一实施例中，所述第一Ti层厚度为10-20nm，所述第一TiN层厚度为20-30nm。
需要说明的是，所述阻挡层102中的第一Ti层通过离子化物理气相沉积（离子化PVD）获得；所述阻挡层102中的第一TiN层通过磁控溅射PVD沉积获得。
在本申请一实施例中，参照图2，还提出一种碳化硅通孔结构的制备方法，所述方法用于制备上述任一项所述的碳化硅通孔结构，包括：
S210、通过离子化物理气相沉积或磁控溅射PVD沉积在碳化硅衬底沉积第一Ti层和第一TiN层，生成阻挡层；
S220、通过磁控溅射PVD沉积在所述阻挡层顶部沉积Ti，生成浸润层；
S230、在所述浸润层顶部沉积金属Al，生成种子层；
S240、在所述种子层顶部沉积填充金属，生成填充层；其中，所述填充金属为掺杂Cu浓度为0.1-1.0%的Al；
S250、对所述填充层进行抛光，并在所述填充层顶部沉积第二Ti层和第二TiN层，生成抗反射层，完成碳化硅通孔结构的制备。
作为一种示例，在碳化硅衬底101通过离子化物理气相沉积（离子化PVD）获得所述阻挡层102中的第一Ti层，所述第一Ti层的沉积温度为150-200℃，工作气体为氩气（Ar），气体流量为50-70 mL/min，溅射功率为500-700W，沉积速率为0.1-0.15 nm/s，沉积厚度为10-20 nm；后通过磁控溅射PVD沉积获得所述第一TiN层，所述第一TiN层的沉积温度为180-300℃，靶材为Ti，通过与工作气体为氮气（N2）发生反应沉积TiN，优选的气体流量为50-70 mL/min，溅射功率为500-700 W，沉积速率为0.1-0.18 nm/s，沉积厚度为20-30 nm；
在无氧环境下进行原位快速退火，气体氛围为Ar，退火温度为350-450℃，优选的退火时间为 60-90 s；
通过磁控溅射PVD在退火后的所述阻挡层102顶部溅射所述浸润层103Ti层；沉积温度为250-450℃，沉积速率为0.05-0.1 nm/s，气体氛围为Ar，沉积厚度为10-15 nm；
通过磁控溅射PVD在所述浸润层103顶部沉积金属Al，生成种子层104；所述种子层104的沉积温度为300-350℃，沉积速率为0.1-0.12 nm/s，气体氛围为Ar，沉积厚度为150-200 nm；
通过磁控直流溅射物理气相沉积（磁控DCPVD）方法沉积填充金属，生成填充层105，所述填充层105金属是掺杂Cu的金属Al，Cu掺杂浓度为0.1-1%；具体的，通过冷/热两次分层溅射生成所述填充层105，第一层冷沉积温度为25-35℃，沉积速率为0.1-0.15 nm/s，沉积厚度为200-500 nm；第二层热沉积温度为380-450℃，沉积速率为0.1-0.3 nm/s，沉积厚度为1000-2000 nm。冷/热两次沉积在相同气体和压力环境下进行，冷/热沉积厚度比为0.1-0.2；
将所述填充金属层105进行平面抛光，随后在所述填充层105顶部沉积抗反射层106，所述抗反射层106包括第二Ti层和第二TiN层。通过离子化PVD法沉积所述第二Ti层，沉积温度为150-200℃，沉积速率为0.05-0.1 nm/s，气体氛围为Ar，沉积厚度为5-10 nm；后通过磁控PVD溅射所述第二TiN层，沉积温度为180-250℃，沉积速率为0.1-0.15 nm/s，气体氛围为N2，沉积厚度为20-30 nm。
进行无氧退火处理，退火温度为440-480℃，优选气体氛围为N2/Ar，退火时间为10-30 s，完成制备。
在一具体实现中，通过该填充方法获得的通孔主要结构包括碳化硅衬底101、阻挡层102、浸润层103、种子层104、填充层105和抗反射层106。
选用4H-SiC作为衬底，经DRIE技术进行打孔，形成符合器件要求尺寸的通孔；再通过热氧化或PECVD制作厚度大于0.1μm的SiO2绝缘层，形成带通孔的碳化硅衬底101；
所述阻挡层102中Ti层通过离子化PVD获得。Ti层的沉积温度为150℃，工作气体为Ar，气体流量为55 mL/min，溅射功率为500 W，沉积速率为0.1 nm/s，沉积厚度为10 nm。所述阻挡层102中TiN层通过磁控溅射PVD沉积获得，TiN层的沉积温度为200℃，靶材为Ti，通过与工作气体为N2发生反应沉积TiN，气体流量为60 mL/min，溅射功率为500 W，沉积速率为0.12 nm/s，沉积厚度为20 nm；
将沉积阻挡层后的晶圆在无氧环境下进行原位快速退火，气体氛围为Ar，退火温度为380℃，退火时间为60 s；
通过磁控溅射PVD在退火后的阻挡层上溅射所述浸润层103的Ti层，沉积温度为300℃，沉积速率为0.05 nm/s，气体氛围为Ar，沉积厚度为10 nm；
通过磁控溅射PVD在所述浸润层103上沉积金属Al的种子层104，沉积温度为310℃，沉积速率为0.1 nm/s，气体氛围为Ar，沉积厚度为150 nm；
通过冷/热两次磁控DCPVD溅射填充金属Al（Cu），其中Cu掺杂浓度为0.5%；第一层冷沉积温度为25℃，沉积速率为0.1 nm/s，沉积厚度为280 nm；第二层热沉积温度为410℃，沉积速率为0.1-0.3 nm/s，沉积厚度为1500 nm；
将填充金属层进行平面抛光，随后沉积所述抗反射层106。通过离子化PVD法沉积抗反射Ti层，沉积温度为180℃，沉积速率为0.05 nm/s，气体氛围为Ar，沉积厚度为5 nm；随后，通过磁控PVD溅射抗反射TiN层，沉积温度为200℃，沉积速率为0.12 nm/s，气体氛围为N2，沉积厚度为30 nm；
将沉积抗反射层后的碳化硅晶圆进行退火处理，退火温度为450℃，退火时间为10s，完成制备，制备成品如图1所示。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种碳化硅通孔结构及其制备方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (9)
1.一种碳化硅通孔结构，其特征在于，包括依次层叠设置的阻挡层、浸润层、种子层、填充层和抗反射层；
所述阻挡层包括第一Ti层和第一TiN层；所述浸润层的材质为Ti；所述种子层的材质为Al；所述填充层包括Cu和Al；其中，所述Cu的含量为0.1-1.0%；所述抗反射层包括第二Ti层和第二TiN层；其中，所述浸润层厚度为10-15nm；所述浸润层与所述种子层接触生成TiAl3，所述填充层与所述抗反射层接触生成TiAl3。
2.根据权利要求1所述的碳化硅通孔结构，其特征在于，所述第二Ti层厚度为5-10nm，所述第二TiN层厚度为20-30nm。
3.根据权利要求2所述的碳化硅通孔结构，其特征在于，所述第二Ti层的沉积温度为150-200℃，所述第二TiN层的沉积温度为180-250℃。
4.根据权利要求1所述的碳化硅通孔结构，其特征在于，所述填充层包括第一Al层和第二Al层；
所述第一Al层通过低温沉积生成，所述第一Al层厚度为200-500nm；所述第二Al层通过高温沉积生成，所述第二Al层厚度为1000-2000nm。
5.根据权利要求4所述的碳化硅通孔结构，其特征在于，所述第一Al层与所述第二Al层的厚度比为1-2:10。
6.根据权利要求4所述的碳化硅通孔结构，其特征在于，所述第一Al层的沉积温度为25-35℃，所述第二Al层的沉积温度为380-450℃。
7.根据权利要求1所述的碳化硅通孔结构，其特征在于，所述种子层的厚度为150-200nm。
8.根据权利要求1所述的碳化硅通孔结构，其特征在于，所述第一Ti层厚度为10-20nm，所述第一TiN层厚度为20-30nm。
9.一种碳化硅通孔结构的制备方法，其特征在于，所述方法用于制备权利要求1-8中任一项所述的碳化硅通孔结构，包括：
通过离子化物理气相沉积或磁控溅射PVD沉积在碳化硅衬底沉积第一Ti层和第一TiN层，生成阻挡层；
通过磁控溅射PVD沉积在所述阻挡层顶部沉积Ti，生成浸润层；
在所述浸润层顶部沉积金属Al，生成种子层；
在所述种子层顶部沉积填充金属，生成填充层；其中，所述填充金属为掺杂Cu浓度为0.1-1.0%的Al；
对所述填充层进行抛光，并在所述填充层顶部沉积第二Ti层和第二TiN层，生成抗反射层，完成碳化硅通孔结构的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311824578.4A CN117476582B (zh) | 2023-12-28 | 2023-12-28 | 一种碳化硅通孔结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311824578.4A CN117476582B (zh) | 2023-12-28 | 2023-12-28 | 一种碳化硅通孔结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117476582A CN117476582A (zh) | 2024-01-30 |
| CN117476582B true CN117476582B (zh) | 2024-03-29 |
Family
ID=89640083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311824578.4A Active CN117476582B (zh) | 2023-12-28 | 2023-12-28 | 一种碳化硅通孔结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117476582B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109955A (zh) * | 2017-12-13 | 2018-06-01 | 华中科技大学 | 一种用于填充垂直硅通孔tsv的复合材料及其填充方法 |
| CN116130411A (zh) * | 2022-11-01 | 2023-05-16 | 杭州富芯半导体有限公司 | 一种具备防止铜扩散结构的半导体制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8941239B2 (en) * | 2012-04-13 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper interconnect structure and method for forming the same |
| US8791005B2 (en) * | 2012-06-18 | 2014-07-29 | International Business Machines Corporation | Sidewalls of electroplated copper interconnects |
| US10804163B2 (en) * | 2018-10-31 | 2020-10-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of metal gate formation and structures formed by the same |
-
2023
- 2023-12-28 CN CN202311824578.4A patent/CN117476582B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109955A (zh) * | 2017-12-13 | 2018-06-01 | 华中科技大学 | 一种用于填充垂直硅通孔tsv的复合材料及其填充方法 |
| CN116130411A (zh) * | 2022-11-01 | 2023-05-16 | 杭州富芯半导体有限公司 | 一种具备防止铜扩散结构的半导体制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117476582A (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| TWI502646B (zh) | 鈷金屬障壁層 | |
| TW591747B (en) | Method of fabricating semiconductor device | |
| TWI619171B (zh) | 障壁層 | |
| JP3955386B2 (ja) | 半導体装置及びその製造方法 | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4169950B2 (ja) | 半導体装置の製造方法 | |
| TW201444021A (zh) | 銅／銅錳合金阻障層 | |
| US20040224500A1 (en) | Method of forming metal line of semiconductor device | |
| CN101692437A (zh) | 一种选择性淀积铜互连扩散阻挡层的方法 | |
| CN102437104B (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
| CN117476582B (zh) | 一种碳化硅通孔结构及其制备方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN102437105B (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| CN102693958A (zh) | 一种采用新型扩散阻挡层的铜互连结构及其制备方法 | |
| KR100371508B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH11283979A (ja) | 半導体装置の製造方法 | |
| CN103187361A (zh) | 铜互连层的制造方法 | |
| CN101431048A (zh) | 制造半导体器件的方法 | |
| CN112018079B (zh) | 一种铜互连结构及其制备方法 | |
| CN112466845B (zh) | 一种硅通孔结构及其制备方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN112133675A (zh) | 一种金属扩散阻挡层结构及其形成方法 | |
| KR100569580B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |