CN108109955A - 一种用于填充垂直硅通孔tsv的复合材料及其填充方法 - Google Patents

一种用于填充垂直硅通孔tsv的复合材料及其填充方法 Download PDF

Info

Publication number
CN108109955A
CN108109955A CN201711329523.0A CN201711329523A CN108109955A CN 108109955 A CN108109955 A CN 108109955A CN 201711329523 A CN201711329523 A CN 201711329523A CN 108109955 A CN108109955 A CN 108109955A
Authority
CN
China
Prior art keywords
tsv
diamond
composite
silicon hole
hole tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711329523.0A
Other languages
English (en)
Inventor
程晓敏
陈高翔
宋夷斌
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201711329523.0A priority Critical patent/CN108109955A/zh
Publication of CN108109955A publication Critical patent/CN108109955A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种用于填充垂直硅通孔TSV的复合材料及其填充方法，其中该复合材料主要由金刚石和铜组成，金刚石的直径小于1um,该金刚石为单晶金刚石或掺硼金刚石；填充方法是预先在TSV通孔内溅射粘附层、阻挡层、种子层，通过复合电沉积方法沉积复合材料，再通过通电使金属铜原子顺着电流方向附着沉积至填满TSV孔，从而在硅圆片上形成完整填充的复合材料层。本发明通过对该复合材料关键的内部组成及结构，相应填充方法关键的整体工艺流程设计、以及各个步骤的条件及参数进行改进，以特定的复合材料作为通孔填充材料，并且利用特定的填充方法，可提高TSV的可靠性并有效降低其失效率，有效避免填充缺陷。

Description

一种用于填充垂直硅通孔TSV的复合材料及其填充方法
技术领域
本发明属于微电子制造或处理半导体或固体器件方法的技术领域，更具体地，涉及一种用于填充垂直硅通孔TSV的复合材料及其填充方法，可有效提高TSV器件可靠性。
背景技术
集成电路的集成度按摩尔定律在不断提高，半导体技术也持续的飞速发展。目前集成度提高主要是采取减小最小特征尺寸，最小特征尺寸从90纳米逐渐降低，甚至到14纳米，并向所谓物理极限的10纳米突破，从而使得在给定的区域能够集成更多的元件。但上述的减小最小特征尺寸在实质上基本都是二维集成，也就是在半导体晶圆平面上集成尽可能多的元件，但是随着集成电路技术走向10纳米技术平台之后，系统复杂性、设备投资成本、集成密度以及潜在的物理极限等方面带来的困难急剧上升。为此，就如同由平楼向高楼发展，利用现代电子封装技术实现高密度的三维集成，成为了微电子电路系统级集成的重要技术途径。
在众多的三维封装技术中，垂直硅通孔(Through-Silicon-Via，TSV)技术成为各国现在研究的热点，TSV技术具有如下优势:互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著的减小RC延迟和电感效应，提高数字信号传输速度和微波的传输；实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期TSV能够降低芯片功耗大约40％，是一种十分理想的能有效解决目前集成电路技术困境的封装技术。
尽管3D-TSV封装技术具有诸多优势，但目前仍存在一些不利因素制约3D-TSV集成封装技术的发展。具体包括:制备工艺繁琐、复杂，设计软件和方法的缺失、功率密度增加导致的热机械可靠性问题、电性能可靠性问题、关键工艺与设备问题以及系统测试难题等。其中，3D-TSV封装涉及的关键工艺技术包括:高深宽比TSV的刻蚀、无缺陷高深宽比TSV电镀填充技术、晶圆减薄技术、多层对准与键。其中，尤以3D-TSV封装技术的热机械可靠性和电性能可靠性问题为重中之重的难度，也是该工艺技术实现批量生产的巨大挑战。3D-TSV封装技术的失效模式主要是热机械载荷引起的，包括焊点的失效、TSV本身的失效、芯片的破裂与疲劳失效、器件界面间的分层、剥离与裂纹等。
进一步的研究发现，TSV金属层的选材很大程度的影响了3D-TSV封装技术的热机械可靠性和电性能可靠性，目前工业普遍使用的是铜，金属铜材料优势在于导电性好，价格低廉。但是铜的热膨胀系数是17.5ppm/K，而硅只有2.5ppm/K，因为铜与硅之间存在较大的热膨胀不匹配，在受热情况下会易造成系统内很大的应力,这也导致了在实际生产中，经常出现TSV金属层因受热膨胀导致的与阻挡层断裂和与pad断裂的情况，从而导致器件的失效。故寻找到一种高热导率、高电导率、低热膨胀率的金属层材料将对TSV的可靠性有很大的帮助。
金刚石的热导率最高可达2000W/(m·K),其热膨胀系数也比较低，可低至1.2ppm/k左右，且不存在各向异性。以铜、银等高热导率金属为基体，含有金刚石的复合材料在室温下热导率有望达到500～800W/(m·K),热膨胀系数在4～6ppm/K，与硅的热膨胀系数相差不大。故Diamond/Cu复合材料开始在业界得到广泛关注，它是由高热导率、低膨胀率的金刚石和导热导电性能良好的铜制成的互不固溶且能发挥各个组元特性的复合材料,具有以下优点：(1)热导率高；(2)改变金刚石和铜质量分数就可以控制热膨胀系数(CTE)；(3)密度小；(4)可镀覆性和可加工性较好，可进行线切割，研磨和表面镀金。相比于其他的石墨铜复合材料、碳铜复合材料等，它有三大优势：(1)在水溶液和非水溶液中有很宽的电势窗口；(2)具有无可比拟的物理性能，包括高硬度、高空穴迁移率、高导热和优良的耐辐射性、耐腐蚀性；(3)拥有很高的化学和电化学稳定性。
导电性是考究微电子封装材料的重要属性之一，对于较大尺寸的金刚石颗粒，由于它的立方结构，带隙宽度较大，通常为优良的绝缘体。而硼掺杂金刚石可以使金刚石成为空穴型半导体，具有导电性能，同时有研究表明，对于极小尺寸的金刚石，尤其是尺寸小于1um的金刚石微粒，由于其拥有极大的比表面积，且表面具有较多的结构缺陷，使得它无需掺杂就已经具有较高的导电性。
虽然Diamond/Cu复合材料被视作下一代电子封装领域的优良材料，还未有相关文献提出将其应用于三维芯片封装中，尤其是TSV金属层的填充之中。同时通常的Diamond/Cu材料中的金刚石尺寸为200um左右，而这样的尺寸对于孔径为1um～200um的TSV孔是不适用的。但如果使用更小尺寸的金刚石颗粒，如尺寸小于1um的单晶金刚石微粉或纳米金刚石。那么生成的Diamond/Cu材料，由于其高热导率低热膨胀率的特性，将是TSV金属层的优秀填充材料。
目前国内外工业界生产Diamond/Cu材料主要采用的是高温烧结法、冲击波固结法、放电等离子烧结法或粉末冶金法，通过这种方法生成的Diamond/Cu复合材料通常尺寸较大，也不适用于TSV通孔填充的工艺，为了与填充TSV金属层的传统工艺对应，一种给TSV填充Diamond/Cu复合材料的新型填充工艺需要被应用在工业之中。
目前TSV金属层填充方法主要包括了化学气相沉积(CVD)、物理气相沉积(PVD)、化学镀(Electroless Plating)和电镀(Electroplating)四种方法，使用较多的是化学镀和电镀这两种方法。而传统的电镀铜工艺在处理复合材料时效果并不理想，也易形成填充缺陷，在之后受热膨胀易形成断裂点，所以该填充Diamond/Cu复合材料的工艺，还应优化TSV的填充缺陷问题。
复合电沉积技术是一种在沉积功能金属基复合材料方面有特殊优越性的技术，在复合电沉积过程中，悬浮于溶液中的固体微粒，首先在体系作用下被带到阴极表面，并弱吸附于阴极表面，然后在静电场的帮助下脱去水化膜，并强吸附于阴极表面，最后逐渐被电沉积的金属嵌合形成复合镀层。但由于TSV孔径较小，TSV的复合材料填充本身存在难度，所以平时多采用Cu等材料填充，未有文献将这项复合电沉积工艺技术应用于三维封装TSV孔金属层的填充之中。
发明内容
针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种用于填充垂直硅通孔TSV的复合材料及其填充方法，其中通过对该复合材料关键的内部组成及结构，相应填充方法关键的整体工艺流程设计、以及各个步骤的条件及参数(如所沉积材料的组分及厚度、复合电沉积参数等)进行改进，以具有特定组成和结构的复合材料作为通孔填充材料来提高TSV的可靠性并有效降低其失效率，并且利用特定的填充方法，可实现垂直硅通孔内复合材料的填充并有效避免填充缺陷。本发明中的复合材料是Diamond/Cu复合材料，即以Diamond/Cu复合材料作为TSV金属层填充的材料，由于TSV金属层常用材料铜与硅片等存在较大的热膨胀率差异，在工作环境中TSV金属层易因受热膨胀引起的热应力而导致与硅基层、阻挡层或焊料断裂的情况，从而导致器件的失效，而该复合材料保留了铜与金刚石各自的优势并弥补了互相的劣势，将铜的高热导率高电导率低价格与金刚石的高热导率低热膨胀率相结合，形成一种可通过调节材料比例来实现可控热膨胀率同时具有高热导率高电导率的复合材料，适配于TSV中需求的填充材料属性，能有效提高TSV的可靠性，降低因金属层材料与硅基层、阻挡层与焊料存在较大热膨胀率的差异而导致断裂失效的可能性。
为实现上述目的，按照本发明的一个方面，提供了一种用于填充垂直硅通孔TSV的复合材料，其特征在于，该复合材料主要由金刚石和铜组成，
其中，所述金刚石的直径小于1um,该金刚石为单晶金刚石或掺硼金刚石。
作为本发明的进一步优选，所述复合材料的热膨胀系数为4～6ppm/K，导热系数为500～800W/(m·K)；优选的，该复合材料中所述金刚石与所述铜两者的质量比为1:9～7:3。
按照本发明的另一方面，本发明提供了一种垂直硅通孔TSV的填充方法，其特征在于，包括以下步骤：
(1)在硅晶圆衬底上形成牺牲层；
(2)采用光刻工艺沿着竖直方向对所述步骤(1)得到的所述衬底进行刻蚀，从而在该衬底上形成一个轴向与该衬底上表面垂直的垂直硅通孔TSV；
(3)在所述步骤(2)得到的所述衬底的表面依次沉积粘附层、阻挡层和金属种子层；
(4)对所述步骤(3)得到的所述衬底涂抹光刻胶并采用光刻工艺处理，使得该衬底上仅有所述垂直硅通孔TSV被暴露出来；
(5)对金刚石颗粒进行敏化-活化处理的预处理，再将预处理后的金刚石颗粒加入到镀铜镀液中，搅拌使所述金刚石颗粒充分悬浮于该镀液中从而得到复合镀液；
(6)将所述步骤(4)得到的所述衬底其垂直硅通孔TSV置于所述步骤(5)得到的所述复合镀液的环境中，加入阳极，然后以所述金属种子层为阴极，通电进行电沉积，直至在该垂直硅通孔TSV内部表面沉积形成复合材料层；优选的，该复合材料层的总厚度为该垂直硅通孔TSV孔径的4/5以上；
(7)干燥所述步骤(6)所得垂直硅通孔TSV表面，然后将该垂直硅通孔TSV与金属铜基板连接，接着通过该金属铜基板向所述垂直硅通孔TSV引入电流，利用电流的电迁移作用使该金属铜基板中的铜向含有复合材料的垂直硅通孔TSV中迁移填充，直至该垂直硅通孔TSV被填充满；
优选的，所述电迁移的处理时间为80～150min，更优选为100min；
(8)对所述步骤(7)所得的衬底涂抹光刻胶并采用光刻工艺处理，去除该衬底表面上的粘附层和阻挡层，从而完成对垂直硅通孔TSV的填充。
作为本发明的进一步优选，所述步骤(2)得到的所述垂直硅通孔TSV为圆柱形、圆台形或矩形。
作为本发明的进一步优选，所述步骤(6)中，所述电沉积为复合电沉积；所述步骤(5)中，所述镀铜镀液包括CuSO4、EDTA以及甲醛，其中所述EDTA还可以被酒石酸钾钠替代，该镀铜镀液中各成分的含量为CuSO410～15g/L,EDTA 4.5～5.5g/L，甲醛65～75g/L；
该复合电沉积采用技术参数满足：阴极电流密度为1.4A/dm2～3.8A/dm2，搅拌强度为20rpm～200rpm，所述复合镀液中金刚石含量为2g/L～10g/L，金刚石平均粒径为0.25um～0.5um，电镀时间为10～15h。
作为本发明的进一步优选，所述步骤(2)得到的所述垂直硅通孔TSV为两端开放的通孔，或者为一端开放且另一端封闭的盲孔；优选的，该垂直硅通孔TSV通过反应离子刻蚀方式或波什刻蚀工艺形成，深宽比范围为1：1～20：1，直径为1um～200um；优选的，所述步骤(1)中，所述硅晶圆衬底的厚度在50um～300um。
作为本发明的进一步优选，所述步骤(2)中、所述步骤(4)和所述步骤(8)中的所述光刻工艺均为深反应离子刻蚀工艺；所述步骤(3)中，所述阻挡层是采用PECVD或真空气相沉积技术沉积得到的，所述粘附层和所述金属种子层均是采用高离子化金属等离子磁控溅射技术；
所述步骤(3)中，所述粘附层的材料为TiN，优选采用溅射、PVD或ALD方法生长；所述阻挡层的材料为SiO2或Si3N4，优选通过热氧化或气相沉积的工艺形成；所述金属种子层的材料为Cu或W，采用高离子化金属等离子磁控溅射技术形成；
所述步骤(3)中，所述金属种子层的单层厚度不大于所述步骤(2)所得垂直硅通孔TSV直径的1/3。
作为本发明的进一步优选，所述步骤(8)中，在所述去除该衬底表面上的粘附层和阻挡层之后，该衬底还在惰性气体的保护下进行有热处理；该热处理优选是在200～300℃的温度下处理30～60min。
作为本发明的进一步优选，所述步骤(7)使用电路条件为施加电流1.0～2.0A、温度200～300℃的条件，并且是在保护气体下进行的；优选的，所述保护气体为氮气或氮氢混合气。
作为本发明的进一步优选，所述步骤(7)中，所述通过该金属铜基板向所述复合材料层引入电流，是将该复合材料层上的两点与金属铜基板电接触，然后通电；这两点在所述衬底上表面上的投影沿该垂直硅通孔TSV的中心轴线对称分布。
通过本发明所构思的以上技术方案，与现有技术相比，提供了一种用于填充硅基TSV的新型复合材料及其填充方法。首先，本发明采用了Diamond/Cu复合材料作为TSV填充的材料(金刚石的直径小于1um,可以为单晶金刚石微粉、纳米金刚石或掺硼金刚石)，保留了两种材料各自的优势并弥补了互相的劣势，将铜的高导热率低价格与金刚石的高热导电导率低热膨胀率相结合，形成一种可通过调节比例来实现控制热膨胀率的复合材料，适配于TSV中需求的填充材料属性，有效提高TSV孔的可靠性，降低其金属层因与硅基层、阻挡层与焊料层有较大热膨胀率的差异而导致的断裂失效的可能性。同时针对已有技术中存在的缺陷，提供一种TSV通孔复合材料填充工艺。其特征在于在所述TSV通孔内通过复合电沉积复合材料，再通过通电使金属铜原子沿电流方向沉积至填满TSV孔，最后通过热处理工艺在硅圆片上的TSV通孔。此外，对于硅圆片表面刻蚀的孔为盲孔的条件下，则在步骤(7)之后采用CMP机械磨削及化学机械抛光减薄工艺，对硅圆片进行减薄暴露出金属填充物。
同时本发明也旨在减小深孔复合材料填充常见的填充缺陷，金刚石的导电特性优异，纵向生长的金刚石除了起到导通整个电路的作用外，同时能够作为金属铜粒子初始沉积位置。金属铜粒子在通路中会沿着金刚石向一侧运动，过程中会以Diamond/Cu复合材料作为初始沉积位置，以类似于枝晶生长的模式围绕Diamond/Cu复合材料逐渐沉积生长。此种生长方式是一种高度方向上的同时生长模式，围绕Diamond/Cu生长出的金属铜粒子逐渐沉积长大直至彼此接触，填充满整个通孔。本发明中提出的复合电沉积填充方法区别于一般电镀过程。电镀过程中电解质中的金属离子获得电子变为金属单质粒子，逐层的自下而上生长。由于沉积过程中电流和化学助剂等参数的影响，常常会造成通孔内部填充不满的现象，或者填充完毕后金属呈v形，通孔中心有大部分未填充，这两种情况都将极大的影响通孔的导电性能。如果能进一步采用本发明进行通孔的填充，能够避免上述方法中极易出现的问题。电路导通情况下，基板处的金属铜在电流的携带下可以不断的向TSV内迁移，因此本发明能够完成高深宽比(高达20∶1)通孔的填充，远远超出一般化学镀或电镀的水平。可见，本发明通过使用复合电沉积技术，不仅能够有效进行复合材料的填充，同时还能优化填充缺陷问题，十分适配于在TSV中填充Diamond/Cu复合材料，是一种理想的给TSV金属层填充复合材料的工艺。另外，步骤(4)是均匀涂抹光刻胶保护硅圆片的其余部分，采用光刻工艺暴露出通孔；Diamond/Cu复合材料的金属种子层厚度示TSV直径而定，为要达到最好的应用效果，单层厚度不大于TSV直径的1/3；硅通孔的形状可以为圆柱形、圆台形、矩形(当TSV为圆台形时，其孔径除特别说明的外均指其平均孔径，即大孔径与小孔径两者的平均值，优选的，平均孔径为1～200um，圆台形上孔径不超过下孔径的1/2以上，斜度不超过45度；当TSV为矩形时，其孔径除特别说明的外均指其除开深度参数外的边长，优选的，矩形的长宽保持一致，均为1～200um)，相应的，通孔内最终形成的金属填充物为柱状、圆台状或立方体状结构；步骤(7)使用电路条件优选是在温度270℃的条件下进行的。
本发明通过对金刚石进行预处理，再经过复合镀，形成一层Diamond/Cu金属种子层，再制配出稳定性较高的化学镀铜镀液，成分组成为CuSO4、EDTA/酒石酸钾钠、甲醛，通过复合电沉积将Diamond/Cu复合材料沉积填充到TSV中(在利用复合电沉积在通孔内部表面沉积形成一定厚度的复合材料层后，可干燥内表面，将通孔两侧与金属铜基板连接；完成后将金属接入电路，检测电路是否能够导通。通过电流方向利用电迁移作用，使底部铜基板中的铜将向含有Diamond/Cu复合材料的TSV通孔填充，经过例如100min的不断沉积直至通孔被填满)。由于铜在硅或其他介质中都有较好的电子迁移率，一旦铜原子进入硅器件，便会成为深能级受主杂质，从而产生复合中心使载流子寿命降低，使得介电性能严重退化，最终导致器件性能退化甚至失效；另外铜和介质的粘附性能较弱，也较易受到腐蚀；为了避免铜互连电路中的合金化，阻止填充金属(如铜)向硅基层扩散，必须加入阻挡层，从而提高芯片的电学可靠性和稳定性。大多数情况下阻挡层采用SiO2。复合电沉积时，复合沉积层中金刚石的含量先随阴极电流密度的增大而增大，当电流密度为3A/dm2时达到顶峰，继续增大，金刚石含量降低。
本发明中采用的Diamond/Cu复合材料是以铜为基体材料，以金刚石为增强体材料，在固相基体中不形成固溶物和化合物的添加成分，对基体金属导电性影响不大，所以不会明显降低材料的导电率，综上使得它能够取代目前广泛应用Cu、W-Cu、Al/SiC和ALN等材料，在各种微波二极管、集成电路的底座和手机中都具有广泛的应用，充分解决微波功率器件的散热问题，满足轻量化，大大降低产品的重量，保证和提高产品的散热性能、工作稳定性和可靠性。本发明利用复合电沉积技术解决传统电镀铜工艺存在的问题。
综上，本发明提供了提高TSV器件可靠性的方法，一方面通过填充材料的创新，采用Diamond/Cu复合材料作为填充材料，有效减小TSV金属层材料的热膨胀率，提高热可靠性，另一方面利用了新颖的填充方法，试图将Diamond/Cu复合材料填充的更为均匀可靠，解决一直存在的填充缺陷问题。本发明的优点是工艺简单、能有效形成具有高电导率、高可靠性、高散热性能的垂直硅通孔金属填充层，同时减小深孔复合材料填充常见的填充缺陷，为垂直硅通孔(TSV)技术提供了一条新的解决方案。
附图说明
图1是说明使用常规电镀铜工艺进行TSV铜填充的方法的示意图。如图1中的(a)～(f)所示，常规的铜填充TSV的制备过程包括，(a)：在硅圆片衬底上形成牺牲层；(b)：采用光刻工艺沿着竖直方向对所述结构进行刻蚀，并形成一个其轴向与衬底上表面垂直的通孔；(c)，(d)：通孔表面溅射粘附层、阻挡层、种子层，(c)为溅射开始时的示意，(d)为溅射完成时的示意；(e)：均匀涂抹光刻胶保护硅圆片的其余部分，采用光刻工艺暴露出通孔；(f)：将垂直硅通孔置于镀铜镀液环境中，以金属种子层为阴极，进行电镀，直至在通孔内部表面沉积铜材料层，形成铜填充TSV孔。
图2是说明包含用根据本发明实施方案的TSV填充金刚石铜复合材料的截面图。如图2中的(a)～(i)所示，本发明进行复合材料填充TSV的制备过程包括，(a)：在硅圆片衬底上形成牺牲层(b)：采用光刻工艺沿着竖直方向对所述结构进行刻蚀，并形成一个其轴向与衬底上表面垂直的通孔；(c)，(d)：通孔表面溅射粘附层、阻挡层、种子层；(e)：均匀涂抹光刻胶保护硅圆片的其余部分，采用光刻工艺暴露出通孔；(f)：对金刚石进行预处理，进行敏化-活化处理，再加入到镀液中，机械搅拌至金刚石颗粒充分悬浮于镀液中，将垂直硅通孔置于镀液环境中，加入阳极板，以金属种子层为阴极，通电进行复合电沉积，直至在通孔内部表面沉积形成一定厚度的复合材料层；(g)：干燥内表面，将通孔两侧与金属铜基板连接(首次电镀时，复合材料层是在通孔的底面和四壁上沉积，从而形成中空结构，干燥内表面即指干燥中空结构的壁)。完成后将金属接入电路，检测电路是否能够导通；如果不能导通则可以重复接入直至导通。通过电流方向利用电迁移作用，使铜基板中的铜向含有Diamond/Cu复合材料的TSV通孔填充，经过100min的不断沉积直至通孔被填满(即，干燥内表面，将通孔两侧与金属铜基板连接。完成后将金属接入电路，检测电路是否能够导通。通过电流方向利用电迁移作用，使底部铜基板中的铜将向含有Diamond/Cu复合材料的TSV通孔填充，经过100min的不断沉积直至通孔被填满)；(h)，(i)：均匀涂抹光刻胶于通孔填充金属部分；去除圆片表面的粘附层，阻挡层，在惰性气体的保护下，进行热处理，最终完成硅圆片通孔内的复合材料填充。
图3是显示本发明所使用的Diamond/Cu复合材料中金刚石在复合材料的示意图。如该图所示，该复合材料以铜为基体材料，金刚石为增强体材料，金刚石均匀在铜中分布，形成非固溶复合材料。
图4、图5分别是Cu与Diamond：Cu＝3:7时的TSV孔等效应力与形变位移量对比图。如这些图所示，TSV分别填充铜与Diamond：Cu＝3:7复合材料时，TSV所受热应力从78.37Mpa下降到73.84Mpa，下降了5％，同时形变位移量由0.00583um下降到了0.00528um,下降了近10％，这是由于复合材料的膨胀系数比原材料小并且弹性模量比原材料大，这说明复合材料在降低TSV所受热应力与受热形变方面从而提高TSV器件可靠性方面有明显作用。
图6、图7分别是不同Diamond：Cu比例时的TSV对应的等效应力图和形变位移量图。如这些图所示，在金刚石含量由0％上升到70％的过程中，TSV所受热应力逐渐减小，由78.37Mpa下降到68.42Mpa，下降了12.7％，TSV形变位移量由0.00583um下降到了0.0035um，下降了40％，在实验范围内，TSV所受热应力和形变位移量随着金刚石在复合材料中的成分比增加而逐渐减小，这表明了TSV的可靠性在逐渐变好。
图8是显示不同Diamond：Cu比例时复合材料对应的电导率图。如该图所示，在在金刚石含量由0％上升到70％的过程中，TSV的导电性能下降，但是总体维持在原材料导电率的75％以上，不会明显降低TSV的导电性能而导致器件失效。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明利用Diamond/Cu复合材料作为TSV的填充材料，一方面保证了TSV的力学性能，同时降低了填充材料与基体晶圆之间热膨胀系数的差距，提高了TSV的可靠性；另一方面保持了填充材料的导热率和导电率，因而能够确保TSV在使用过程中的热学与电学性能可靠性。在制备工艺上，利用物质粒子随电子迁移的特性，将原先分布于通孔两侧的金属引入到通孔内部，完成通孔的填充。本发明中，利用预先加入的金刚石，形成金刚石铜复合材料，一是作为通孔内已有的导电物质保证填充过程中电流的导通，另一方面是作为金属铜在通孔内部填充时的初始沉积场所，因而保证了后续填充过程中不易造成孔洞等缺陷，确保样品的质量。整个过程中不需要化学添加剂的参与，方法安全可靠。
本方法的填充方法，概括来讲是：预先在所述TSV通孔内溅射粘附层、阻挡层、种子层，通过复合电沉积方法在金属层沉积Diamond/Cu复合材料，烘干后再通过通电使金属铜原子顺着电流方向附着沉积至填满TSV孔，最后通过热处理工艺在硅圆片上形成完整填充的复合材料层。
以下为具体实施例：
实施例1：
步骤一：在硅圆片上采用深反应离子刻蚀(DRIE)或者感应耦合等离子体技术(ICP)在刻蚀出通孔，硅圆片的厚度为50um～300um，该孔可以是圆孔或方孔，孔径为0um～200um，深宽比为5：1～20：1；
步骤二：用去离子水冲洗消除晶圆和盲孔表面残余的离子，并在保护气氛下放入干燥箱内干燥；
步骤三：在通孔的表面依次一层粘附层、阻挡层和种子层，粘附层的厚度大约为50nm～100nm，阻挡层的厚度大约为0.5um～1um，种子层厚度为0.5um～1um；所述粘附层的材料选用TiN，采用溅射方法生长，所述阻挡层的材料选用为SiO2，采用真空气相沉积技术沉积得到，所述金属种子层的材料选用Cu，采用高离子化金属等离子磁控溅射技术形成。同时涂抹光刻胶并采用光刻工艺处理，使得该衬底上仅有所述垂直硅通孔TSV被暴露出来；
步骤四：对金刚石进行预处理，进行敏化-活化处理，再加入到镀液中，机械搅拌至金刚石充分悬浮于镀液中；
步骤五：将垂直硅通孔置于镀液环境中，加入阳极板，以金属种子层为阴极，通电进行复合电沉积，直至在通孔内部表面沉积形成一定厚度的复合材料层；
步骤六：对上述获得的含有Diamond/Cu复合材料的TSV样品背面进行减薄处理直至获得TSV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通。
步骤七：向上述检测后的电路施加电流1.0A、温度270℃的条件，电流方向自下而上，则利用电迁移作用，底部铜基板中的Cu将向含有Diamond/Cu复合材料的TSV通孔填充，经过100min的不断沉积直至通孔被填满。将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TSV通孔。
步骤说明：
由于半导体衬底通常都具有相当的厚度，步骤一所述形成通孔的工艺为等离子刻蚀工艺通常为波什刻蚀技术(Bosch process)，波什刻蚀能够形成深宽比相当高的垂直通孔，若因为工艺因素导致形成圆台形口，允许斜度为小于10度。
步骤二中保护气氛可为氮气或者氩气，干燥环境为120度下干燥30min。
步骤三中，粘附层的材料可以为TiN、Ni，可以采用溅射、PVD、ALD等方法生长。
步骤三中的阻挡层材料可以为SiO2或Si3N4，厚度为0.5um～1um，SiO2的形成一般采用PECVD技术。
步骤三中的种子层的材料可以为Cu或W，通过溅射方式生长，厚度为0.5um～1um。
步骤四中所述金刚石的预处理可通过分别在10％NaOH溶液和30％的HNO3溶液中煮沸30min，进行除油和粗化处理，蒸馏水漂洗至中性。再使用胶体钯活化法，进行敏化-活化处理，使金刚石表面凹面吸附力变大，为化学镀时金属沉积层的生长提供有利条件。
步骤四中敏化-活化所用胶体钯溶液配制过程如下，先配制A、B溶液：B溶液配制次序：1.将70gSnCl2加入100ml浓盐酸中搅拌至溶解；2.加入7g Na2SnO3搅拌均匀，即B液。A溶液配制次序：1.将1g PbCl2加入到200ml浓盐酸中搅拌至溶解；2.加100ml水，于28～32度加入2.54g SnCl2，即A液。总体配置次序：1.A溶液反应10min后，将A溶液倒入B溶液中，搅拌均匀。2.将1所得溶液置于40～50度水溶液中保持3h，然后加去离子水至1L，即得胶体钯溶液。
步骤四中所用复合电沉积镀液的配置，将硫酸铜和盐酸用蒸馏水配制成硫酸铜溶液，然后再搅拌条件下将浓硫酸缓缓倒入溶液中，将混合溶液倒入容器中用用蒸馏水稀释至5升，用磁力搅拌器对镀液进行充分搅拌，使镀液中各种成分混合均匀，用10％稀硫酸调整pH值到工艺要求，并用水浴将镀液加热到规定的温度。
步骤四中先在外部槽中用机械搅拌法使金刚石颗粒充分悬浮，再将TSV置于镀液环境中。
步骤四中采用的复合电沉积镀液中的金刚石含量为2g/L，形成复合材料中金刚石与铜两者的比例为1:9。
步骤五中阳极可采用Cu电极，阴极即是金属种子层，同时作为原始种子层和金属沉积的基础支撑部分。
步骤五得到镀层的金刚石含量可以用稀硝酸溶解后用7211分光光度计以比浊法测定其中的金刚石含量，金刚石含量占比变化可以调节TSV填充材料的热膨胀系数。
步骤五中在实验室仿真环境中，当金刚石在Diamond/Cu复合材料的占比为0～70％时，随金刚石比例的增加，复合材料热膨胀系数逐渐降低，复合材料的弹性模量逐渐增加，TSV所受等效热应力逐渐减小。具体在工业环境中不限于此。
步骤六中在实验室仿真环境中，当金刚石在Diamond/Cu复合材料的占比为0～70％时，随金刚石比例的增加，复合材料的电导率缓慢下降，下降趋势加快，而在此范围内始终保持在初始电导率的70％之上，没有产生显著变化，具体在工业环境中不限于此。
步骤六之后得到Diamond/Cu复合材料层，再通过步骤七通电沉积铜原子完成对TSV孔的完整填充。
实施例2：
步骤一：在硅圆片上采用深反应离子刻蚀(DRIE)或者感应耦合等离子体技术(ICP)在刻蚀出通孔，硅圆片的厚度为50um～300um，该孔可以是圆孔或方孔，孔径为0um～200um，深宽比为5：1～20：1；
步骤二：用去离子水冲洗消除晶圆和盲孔表面残余的离子，并在保护气氛下放入干燥箱内干燥；
步骤三：在通孔的表面依次一层粘附层、阻挡层和种子层，粘附层的厚度大约为50nm～100nm，阻挡层的厚度大约为0.5um～1um，种子层厚度为0.5um～1um；所述粘附层的材料选用TiN，采用溅射方法生长，所述阻挡层的材料选用为SiO2，采用真空气相沉积技术沉积得到，所述金属种子层的材料选用Cu，采用高离子化金属等离子磁控溅射技术形成。同时涂抹光刻胶并采用光刻工艺处理，使得该衬底上仅有所述垂直硅通孔TSV被暴露出来；
步骤四：对金刚石进行预处理，进行敏化-活化处理，再加入到镀液中，机械搅拌至金刚石充分悬浮于镀液中；
步骤五：将垂直硅通孔置于镀液环境中，加入阳极板，以金属种子层为阴极，通电进行复合电沉积，直至在通孔内部表面沉积形成一定厚度的复合材料层；
步骤六：对上述获得的含有Diamond/Cu复合材料的TSV样品背面进行减薄处理直至获得TSV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通。
步骤七：向上述检测后的电路施加电流1.0A、温度270℃的条件，电流方向自下而上，则利用电迁移作用，底部铜基板中的Cu将向含有Diamond/Cu复合材料的TSV通孔填充，经过100min的不断沉积直至通孔被填满。将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TSV通孔。
步骤说明：
由于半导体衬底通常都具有相当的厚度，步骤一所述形成通孔的工艺为等离子刻蚀工艺通常为波什刻蚀技术(Bosch process)，波什刻蚀能够形成深宽比相当高的垂直通孔，若因为工艺因素导致形成圆台形口，允许斜度为小于10度。
步骤二中保护气氛可为氮气或者氩气，干燥环境为120度下干燥30min。
步骤三中，粘附层的材料可以为TiN、Ni，可以采用溅射、PVD、ALD等方法生长。
步骤三中的阻挡层材料可以为SiO2或Si3N4，厚度为0.5um～1um，SiO2的形成一般采用PECVD技术。
步骤三中的种子层的材料可以为Cu或W，通过溅射方式生长，厚度为0.5um～1um。
步骤四中所述金刚石的预处理可通过分别在10％NaOH溶液和30％的HNO3溶液中煮沸30min，进行除油和粗化处理，蒸馏水漂洗至中性。再使用胶体钯活化法，进行敏化-活化处理，使金刚石表面凹面吸附力变大，为化学镀时金属沉积层的生长提供有利条件。
步骤四中敏化-活化所用胶体钯溶液配制过程如下，先配制A、B溶液：B溶液配制次序：1.将70gSnCl2加入100ml浓盐酸中搅拌至溶解；2.加入7g Na2SnO3搅拌均匀，即B液。A溶液配制次序：1.将1g PbCl2加入到200ml浓盐酸中搅拌至溶解；2.加100ml水，于28～32度加入2.54g SnCl2，即A液。总体配置次序：1.A溶液反应10min后，将A溶液倒入B溶液中，搅拌均匀。2.将1所得溶液置于40～50度水溶液中保持3h，然后加去离子水至1L，即得胶体钯溶液。
步骤四中所用复合电沉积镀液的配置，将硫酸铜和盐酸用蒸馏水配制成硫酸铜溶液，然后再搅拌条件下将浓硫酸缓缓倒入溶液中，将混合溶液倒入容器中用用蒸馏水稀释至5升，用磁力搅拌器对镀液进行充分搅拌，使镀液中各种成分混合均匀，用10％稀硫酸调整pH值到工艺要求，并用水浴将镀液加热到规定的温度。
步骤四中先在外部槽中用机械搅拌法使金刚石颗粒充分悬浮，再将TSV置于镀液环境中。
步骤四中采用的复合电沉积镀液中的金刚石含量为5g/L，形成复合材料中金刚石与铜两者的比例为7:3。
步骤五中阳极可采用Cu电极，阴极即是金属种子层，同时作为原始种子层和金属沉积的基础支撑部分。
步骤五得到镀层的金刚石含量可以用稀硝酸溶解后用7211分光光度计以比浊法测定其中的金刚石含量，金刚石含量占比变化可以调节TSV填充材料的热膨胀系数。
步骤五中在实验室仿真环境中，当金刚石在Diamond/Cu复合材料的占比为0～70％时，随金刚石比例的增加，复合材料热膨胀系数逐渐降低，复合材料的弹性模量逐渐增加，TSV所受等效热应力逐渐减小。具体在工业环境中不限于此。
步骤六中在实验室仿真环境中，当金刚石在Diamond/Cu复合材料的占比为0～70％时，随金刚石比例的增加，复合材料的电导率缓慢下降，下降趋势加快，而在此范围内始终保持在初始电导率的70％之上，没有产生显著变化，具体在工业环境中不限于此。
步骤六之后得到Diamond/Cu复合材料层，再通过步骤七通电沉积铜原子完成对TSV孔的完整填充。
实施例3：
步骤一：在硅圆片上采用深反应离子刻蚀(DRIE)或者感应耦合等离子体技术(ICP)在刻蚀出通孔，硅圆片的厚度为50um～300um，该孔可以是圆台形，上孔径尺寸大于下孔径尺寸，但不超过1/2，通常上孔径尺寸为50～200um，下孔径尺寸为0～150um，通孔深宽比是5：1～20：1；
步骤二：用去离子水冲洗消除晶圆和盲孔表面残余的离子，并在保护气氛下放入干燥箱内干燥；
步骤三：在通孔的表面依次一层粘附层、阻挡层和种子层，粘附层的厚度大约为50nm～100nm，阻挡层的厚度大约为0.5um～1um，种子层厚度为0.5um～1um；所述粘附层的材料选用TiN，采用溅射方法生长，所述阻挡层的材料选用为SiO2，采用真空气相沉积技术沉积得到，所述金属种子层的材料选用Cu，采用高离子化金属等离子磁控溅射技术形成。同时涂抹光刻胶并采用光刻工艺处理，使得该衬底上仅有所述垂直硅通孔TSV被暴露出来；
步骤四：对金刚石进行预处理，进行敏化-活化处理，再加入到镀液中，机械搅拌至金刚石充分悬浮于镀液中；
步骤五：将垂直硅通孔置于镀液环境中，加入阳极板，以金属种子层为阴极，通电进行复合电沉积，直至在通孔内部表面沉积形成一定厚度的复合材料层；
步骤六：对上述获得的含有Diamond/Cu复合材料的TSV样品背面进行减薄处理直至获得TSV通孔，随后将通孔两侧与金属Cu基板连接。完成后将金属接入电路，检测电路是否能够导通。
步骤七：向上述检测后的电路施加电流1.0A、温度270℃的条件，电流方向自下而上，则利用电迁移作用，底部铜基板中的Cu将向含有Diamond/Cu复合材料的TSV通孔填充，经过100min的不断沉积直至通孔被填满。将填充完毕的晶圆与两侧的金属基板分离，即可获得所需要的TSV通孔。
步骤说明：
由于半导体衬底通常都具有相当的厚度，步骤一所述形成通孔的工艺为等离子刻蚀工艺通常为波什刻蚀技术(Bosch process)，波什刻蚀能够形成深宽比相当高的垂直通孔，若因为工艺因素导致形成圆台形口，允许斜度为小于10度。
步骤二中保护气氛可为氮气或者氩气，干燥环境为120度下干燥30min。
步骤三中，粘附层的材料可以为TiN、Ni，可以采用溅射、PVD、ALD等方法生长。
步骤三中的阻挡层材料可以为SiO2或Si3N4，厚度为0.5um～1um，SiO2的形成一般采用PECVD技术。
步骤三中的种子层的材料可以为Cu或W，通过溅射方式生长，厚度为0.5um～1um。
步骤四中所述金刚石的预处理可通过分别在10％NaOH溶液和30％的HNO3溶液中煮沸30min，进行除油和粗化处理，蒸馏水漂洗至中性。再使用胶体钯活化法，进行敏化-活化处理，使金刚石表面凹面吸附力变大，为化学镀时金属沉积层的生长提供有利条件。
步骤四中敏化-活化所用胶体钯溶液配制过程如下，先配制A、B溶液：B溶液配制次序：1.将70gSnCl2加入100ml浓盐酸中搅拌至溶解；2.加入7g Na2SnO3搅拌均匀，即B液。A溶液配制次序：1.将1g PbCl2加入到200ml浓盐酸中搅拌至溶解；2.加100ml水，于28～32度加入2.54g SnCl2，即A液。总体配置次序：1.A溶液反应10min后，将A溶液倒入B溶液中，搅拌均匀。2.将1所得溶液置于40～50度水溶液中保持3h，然后加去离子水至1L，即得胶体钯溶液。
步骤四中所用复合电沉积镀液的配置，将硫酸铜和盐酸用蒸馏水配制成硫酸铜溶液，然后再搅拌条件下将浓硫酸缓缓倒入溶液中，将混合溶液倒入容器中用用蒸馏水稀释至5升，用磁力搅拌器对镀液进行充分搅拌，使镀液中各种成分混合均匀，用10％稀硫酸调整pH值到工艺要求，并用水浴将镀液加热到规定的温度。
步骤四中先在外部槽中用机械搅拌法使金刚石颗粒充分悬浮，再将TSV置于镀液环境中。
步骤四中采用的复合电沉积镀液中的金刚石含量为5g/L，形成复合材料中金刚石与铜两者的比例为7:3。
步骤五中阳极可采用Cu电极，阴极即是金属种子层，同时作为原始种子层和金属沉积的基础支撑部分。
步骤五得到镀层的金刚石含量可以用稀硝酸溶解后用7211分光光度计以比浊法测定其中的金刚石含量，金刚石含量占比变化可以调节TSV填充材料的热膨胀系数。
步骤五中在实验室仿真环境中，当金刚石在Diamond/Cu复合材料的占比为0～70％时，随金刚石比例的增加，复合材料热膨胀系数逐渐降低，复合材料的弹性模量逐渐增加，TSV所受等效热应力逐渐减小。具体在工业环境中不限于此。
步骤六中在实验室仿真环境中，当金刚石在Diamond/Cu复合材料的占比为0～70％时，随金刚石比例的增加，复合材料的电导率缓慢下降，下降趋势加快，而在此范围内始终保持在初始电导率的70％之上，没有产生显著变化，具体在工业环境中不限于此。
步骤六之后得到Diamond/Cu复合材料层，再通过步骤七通电沉积铜原子完成对TSV孔的完整填充。
本发明以特定的复合材料作为通孔金属层填充材料来提高TSV的可靠性并降低工作中的失效率，同时对应提供填充垂直硅通孔的方法，能实现复合材料的填充并减少缺陷的出现。
本发明中的粘附层、阻挡层和金属种子层的制作方法均可采用现有技术手段；本发明中对金刚石原料进行预处理，进行敏化-活化处理，也可参考现有技术手段，如参考现有技术文献“微米级金刚石化学镀预处理研究”；本发明可选用不同的腐蚀溶液去除粘附层，阻挡层和种子层。如氢氧化钠溶液、氯化铁溶液和氢氟酸溶液。镀铜镀液也可采用现有技术中的方法制得，例如可参考现有技术文献“化学镀铜溶液的配方组成”。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于填充垂直硅通孔TSV的复合材料，其特征在于，该复合材料主要由金刚石和铜组成，
其中，所述金刚石的直径小于1um,该金刚石为单晶金刚石或掺硼金刚石。
2.如权利要求1所述用于填充垂直硅通孔TSV的复合材料，其特征在于，所述复合材料的热膨胀系数为4～6ppm/K，导热系数为500～800W/(m·K)；优选的，该复合材料中所述金刚石与所述铜两者的质量比为1:9～7:3。
3.一种垂直硅通孔TSV的填充方法，其特征在于，包括以下步骤：
(1)在硅晶圆衬底上形成牺牲层；
(2)采用光刻工艺沿着竖直方向对所述步骤(1)得到的所述衬底进行刻蚀，从而在该衬底上形成一个轴向与该衬底上表面垂直的垂直硅通孔TSV；
(3)在所述步骤(2)得到的所述衬底的表面依次沉积粘附层、阻挡层和金属种子层；
(4)对所述步骤(3)得到的所述衬底涂抹光刻胶并采用光刻工艺处理，使得该衬底上仅有所述垂直硅通孔TSV被暴露出来；
(5)对金刚石颗粒进行敏化-活化处理的预处理，再将预处理后的金刚石颗粒加入到镀铜镀液中，搅拌使所述金刚石颗粒充分悬浮于该镀液中从而得到复合镀液；
(6)将所述步骤(4)得到的所述衬底其垂直硅通孔TSV置于所述步骤(5)得到的所述复合镀液的环境中，加入阳极，然后以所述金属种子层为阴极，通电进行电沉积，直至在该垂直硅通孔TSV内部表面沉积形成复合材料层；优选的，该复合材料层的总厚度为该垂直硅通孔TSV孔径的4/5以上；
(7)干燥所述步骤(6)所得垂直硅通孔TSV表面，然后将该垂直硅通孔TSV与金属铜基板连接，接着通过该金属铜基板向所述垂直硅通孔TSV引入电流，利用电流的电迁移作用使该金属铜基板中的铜向含有复合材料的垂直硅通孔TSV中迁移填充，直至该垂直硅通孔TSV被填充满；
优选的，所述电迁移的处理时间为80～150min，更优选为100min；
(8)对所述步骤(7)所得的衬底涂抹光刻胶并采用光刻工艺处理，去除该衬底表面上的粘附层和阻挡层，从而完成对垂直硅通孔TSV的填充。
4.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(2)得到的所述垂直硅通孔TSV为圆柱形、圆台形或矩形。
5.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(6)中，所述电沉积为复合电沉积；所述步骤(5)中，所述镀铜镀液包括CuSO4、EDTA以及甲醛，其中所述EDTA还可以被酒石酸钾钠替代，该镀铜镀液中各成分的含量为CuSO4 10～15g/L,EDTA 4.5～5.5g/L，甲醛65～75g/L；
该复合电沉积采用技术参数满足：阴极电流密度为1.4A/dm2～3.8A/dm2，搅拌强度为20rpm～200rpm，所述复合镀液中金刚石含量为2g/L～10g/L，金刚石平均粒径为0.25um～0.5um，电镀时间为10～15h。
6.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(2)得到的所述垂直硅通孔TSV为两端开放的通孔，或者为一端开放且另一端封闭的盲孔；优选的，该垂直硅通孔TSV通过反应离子刻蚀方式或波什刻蚀工艺形成，深宽比范围为1：1～20：1，直径为1um～200um；优选的，所述步骤(1)中，所述硅晶圆衬底的厚度在50um～300um。
7.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(2)中、所述步骤(4)和所述步骤(8)中的所述光刻工艺均为深反应离子刻蚀工艺；所述步骤(3)中，所述阻挡层是采用PECVD或真空气相沉积技术沉积得到的，所述粘附层和所述金属种子层均是采用高离子化金属等离子磁控溅射技术；
所述步骤(3)中，所述粘附层的材料为TiN，优选采用溅射、PVD或ALD方法生长；所述阻挡层的材料为SiO2或Si3N4，优选通过热氧化或气相沉积的工艺形成；所述金属种子层的材料为Cu或W，采用高离子化金属等离子磁控溅射技术形成；
所述步骤(3)中，所述金属种子层的单层厚度不大于所述步骤(2)所得垂直硅通孔TSV直径的1/3。
8.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(8)中，在所述去除该衬底表面上的粘附层和阻挡层之后，该衬底还在惰性气体的保护下进行有热处理；该热处理优选是在200～300℃的温度下处理30～60min。
9.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(7)使用电路条件为施加电流1.0～2.0A、温度200～300℃的条件，并且是在保护气体下进行的；优选的，所述保护气体为氮气或氮氢混合气。
10.如权利要求3所述垂直硅通孔TSV的填充方法，其特征在于，所述步骤(7)中，所述通过该金属铜基板向所述复合材料层引入电流，是将该复合材料层上的两点与金属铜基板电接触，然后通电；这两点在所述衬底上表面上的投影沿该垂直硅通孔TSV的中心轴线对称分布。
CN201711329523.0A 2017-12-13 2017-12-13 一种用于填充垂直硅通孔tsv的复合材料及其填充方法 Pending CN108109955A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711329523.0A CN108109955A (zh) 2017-12-13 2017-12-13 一种用于填充垂直硅通孔tsv的复合材料及其填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711329523.0A CN108109955A (zh) 2017-12-13 2017-12-13 一种用于填充垂直硅通孔tsv的复合材料及其填充方法

Publications (1)

Publication Number Publication Date
CN108109955A true CN108109955A (zh) 2018-06-01

Family

ID=62215836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711329523.0A Pending CN108109955A (zh) 2017-12-13 2017-12-13 一种用于填充垂直硅通孔tsv的复合材料及其填充方法

Country Status (1)

Country Link
CN (1) CN108109955A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110791746A (zh) * 2019-11-08 2020-02-14 北京工业大学 一种液态合金快速填充垂直硅通孔的方法及装置
CN112018031A (zh) * 2020-09-09 2020-12-01 合肥工业大学 一种基于铜纳米粒子填充SiC通孔的方法
CN113745101A (zh) * 2020-05-29 2021-12-03 江苏鲁汶仪器有限公司 一种用于高深宽比器件刻蚀的方法及机台
WO2022068331A1 (zh) * 2020-09-29 2022-04-07 长鑫存储技术有限公司 膜层的形成方法
CN114695133A (zh) * 2022-03-25 2022-07-01 哈尔滨工业大学 一种带通孔金刚石集成三维芯片的制备方法
CN115044892A (zh) * 2022-05-24 2022-09-13 中国电子科技集团公司第三十八研究所 一种金刚石微槽热沉器件的表面改性方法
CN117476582A (zh) * 2023-12-28 2024-01-30 深圳基本半导体有限公司 一种碳化硅通孔结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273939A1 (en) * 2011-04-27 2012-11-01 Industrial Technology Research Institute Filled through-silicon via and the fabrication method thereof
US20130234325A1 (en) * 2011-04-27 2013-09-12 Industrial Technology Research Institute Filled through-silicon via and the fabrication method thereof
CN105261590A (zh) * 2015-10-09 2016-01-20 张家港市东大工业技术研究院 一种填充高深宽比三维玻璃通孔的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273939A1 (en) * 2011-04-27 2012-11-01 Industrial Technology Research Institute Filled through-silicon via and the fabrication method thereof
US20130234325A1 (en) * 2011-04-27 2013-09-12 Industrial Technology Research Institute Filled through-silicon via and the fabrication method thereof
CN105261590A (zh) * 2015-10-09 2016-01-20 张家港市东大工业技术研究院 一种填充高深宽比三维玻璃通孔的方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110791746A (zh) * 2019-11-08 2020-02-14 北京工业大学 一种液态合金快速填充垂直硅通孔的方法及装置
CN110791746B (zh) * 2019-11-08 2021-10-15 北京工业大学 一种液态合金快速填充垂直硅通孔的方法及装置
CN113745101A (zh) * 2020-05-29 2021-12-03 江苏鲁汶仪器有限公司 一种用于高深宽比器件刻蚀的方法及机台
CN112018031A (zh) * 2020-09-09 2020-12-01 合肥工业大学 一种基于铜纳米粒子填充SiC通孔的方法
CN112018031B (zh) * 2020-09-09 2023-12-19 合肥工业大学 一种基于铜纳米粒子填充SiC通孔的方法
WO2022068331A1 (zh) * 2020-09-29 2022-04-07 长鑫存储技术有限公司 膜层的形成方法
CN114695133A (zh) * 2022-03-25 2022-07-01 哈尔滨工业大学 一种带通孔金刚石集成三维芯片的制备方法
CN114695133B (zh) * 2022-03-25 2023-04-28 哈尔滨工业大学 一种带通孔金刚石集成三维芯片的制备方法
CN115044892A (zh) * 2022-05-24 2022-09-13 中国电子科技集团公司第三十八研究所 一种金刚石微槽热沉器件的表面改性方法
CN115044892B (zh) * 2022-05-24 2024-03-26 中国电子科技集团公司第三十八研究所 一种金刚石微槽热沉器件的表面改性方法
CN117476582A (zh) * 2023-12-28 2024-01-30 深圳基本半导体有限公司 一种碳化硅通孔结构及其制备方法
CN117476582B (zh) * 2023-12-28 2024-03-29 深圳基本半导体有限公司 一种碳化硅通孔结构及其制备方法

Similar Documents

Publication Publication Date Title
CN108109955A (zh) 一种用于填充垂直硅通孔tsv的复合材料及其填充方法
Dixit et al. Aspect-ratio-dependent copper electrodeposition technique for very high aspect-ratio through-hole plating
TWI436466B (zh) 直通矽晶穿孔結構及其製程
Fritz et al. Electroless deposition of copper on organic and inorganic substrates using a Sn/Ag catalyst
CN105679683B (zh) 一种基于铜纳米棒的铜锡铜键合工艺及结构
CN108977856B (zh) 一种通孔电沉积制备锡纳米线的方法
CN109023459B (zh) 一种双层多尺度强化沸腾的表面结构及其制备方法
EP2528089A1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
CN109628968B (zh) 一种tsv快速填充方法与装置
CN100517063C (zh) 一维纳米材料的三维微构型制备方法
Kim et al. Electroless nickel alloy deposition on SiO2 for application as a diffusion barrier and seed layer in 3D copper interconnect technology
KR20220125250A (ko) 유리 물품을 금속화하는 방법
Tian et al. Copper pulse-reverse current electrodeposition to fill blind vias for 3-D TSV integration
Wu et al. Experimental analysis of the co-deposition of metal Cu and nano-sized SiC particles with CTAB in micro via filling
US7880305B2 (en) Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
CN108305838A (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
CN109576735A (zh) 一种直流电沉积制备铟纳米线的方法
CA3168516C (en) Ultra high surface area integrated capacitor
CN109576645B (zh) 一种直流电沉积制备锡铟纳米线的方法
CN111593383B (zh) 用于选区电沉积的金属复合材料及涂层的制备方法
CN112018031B (zh) 一种基于铜纳米粒子填充SiC通孔的方法
CN105261590B (zh) 一种填充高深宽比三维玻璃通孔的方法
Wei et al. Nano-structured silver coating on copper prepared in an ethanol-based solution
CN110379766A (zh) 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN104979276A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180601