CN114695133A - 一种带通孔金刚石集成三维芯片的制备方法 - Google Patents

一种带通孔金刚石集成三维芯片的制备方法 Download PDF

Info

Publication number
CN114695133A
CN114695133A CN202210300888.5A CN202210300888A CN114695133A CN 114695133 A CN114695133 A CN 114695133A CN 202210300888 A CN202210300888 A CN 202210300888A CN 114695133 A CN114695133 A CN 114695133A
Authority
CN
China
Prior art keywords
diamond
hole
chip
copper
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210300888.5A
Other languages
English (en)
Other versions
CN114695133B (zh
Inventor
朱嘉琦
赵柯臣
赵继文
代兵
韩杰才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202210300888.5A priority Critical patent/CN114695133B/zh
Publication of CN114695133A publication Critical patent/CN114695133A/zh
Application granted granted Critical
Publication of CN114695133B publication Critical patent/CN114695133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种带通孔金刚石集成三维芯片的制备方法，涉及三维芯片的制备方法。本发明要解决当金刚石应用于3D‑IC集成时，现有传统TSV制备及相应集成工艺不完全适用于金刚石，存在高深宽比金刚石通孔制备难、高深宽比金刚石通孔的电镀沉铜难以及如何进行三维集成工序相兼容的问题。方法：一、金刚石通孔的制备；二、金刚石和芯片的键合；三、金刚石通孔的金属填充；四、表面抛光及清洗。本发明用于带通孔金刚石集成三维芯片的制备。

Description

一种带通孔金刚石集成三维芯片的制备方法
技术领域
本发明涉及三维芯片的制备方法。
背景技术
现代半导体制造技术正朝着小型化、轻量化和集成化的方向发展，在满足这些需求方 面，传统的二维一体化方法已经显示出严重的局限性。三维集成电路(3D-IC)采用硅通孔 (TSV)可以在不增加功耗的情况下提高性能。它可以满足高速计算、高密度存储、低功耗和 低封装外形的要求，但它面临着更严峻的散热问题。由于金刚石表现出优异的导热性、耐 高温性和耐腐蚀性，因此它能够有效地从半导体器件传递热量。如今，人们开发了一些金 刚石专用键合技术来代替传统的晶片衬底，如亲水键合、表面活化键合和原子扩散键合等， 以及使用金刚石作为混合散热器或结合微流体技术进行有效的热管理。但是很少有关于考 虑金刚石在3D-IC集成中的报道，特别是在一些微波电路和某些器件中，直流接地和微波接 地是极其重要的，例如GaN或GaAs基单片微波集成电路(MMIC)和金属半导体场效应晶体管 (MESFET)，常用的方法是通孔接地连接，因为他的垂直结构会缩短信号传输路径，以及减 少芯片上互连结构的面积。
在传统的TSV制备及相应集成工艺中，由于处理和电镀薄的TSV晶片(＜200μm)存在一 定困难，因此工业中常使用刻蚀或激光打孔的方法先在晶片正面形成盲孔，然后通过物理 气相沉积(PVD)或化学气相沉积(CVD)法预先在盲孔一侧沉积绝缘层、阻挡层及种子层，然后通过电镀或化学镀先对盲孔进行金属填充填充，再对晶面背面进行减薄和化学机械抛光工艺暴露出另一侧填充的金属，使其形成完全导通的通孔；最后再利用键合工艺和其他器件进行通孔-通孔相导通的三维集成。
然而传统的TSV制备及相应集成工艺不完全适用于金刚石，存在以下问题：
1、对于现有针对金刚石通孔制备的工艺主要有激光打孔以及反应刻蚀，但是传统反应 刻蚀工艺针对金刚石材料存在效率低且工艺复杂等问题，且很难实现金刚石高深宽比(10： 1)通孔的良好加工。同时由于金刚石硬度高等特性，若后续对其减薄也是极其麻烦的。
2、对于金刚石而言，由于其高绝缘、亲油疏水性以及低的金属亲和性，导致不能直接 通过电镀或化学镀手段进行金属化，且尤其对于金刚石高深宽比通孔的电镀则更为困难， 传统电镀方式为了实现自底而上的填充存在效率较低、难于控制、化学添加剂昂贵等问题。
3、针对金刚石和器件的三维集成方面，由于现有芯片集成度高，若预先单独完成金刚 石通孔的制备以及通孔内金属填充再进行键合，则需要面临对材料表面的抛光处理，由于 平面内存在金刚石、通孔内金属两种材料，为了保证后续的键合实现，需要进行精密的化 学机械抛光，工艺复杂成本昂贵；且由于金刚石和金属的材料属性差异较大，抛光后易造 成孔内金属凹陷等不利于后续键合的问题，以及由于金刚石的脆性较大，带有通孔且填充 金属后的金刚石薄片存在内应力较大以及面型改变等问题，在加工中容易造成亚表面损伤 以及碎片等问题。
因此，为了充分利用这些器件突破并在金刚石上实现集成电路，必须努力发展与其相 关的MMIC制造工艺和封装技术。
发明内容
本发明要解决当金刚石应用于3D-IC集成时，现有传统TSV制备及相应集成工艺不完全适用于金刚石，存在高深宽比金刚石通孔制备难、高深宽比金刚石通孔的电镀沉铜难以及如何进行三维集成工序相兼容的问题。进而提供一种带通孔金刚石集成三维芯片的制备方法。
一种带通孔金刚石集成三维芯片的制备方法，它是按以下步骤进行的：
一、金刚石通孔的制备：
在激光功率为5W～20W、脉冲宽度为4ns～100ns、重复频率为10kHz～100kHz及扫描 速度为100mm/s～500mm/s的条件下，利用紫外纳秒激光方法对金刚石片进行加工，得到带通孔的金刚石片；
二、金刚石和芯片的键合：
对带通孔的金刚石片和待键合芯片进行清洗处理，然后采用高真空度磁控溅射系统， 在待键合芯片的背面除盲孔位置外的其他区域沉积过渡层，在带通孔金刚石片的表面除通 孔位置外的其他区域进行沉积过渡层，得到沉积过渡层的金刚石片和沉积过渡层的芯片， 对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，然后镀层侧贴合，使得 芯片盲孔与金刚石片通孔对准，并置于键合设备键合，得到背面键合有金刚石的芯片；
所述的待键合芯片背面设有多个盲孔，且盲孔内填充实心铜；
三、金刚石通孔的金属填充：
采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁沉积种子 层，然后置于电镀槽内，采用甲基磺酸铜的水溶液为电镀液，采用纯铜作为阳极，在阳极 和阴极间距为5cm～10cm及电流密度为0.5A/dm2～2A/dm2的条件下，对金刚石通孔一侧进 行电镀铜电镀5h～20h，得到背面键合有铜填充金刚石通孔的芯片；
所述的甲基磺酸铜的水溶液中铜离子浓度为50g/L～110g/L；
四、表面抛光及清洗：
将背面键合有铜填充金刚石通孔的芯片进行水洗处理，然后对镀铜面进行铜去除直至 暴露出孔表面，最后清洗烘干，得到带通孔金刚石集成的三维芯片。
本发明的有益效果是：
本发明基于激光快速打孔方法，实现高深宽比金刚石通孔的制备，提出优先在金刚石 表面制备通孔后与半导体芯片之间实现高质量的键合，同时通孔底部暴露部分的未键合层 区域可充当底部的种子层，通过由底向上的电镀工艺实现通孔导通及高深宽比(5～10):1金 刚石通孔的沉铜，避免后续抛光过程中由于材料属性不兼容而导致难键合等问题，减少传 统工艺流程的复杂性，开发具有金刚石三维互连结构的半导体芯片三维集成技术。
本发明将高导热金刚石集成在三维电路中的，利用金刚石高导热特性，可实现局部“热 点”的快速降温，对于提高高热流密度器件的高效散热具有广泛适用性。保证散热收益的 同时实现与前后端封装工序的高度兼容，获得基于金刚石通孔的芯片三维互连集成散热一 体化结构。同时具有垂直通孔结构的金刚石还可用于陀螺仪、加速度计等典型的MEMS 器件，以及GaN/GaAs MMIC和MESFET等高功率器件以及等具有高热流密度特征的应用散热及垂直互联。
本发明用于一种带通孔金刚石集成三维芯片的制备方法。
说明书附图
图1为本发明带通孔金刚石集成三维芯片的制备方法流程示意图，(a)为待键合芯片及未处理的金刚石，(b)为步骤一金刚石通孔的制备，(c)为步骤二沉积过渡层；(d) 为步骤二金刚石和芯片的键合，(e)为步骤三沉积种子层，(f)为步骤三金刚石通孔的 金属填充，(g)步骤四镀铜面进行去除和清洗；
图2为实施例一步骤一制备的带通孔的金刚石片通孔表面形貌图；
图3为实施例一步骤一制备的带通孔的金刚石片通孔的截面图；
图4为实施例一步骤二制备的背面键合有金刚石的芯片的三维CT扫描图，1为金刚石， 2为芯片；
图5为实施例一制备的带通孔金刚石集成的三维芯片的背面表面形貌图；
图6为实施例一制备的带通孔金刚石集成的三维芯片的背面高倍光镜下图片；
图7为实施例一制备的带通孔金刚石集成的三维芯片的单孔直流电阻测试结果图。
具体实施方式
具体实施方式一：结合图1具体说明，本实施方式一种带通孔金刚石集成三维芯片的 制备方法，它是按以下步骤进行的：
一、金刚石通孔的制备：
在激光功率为5W～20W、脉冲宽度为4ns～100ns、重复频率为10kHz～100kHz及扫描 速度为100mm/s～500mm/s的条件下，利用紫外纳秒激光方法对金刚石片进行加工，得到带通孔的金刚石片；
二、金刚石和芯片的键合：
对带通孔的金刚石片和待键合芯片进行清洗处理，然后采用高真空度磁控溅射系统， 在待键合芯片的背面除盲孔位置外的其他区域沉积过渡层，在带通孔金刚石片的表面除通 孔位置外的其他区域进行沉积过渡层，得到沉积过渡层的金刚石片和沉积过渡层的芯片， 对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，然后镀层侧贴合，使得 芯片盲孔与金刚石片通孔对准，并置于键合设备键合，得到背面键合有金刚石的芯片；
所述的待键合芯片背面设有多个盲孔，且盲孔内填充实心铜；
三、金刚石通孔的金属填充：
采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁沉积种子 层，然后置于电镀槽内，采用甲基磺酸铜的水溶液为电镀液，采用纯铜作为阳极，在阳极 和阴极间距为5cm～10cm及电流密度为0.5A/dm2～2A/dm2的条件下，对金刚石通孔一侧进 行电镀铜电镀5h～20h，得到背面键合有铜填充金刚石通孔的芯片；
所述的甲基磺酸铜的水溶液中铜离子浓度为50g/L～110g/L；
四、表面抛光及清洗：
将背面键合有铜填充金刚石通孔的芯片进行水洗处理，然后对镀铜面进行铜去除直至 暴露出孔表面，最后清洗烘干，得到带通孔金刚石集成的三维芯片。
本实施方式的有益效果是：
本实施方式基于激光快速打孔方法，实现高深宽比金刚石通孔的制备，提出优先在金 刚石表面制备通孔后与半导体芯片之间实现高质量的键合，同时通孔底部暴露部分的未键 合层区域可充当底部的种子层，通过由底向上的电镀工艺实现通孔导通及高深宽比 (5～10):1金刚石通孔的沉铜，避免后续抛光过程中由于材料属性不兼容而导致难键合等问 题，减少传统工艺流程的复杂性，开发具有金刚石三维互连结构的半导体芯片三维集成技 术。
本实施方式将高导热金刚石集成在三维电路中的，利用金刚石高导热特性，可实现局 部“热点”的快速降温，对于提高高热流密度器件的高效散热具有广泛适用性。保证散热收 益的同时实现与前后端封装工序的高度兼容，获得基于金刚石通孔的芯片三维互连集成散 热一体化结构。同时具有垂直通孔结构的金刚石还可用于陀螺仪、加速度计等典型的 MEMS器件，以及GaN/GaAs MMIC和MESFET等高功率器件以及等具有高热流密度特 征的应用散热及垂直互联。
具体实施方式二：本实施方式与具体实施方式一不同的是：步骤一中所述的金刚石片为单晶或多晶金刚石片，厚度为50μm～200μm。其它与具体实施方式一相同。
具体实施方式三：本实施方式与具体实施方式一或二之一不同的是：步骤二中 所述的待键合芯片为硅基芯片。其它与具体实施方式一或二相同。
具体实施方式四：本实施方式与具体实施方式一至三之一不同的是：步骤二中 待键合芯片背面的盲孔直径为10μm～30μm，相邻盲孔间距为20μm～35μm；步骤二中所述 的带通孔的金刚石片中通孔与待键合芯片中盲孔位置对应。其它与具体实施方式一至三 相同。
具体实施方式五：本实施方式与具体实施方式一至四之一不同的是：步骤二中 对带通孔的金刚石片和待键合芯片进行清洗处理，具体为分别在丙酮、酒精和去离子水中 超声处理10min～15min。其它与具体实施方式一至四相同。
具体实施方式六：本实施方式与具体实施方式一至五之一不同的是：步骤二中 采用高真空度磁控溅射系统，在待键合芯片的背面除盲孔位置外的其他区域沉积过渡层， 在带通孔金刚石片的表面除通孔位置外的其他区域进行沉积过渡层，得到沉积过渡层的金刚石片和沉积过渡层的芯片，具体是按以下步骤进行：保持靶基距为50mm～100mm，先 抽真空至本底压强为5×10-4Pa～10×10-4Pa，然后在氩气流量为15sccm～25sccm、射频电源 功率为40W～60W及压强为2Pa～5Pa的条件下启辉，再在氩气流量为15sccm～25sccm、射 频电源功率为40W～60W及压强为0.4Pa～1Pa的条件下，溅射过渡层5min～30min。其它 与具体实施方式一至五相同。
具体实施方式七：本实施方式与具体实施方式一至六之一不同的是：步骤二中 所述的过渡层为非绝缘金属材料或绝缘非金属材料；所述的非绝缘金属材料为钛、钼、铬、钨、金、银、铜或镍；所述的绝缘非金属材料为二氧化硅、氮化铝或氮化硅。其它与具体 实施方式一至六相同。
具体实施方式八：本实施方式与具体实施方式一至七之一不同的是：步骤二中 对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，具体是按以下步骤进 行：先抽真空至本底压强低于或等于5×10-6Pa，然后在压强为2Pa～5Pa、射频电源功率为 100W～200W及氩气流量为20sccm～60sccm条件下，通过氩等离子对表面进行清洗活化处 理30s～60s；步骤二中置于键合设备键合，具体是按以下步骤进行：先抽真空至本底压强 低于或等于5×10-6Pa，然后在温度为120℃～200℃及压力为10MPa～25MPa的条件下，键 合15min～30min。其它与具体实施方式一至七相同。
具体实施方式九：本实施方式与具体实施方式一至八之一不同的是：步骤三中 采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁沉积种子层，具体是按以下步骤进行：保持靶基距为50mm～100mm，先抽真空至本底压强为 5×10-4Pa～10×10-4Pa，然后在氩气流量为15sccm～25sccm、射频电源功率为40W～60W及 压强为2Pa～5Pa的条件下启辉，再在氩气流量为15sccm～25sccm、射频电源功率为 40W～60W及压强为0.5Pa～1Pa的条件下溅射沉积Cu层5min～30min。其它与具体实施方 式一至八相同。
具体实施方式十：本实施方式与具体实施方式一至九之一不同的是：步骤四中 对镀铜面进行铜去除直至暴露出孔表面，最后清洗烘干，具体是按以下步骤进行：对镀铜 面依次采用2000目、5000目、7000目砂纸打磨直至暴露出孔表面，然后用酒精布进行擦 拭处理。其它与具体实施方式一至九相同。
采用以下实施例验证本发明的有益效果：
实施例一：
一种带通孔金刚石集成三维芯片的制备方法，它是按以下步骤进行的：
一、金刚石通孔的制备：
在激光功率为15W、脉冲宽度为20ns、重复频率为50kHz及扫描速度为300mm/s的条件下，利用紫外纳秒激光方法对金刚石片进行加工，得到带通孔的金刚石片；
二、金刚石和芯片的键合：
对带通孔的金刚石片和待键合芯片进行清洗处理，然后采用高真空度磁控溅射系统， 在待键合芯片的背面除盲孔位置外的其他区域沉积过渡层，在带通孔金刚石片的表面除通 孔位置外的其他区域进行沉积过渡层，得到沉积过渡层的金刚石片和沉积过渡层的芯片， 对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，然后镀层侧贴合，使得 芯片盲孔与金刚石片通孔对准，并置于键合设备键合，得到背面键合有金刚石的芯片；
所述的待键合芯片背面设有多个盲孔，盲孔直径为25μm，深度为200μm，相邻盲孔间距为35μm，且盲孔内填充实心铜；
三、金刚石通孔的金属填充：
采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁沉积种子 层，然后置于电镀槽内，采用甲基磺酸铜的水溶液为电镀液，采用纯铜作为阳极，在阳极 和阴极间距为8cm及电流密度为0.6A/dm2的条件下，对金刚石通孔一侧进行电镀铜电镀10h，得到背面键合有铜填充金刚石通孔的芯片；
所述的甲基磺酸铜的水溶液中铜离子浓度为110g/L；
四、表面抛光及清洗：
将背面键合有铜填充金刚石通孔的芯片进行水洗处理，然后对镀铜面进行铜去除直至 暴露出孔表面，最后清洗烘干，得到带通孔金刚石集成的三维芯片。
步骤一中所述的金刚石片为多晶金刚石片，厚度为200μm。
步骤二中所述的待键合芯片为硅基芯片。
步骤二中所述的带通孔的金刚石片中通孔与待键合芯片中盲孔位置对应。
步骤二中对带通孔的金刚石片和待键合芯片进行清洗处理，具体为分别在丙酮、酒精 和去离子水中超声处理10min。
步骤二中采用高真空度磁控溅射系统，在待键合芯片的背面除盲孔位置外的其他区域 沉积过渡层，在带通孔金刚石片的表面除通孔位置外的其他区域进行沉积过渡层，得到沉 积过渡层的金刚石片和沉积过渡层的芯片，具体是按以下步骤进行：保持靶基距为80mm， 先抽真空至本底压强为5×10-4Pa，然后在氩气流量为20sccm、射频电源功率为60W及压 强为3Pa的条件下启辉，再在氩气流量为20sccm、射频电源功率为60W及压强为0.4Pa 的条件下，溅射过渡层10min。
步骤二中所述的过渡层为金。
步骤二中对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，具体是按 以下步骤进行：先抽真空至本底压强为5×10-6Pa，然后在压强为3Pa、射频电源功率为200W 及氩气流量为60sccm条件下，通过氩等离子对表面进行清洗活化处理60s；
步骤二中置于键合设备键合，具体是按以下步骤进行：先抽真空至本底压强为 5×10-6Pa，然后在温度为200℃及压力为10MPa的条件下，键合15min。
步骤三中采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁 沉积种子层，具体是按以下步骤进行：保持靶基距为100mm，先抽真空至本底压强为 5×10-4Pa，然后在氩气流量为20sccm、射频电源功率为40W及压强为3Pa的条件下启辉， 再在氩气流量为20sccm、射频电源功率为40W及压强为0.5Pa的条件下溅射沉积Cu层 10min。
步骤四中对镀铜面进行铜去除直至暴露出孔表面，最后清洗烘干，具体是按以下步骤 进行：对镀铜面依次采用2000目、5000目、7000目砂纸打磨直至暴露出孔表面，然后用酒 精布进行擦拭处理。
图2为实施例一步骤一制备的带通孔的金刚石片通孔表面形貌图；由图可知，制备的 金刚石通孔直径约为20～25μm，孔的开口均匀，无明显崩边。
图3为实施例一步骤一制备的带通孔的金刚石片通孔的截面图；由图可知，通过该方 法可以保证高的深宽比(以开口直径计算最大可达到10:1)金刚石通孔的制备，通孔为完 全导通状态，开口直径约20～25μm，出口直径约10～15μm，侧壁光滑且具有良好的垂直度。
图4为实施例一步骤二制备的背面键合有金刚石的芯片的三维CT扫描图，1为金刚石， 2为芯片；由图可知该实施例实现了带通孔的金刚石和芯片背面电路孔的有效对准键合。
图5为实施例一制备的带通孔金刚石集成的三维芯片的背面表面形貌图；由图可知， 实施例一有效的对通孔进行铜填充。
图6为实施例一制备的带通孔金刚石集成的三维芯片的背面高倍光镜下图片；由图可 知，实施例一有效的对通孔进行铜填充，并且实现金刚石和芯片的三维集成，可以看到芯 片背面键合有金刚石通孔并且通孔内有铜电极沉积形成垂直导通。
图7为实施例一制备的带通孔金刚石集成的三维芯片的单孔直流电阻测试结果图；由 图可知大部分单孔直流电阻小于0.1Ω，具有良好的垂直电导通，实现了金刚石通孔集成芯 片的三维导通。

Claims (10)

1.一种带通孔金刚石集成三维芯片的制备方法，其特征在于它是按以下步骤进行的：
一、金刚石通孔的制备：
在激光功率为5W～20W、脉冲宽度为4ns～100ns、重复频率为10kHz～100kHz及扫描速度为100mm/s～500mm/s的条件下，利用紫外纳秒激光方法对金刚石片进行加工，得到带通孔的金刚石片；
二、金刚石和芯片的键合：
对带通孔的金刚石片和待键合芯片进行清洗处理，然后采用高真空度磁控溅射系统，在待键合芯片的背面除盲孔位置外的其他区域沉积过渡层，在带通孔金刚石片的表面除通孔位置外的其他区域进行沉积过渡层，得到沉积过渡层的金刚石片和沉积过渡层的芯片，对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，然后镀层侧贴合，使得芯片盲孔与金刚石片通孔对准，并置于键合设备键合，得到背面键合有金刚石的芯片；
所述的待键合芯片背面设有多个盲孔，且盲孔内填充实心铜；
三、金刚石通孔的金属填充：
采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁沉积种子层，然后置于电镀槽内，采用甲基磺酸铜的水溶液为电镀液，采用纯铜作为阳极，在阳极和阴极间距为5cm～10cm及电流密度为0.5A/dm2～2A/dm2的条件下，对金刚石通孔一侧进行电镀铜电镀5h～20h，得到背面键合有铜填充金刚石通孔的芯片；
所述的甲基磺酸铜的水溶液中铜离子浓度为50g/L～110g/L；
四、表面抛光及清洗：
将背面键合有铜填充金刚石通孔的芯片进行水洗处理，然后对镀铜面进行铜去除直至暴露出孔表面，最后清洗烘干，得到带通孔金刚石集成的三维芯片。
2.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤一中所述的金刚石片为单晶或多晶金刚石片，厚度为50μm～200μm。
3.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤二中所述的待键合芯片为硅基芯片。
4.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤二中待键合芯片背面的盲孔直径为10μm～30μm，相邻盲孔间距为20μm～35μm；步骤二中所述的带通孔的金刚石片中通孔与待键合芯片中盲孔位置对应。
5.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤二中对带通孔的金刚石片和待键合芯片进行清洗处理，具体为分别在丙酮、酒精和去离子水中超声处理10min～15min。
6.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤二中采用高真空度磁控溅射系统，在待键合芯片的背面除盲孔位置外的其他区域沉积过渡层，在带通孔金刚石片的表面除通孔位置外的其他区域进行沉积过渡层，得到沉积过渡层的金刚石片和沉积过渡层的芯片，具体是按以下步骤进行：保持靶基距为50mm～100mm，先抽真空至本底压强为5×10-4Pa～10×10-4Pa，然后在氩气流量为15sccm～25sccm、射频电源功率为40W～60W及压强为2Pa～5Pa的条件下启辉，再在氩气流量为15sccm～25sccm、射频电源功率为40W～60W及压强为0.4Pa～1Pa的条件下，溅射过渡层5min～30min。
7.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤二中所述的过渡层为非绝缘金属材料或绝缘非金属材料；所述的非绝缘金属材料为钛、钼、铬、钨、金、银、铜或镍；所述的绝缘非金属材料为二氧化硅、氮化铝或氮化硅。
8.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤二中对沉积过渡层的金刚石片和沉积过渡层的芯片进行表面活化清洗，具体是按以下步骤进行：先抽真空至本底压强低于或等于5×10-6Pa，然后在压强为2Pa～5Pa、射频电源功率为100W～200W及氩气流量为20sccm～60sccm条件下，通过氩等离子对表面进行清洗活化处理30s～60s；步骤二中置于键合设备键合，具体是按以下步骤进行：先抽真空至本底压强低于或等于5×10-6Pa，然后在温度为120℃～200℃及压力为10MPa～25MPa的条件下，键合15min～30min。
9.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤三中采用高真空度磁控溅射系统对背面键合有金刚石的芯片进行表面及孔侧壁沉积种子层，具体是按以下步骤进行：保持靶基距为50mm～100mm，先抽真空至本底压强为5×10- 4Pa～10×10-4Pa，然后在氩气流量为15sccm～25sccm、射频电源功率为40W～60W及压强为2Pa～5Pa的条件下启辉，再在氩气流量为15sccm～25sccm、射频电源功率为40W～60W及压强为0.5Pa～1Pa的条件下溅射沉积Cu层5min～30min。
10.根据权利要求1所述的一种带通孔金刚石集成三维芯片的制备方法，其特征在于步骤四中对镀铜面进行铜去除直至暴露出孔表面，最后清洗烘干，具体是按以下步骤进行：对镀铜面依次采用2000目、5000目、7000目砂纸打磨直至暴露出孔表面，然后用酒精布进行擦拭处理。
CN202210300888.5A 2022-03-25 2022-03-25 一种带通孔金刚石集成三维芯片的制备方法 Active CN114695133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210300888.5A CN114695133B (zh) 2022-03-25 2022-03-25 一种带通孔金刚石集成三维芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210300888.5A CN114695133B (zh) 2022-03-25 2022-03-25 一种带通孔金刚石集成三维芯片的制备方法

Publications (2)

Publication Number Publication Date
CN114695133A true CN114695133A (zh) 2022-07-01
CN114695133B CN114695133B (zh) 2023-04-28

Family

ID=82139089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210300888.5A Active CN114695133B (zh) 2022-03-25 2022-03-25 一种带通孔金刚石集成三维芯片的制备方法

Country Status (1)

Country Link
CN (1) CN114695133B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5328715A (en) * 1993-02-11 1994-07-12 General Electric Company Process for making metallized vias in diamond substrates
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
EP0717125A1 (en) * 1994-12-15 1996-06-19 General Electric Company Bonding of diamond to a substrate
US20120153294A1 (en) * 2010-12-17 2012-06-21 Raytheon Company Semiconductor Structures Having Directly Bonded Diamond Heat Sinks and Methods for Making Such Structures
CN107523828A (zh) * 2017-09-04 2017-12-29 哈尔滨工业大学 一种GaN与金刚石复合散热结构的制备方法
CN108109955A (zh) * 2017-12-13 2018-06-01 华中科技大学 一种用于填充垂直硅通孔tsv的复合材料及其填充方法
US20200122268A1 (en) * 2016-12-28 2020-04-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Pulsed laser method for machining a diamond
CN111098039A (zh) * 2019-12-20 2020-05-05 西安交通大学 一种pcd车齿刀的紫外纳秒激光切割方法
US20200171607A1 (en) * 2017-08-22 2020-06-04 DiamSense Ltd. System and method for creation of a predetermined structure from a diamond bulk
CN111900200A (zh) * 2020-06-24 2020-11-06 西安交通大学 一种金刚石基氮化镓复合晶片及其键合制备方法
JP6899062B1 (ja) * 2020-05-18 2021-07-07 深▲せん▼市創智成功科技有限公司 Ｉｃボードのスルーホールを充填するための電気銅めっき液およびその電気めっき方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328715A (en) * 1993-02-11 1994-07-12 General Electric Company Process for making metallized vias in diamond substrates
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
EP0717125A1 (en) * 1994-12-15 1996-06-19 General Electric Company Bonding of diamond to a substrate
US20120153294A1 (en) * 2010-12-17 2012-06-21 Raytheon Company Semiconductor Structures Having Directly Bonded Diamond Heat Sinks and Methods for Making Such Structures
US20200122268A1 (en) * 2016-12-28 2020-04-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Pulsed laser method for machining a diamond
US20200171607A1 (en) * 2017-08-22 2020-06-04 DiamSense Ltd. System and method for creation of a predetermined structure from a diamond bulk
CN107523828A (zh) * 2017-09-04 2017-12-29 哈尔滨工业大学 一种GaN与金刚石复合散热结构的制备方法
CN108109955A (zh) * 2017-12-13 2018-06-01 华中科技大学 一种用于填充垂直硅通孔tsv的复合材料及其填充方法
CN111098039A (zh) * 2019-12-20 2020-05-05 西安交通大学 一种pcd车齿刀的紫外纳秒激光切割方法
JP6899062B1 (ja) * 2020-05-18 2021-07-07 深▲せん▼市創智成功科技有限公司 Ｉｃボードのスルーホールを充填するための電気銅めっき液およびその電気めっき方法
CN111900200A (zh) * 2020-06-24 2020-11-06 西安交通大学 一种金刚石基氮化镓复合晶片及其键合制备方法

Also Published As

Publication number Publication date
CN114695133B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
US11955445B2 (en) Metal pads over TSV
US10199275B2 (en) Systems and methods for producing flat surfaces in interconnect structures
CN100570846C (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
JP2004533123A (ja) 銅接続用の障壁エンハンスメント工程
TWI436466B (zh) 直通矽晶穿孔結構及其製程
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN111952194B (zh) 一种射频芯片液冷散热工艺
US20100279503A1 (en) Method for Producing an Electrically Conductive Connection
US20140145334A1 (en) Methods and apparatuses for three dimensional integrated circuits
CN104900585A (zh) 一种垂直互连侧壁绝缘层的制作方法
CN102157442A (zh) 一种形成微电子芯片间互连的方法
JP4169950B2 (ja) 半導体装置の製造方法
CN114695133B (zh) 一种带通孔金刚石集成三维芯片的制备方法
US6579786B2 (en) Method for depositing a two-layer diffusion barrier
CN112340694A (zh) 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
CN106486415B (zh) 互连结构的制造方法
CN102623336B (zh) 一种砷化镓基微波单片集成电路功率器件的制作方法
JP2012212797A (ja) 半導体装置の製造方法
CN116130413A (zh) 基于改进硅通孔技术的多层芯片三维堆叠封装方法
CN106252276B (zh) 基于tsv技术开关矩阵射频单元的制造方法
KR101115526B1 (ko) 관통 실리콘 비아 제조 방법
KR101436553B1 (ko) 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법
CN116454020B (zh) 一种埋入式高平坦性的tgv互连工艺及tgv互连结构
CN116435191A (zh) 一种深孔金属化转接板的制备方法
Chan et al. Low Cost, High Density Interposers in Aluminum Oxide Films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhu Jiaqi

Inventor after: Zhao Kechen

Inventor after: Dai Bing

Inventor after: Deng Chaojun

Inventor after: Wei Xiaobin

Inventor after: Zhao Jiwen

Inventor after: Han Jiecai

Inventor before: Zhu Jiaqi

Inventor before: Zhao Kechen

Inventor before: Zhao Jiwen

Inventor before: Dai Bing

Inventor before: Han Jiecai

GR01 Patent grant
GR01 Patent grant