CN104900585A - 一种垂直互连侧壁绝缘层的制作方法 - Google Patents

一种垂直互连侧壁绝缘层的制作方法 Download PDF

Info

Publication number
CN104900585A
CN104900585A CN201510181587.5A CN201510181587A CN104900585A CN 104900585 A CN104900585 A CN 104900585A CN 201510181587 A CN201510181587 A CN 201510181587A CN 104900585 A CN104900585 A CN 104900585A
Authority
CN
China
Prior art keywords
substrate
molecular polymer
insulating layer
perpendicular interconnection
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510181587.5A
Other languages
English (en)
Inventor
丁英涛
高巍
陈倩文
严阳阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201510181587.5A priority Critical patent/CN104900585A/zh
Publication of CN104900585A publication Critical patent/CN104900585A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种垂直互连侧壁绝缘层的制作方法，属于微电子集成技术领域。本制作方法首先采用真空环境产生压力差的辅助方法，实现高分子聚合物在高深宽比垂直深孔结构内的无缝填充，随后通过高速旋涂技术的离心作用力，去除深孔内大部分高分子聚合物，利用高分子聚合物与深孔侧壁的粘附力，在深孔内壁淀积下均匀的高分子聚合物层，作为绝缘材料。本发明方法有利于改善垂直互连的电流泄漏、金属扩散等可靠性问题，避免各种不同材料在高温处理过程所产生的热应力失配，有利于改善垂直互连的界面开裂、芯片破碎、绝缘层脱落等热力学可靠性问题，可以广泛地应用在常规CMOS集成电路的三维集成技术中，具有通用性。

Description

一种垂直互连侧壁绝缘层的制作方法
技术领域
本发明涉及一种垂直互连侧壁绝缘层的制作方法，属于微电子集成技术领域。
背景技术
三维集成技术，被认为是“More Than Moore”技术，是未来进一步延伸集成电路“摩尔定律”的关键技术之一。三维集成技术，利用了芯片的第三维度，通过圆片键合、圆片衬底减薄等先进半导体制作方法，在垂直方向上叠加多层芯片，并通过穿透芯片衬底的垂直互连实现多层芯片之间的电学导通。三维集成技术，在相同面积、相同晶体管集成密度下，通过多层芯片的垂直叠加，能够有效地提高芯片的集成度；通过大量的垂直互连代替传统平面的全局互连，大大缩小芯片互连线的长度，有利于降低系统功耗、提高传输速度；此外，每层芯片相互独立，允许采用不同衬底材料或不同制备工艺，是实现系统级芯片(system on chip,SOC)的可行技术之一。因此，三维集成技术是半导体领域的研究热点，受到产业界和学术界的广泛关注。
穿透芯片衬底的垂直互连，是实现各层芯片电学导通的途径，是三维集成中的关键技术之一。垂直互连的制造流程，主要包括深孔刻蚀、侧壁绝缘、侧壁种子层淀积、导电材料填充等工艺步骤。其中，侧壁绝缘通常采用等离子增强化学气相沉淀(Plasma Enhanced Chemical Vapor Deposition,PECVD)方法，在深孔的侧壁上淀积二氧化硅作为中心导电材料与四周衬底的绝缘层。然而，化学气相淀积的台阶覆盖能力非常有限，难以在高深宽比的垂直侧壁上均匀地淀积二氧化硅；不均匀的绝缘层容易导致通过垂直互连的电流向衬底泄漏、中心导电材料向四周衬底扩散等可靠性问题。可见，均匀的垂直互连侧壁绝缘方法，是实现高性能三维集成系统的挑战。
发明内容
本发明为解决垂直深孔的均匀侧壁绝缘问题，进一步提高垂直互连的可靠性，提供一种侧壁绝缘层的制作方法。该制作方法首先采用真空环境产生压力差的辅助方法，实现高分子聚合物在高深宽比垂直深孔结构内的无缝填充，随后通过高速旋涂技术的离心作用力，去除深孔内大部分高分子聚合物，利用高分子聚合物与深孔侧壁的粘附力，在深孔内壁淀积下均匀的高分子聚合物层，作为绝缘材料。
所提供的垂直互连侧壁绝缘的制作方法，在室温环境(25℃)下进行，主要包括如下步骤：
步骤一：在衬底上采用等离子体刻蚀或化学湿法刻蚀方法，形成垂直深孔结构。
所述深孔结构的横截面形状为圆形、方形或多边形；与衬底表面垂直，不穿透衬底；
所述衬底为硅或者玻璃片或者有机材料。
步骤二：在衬底上表面覆盖满高分子聚合物，并在真空条件下，利用真空环境所产生的压力差，去除深孔内的气体成分，实现高分子聚合物在垂直深孔内的无缝填充。
所述真空条件的实现方法为：将覆盖满高分子聚合物的衬底放入封闭腔室中进行抽气处理，提高腔室的真空度；
所述高分子聚合物为苯并环丁烯、或者聚酰亚胺、或者聚乙烯、或者聚二甲基硅氧烷、或者聚甲基丙烯酸甲酯、或者环氧树脂；
所述无缝填充指垂直深孔内仅有高分子聚合物，不存在气泡、间隙或裂缝。
步骤三：采用高速旋涂技术，通过离心作用力，去除深孔内大部分的高分子聚合物，利用高分子聚合物与深孔内壁的粘附力，在衬底表面和深孔内壁留下均匀的高分子聚合物层，作为绝缘材料。
所述的高速旋涂的实现方法是通过常规的半导体匀胶台实现；
所述内壁包括深孔的侧壁和底面。
步骤四：往垂直深孔内填充金属导电材料，使之充满垂直深孔的中空部分，形成垂直金属导电层。
所述填充方法为电镀、或者化学镀、或者溅射、或者化学气淀积、或者物理气相淀积中的一种或多种。
所述的金属导电材料为铜、钨、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种。
步骤五：首先在衬底上表面制造金属互连；随后，从衬底下表面减薄衬底，直到深孔内填充的金属导电层外露；并在衬底下表面制造金属互连；形成垂直互连结构。
所述减薄的实现方法为机械研磨、反应离子刻蚀、化学湿法刻蚀、化学机械抛光中的一种或多种。
所述衬底下表面的金属互连与垂直金属导电层相连；
所述的金属互连材料为铜、钨、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种；
所述金属互连的实现方法为反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离、或者大马士革方法。
至此，本发明提供的垂直互连侧壁绝缘的制作完毕。
有益效果
本发明结合真空处理和高速旋涂方法，实现深孔结构侧壁绝缘层的制作。该方法利用了高分子聚合物与深孔内壁的粘附力，可以在深孔内壁淀积上均匀的绝缘层材料，有利于改善垂直互连的电流泄漏、金属扩散等可靠性问题。此外，与常规的化学气相淀积方法(通常工艺温度是300℃)相比，该制作方法在室温环境(25℃)下进行，避免各种不同材料在高温处理过程所产生的热应力失配，有利于改善垂直互连的界面开裂、芯片破碎、绝缘层脱落等热力学可靠性问题。另一方面，该制作方法所采用的材料、所经历的工艺步骤、所要求的工艺条件，都与常规的CMOS集成电路制造方法兼容，可以广泛地应用在常规CMOS集成电路的三维集成技术中，具有通用性。
附图说明
图1是本发明所提供的一种垂直互连侧壁绝缘制作方法的工艺流程示意图；
图2是本发明实施例提供的衬底的剖面示意图；
图3是本发明实施例提供的在衬底上表面刻蚀有垂直深孔的剖面示意图；
图4是本发明实施例提供的在垂直深孔内无缝填充高分子聚合物的剖面示意图；
图5是本发明实施例提供的高速旋涂后在垂直深孔侧壁内留下均匀绝缘层的剖面示意图；
图6是本发明实施例提供的垂直深孔内填充有金属导电材料的剖面示意图；
图7是本发明实施例提供的在衬底上、下表面完成金属互连制作的剖面示意图；
标号说明：
100-衬底，101-垂直深孔，102-高分子聚合物，103-侧壁绝缘层，104-金属导电材料，105-上表面金属互连，106-下表面金属互连。
具体实施方式
为更好地说明本发明的目的和优点，下面结合附图和实施例对本发明进行进一步的详细描述。
本发明所公开的一种垂直互连侧壁绝缘层的制作方法流程如图1所示，具体实施步骤如下：
步骤1：本实施例采用硅圆片作为衬底100，其剖面结构示意图如图2所示。首先，在硅衬底100上表面，采用反应离子深刻蚀方法(Deep Reactive Ion Etching,DRIE)，刻蚀出垂直于硅衬底100上表面的深孔结构101，如图3所示。所述衬底100采用直径为100mm，厚度为500±20μm的硅圆片；所述深孔101的表面形状为圆形，直径为10μm；深孔101垂直于衬底100上表面，深度为50μm，并不完全穿透硅衬底100。
此外，还可以采用玻璃或有机材料作为衬底100；还可以采用化学湿法刻蚀或激光打孔方法在衬底100上刻蚀出垂直深孔101；深孔101的表面形状还可以是方形或多边形。
步骤2：本实施例，首先在衬底100上表面覆盖满聚酰亚胺102，随后，把衬底100转移到腔室内，密闭腔室后对腔室进行抽气处理，提高腔室的真空度，利用真空环境所产生的压力差，去除深孔101内的气体成分，实现聚酰亚胺102在垂直深孔101内的无缝填充，如图4所示。
此外，还可以采用高分子聚合物，如苯并环丁烯、或者聚乙烯、或者聚二甲基硅氧烷、或者聚甲基丙烯酸甲酯、或者环氧树脂代替聚酰亚胺102。
步骤3：本实施例，把衬底100放置在半导体匀胶台上，在3000RPM转速下，对衬底100处理60秒，通过高速旋涂的离心作用力，去除深孔内大部分的聚酰亚胺102，利用聚酰亚胺102与深孔壁面的粘附力，在衬底表面和深孔内壁留下均匀的聚酰亚胺103，作为绝缘材料，如图5所示。
步骤4：本实施例，如图6所示，首先采用物理气相淀积方法往垂直侧壁上淀积厚度为50nm的金属钽作为粘附层，以及厚度为200nm的金属铜作为种子层；随后，采用铜电镀方法往垂直深孔和深槽内填满金属铜，作为垂直导电体。此制造过程同时会在衬底上表面依次淀积上粘附层以及导电层；接着，基于化学机械抛光方法，依次采用铜研磨液和钽研磨液，分别完全去除衬底上表面的铜导电层和钽粘附层，形成内埋于深孔的垂直互连结构104。
此外，还可以采用溅射或者原子层淀积方法往垂直侧壁上淀积钛、钌、铱、钨、铬、镍、钼、氮化钛、氮化钽、钛钨、硅碳氮等材料中的一种，作为粘附层；还可以采用化学镀、或者溅射、或者化学气相淀积、或者物理气相淀积方法往垂直深孔和深槽结构内填充铝、铁、钛、镍、钨、铂、金、银、钯、钛、钽、多晶硅、硅化钛、硅化钨、硅化钼、硅化铂和硅化钴等材料，作为垂直导电体；还可以采用化学湿法刻蚀技术去除表面淀积层。
步骤5：采用大马士革铜互连制造方法，在衬底100上表面制造1um厚度的铜互连线105。所述衬底100上表面的铜互连线105分别与深孔内的垂直互连104相连；紧接着，从衬底100下表面，采用机械研磨去除大部分的硅衬底，随后采用化学机械抛光方法去对衬底下表面进行平整化处理，直到垂直互连104的底部外露；然后，从衬底100下表面，再次采用大马士革铜互连制造方法，在衬底下表面制造1um厚度的铜互连线106。所述衬底100下表面的金属互连106与深孔内的垂直互连104相连。
此外，还可以采用与垂直互连104不同的材料制作衬底100上、下表面的金属互连105与106，比如铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种；还可以采用反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离的方法实现衬底100上、下表面金属互连线105与106的制造；还可以采用化学湿法刻蚀方法对硅衬底100进行减薄。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种垂直互连侧壁绝缘层的制作方法，其特征在于：在室温环境25℃下进行，包括如下步骤：
步骤一：在衬底上采用等离子体刻蚀或化学湿法刻蚀方法，形成垂直深孔结构；
所述深孔结构的横截面形状为圆形、方形或多边形；与衬底表面垂直，不穿透衬底；
步骤二：在衬底上表面覆盖满高分子聚合物，并在真空条件下，利用真空环境所产生的压力差，去除深孔内的气体成分，实现高分子聚合物在垂直深孔内的无缝填充；
所述高分子聚合物为苯并环丁烯、或者聚酰亚胺、或者聚乙烯、或者聚二甲基硅氧烷、或者聚甲基丙烯酸甲酯、或者环氧树脂；
步骤三：采用高速旋涂技术，通过离心作用力，去除深孔内大部分的高分子聚合物，利用高分子聚合物与深孔内壁的粘附力，在衬底表面和深孔内壁留下均匀的高分子聚合物层，作为绝缘材料；
所述内壁包括深孔的侧壁和底面；
步骤四：往垂直深孔内填充金属导电材料，使之充满垂直深孔的中空部分，形成垂直金属导电层；
步骤五：首先在衬底上表面制造金属互连；随后，从衬底下表面减薄衬底，直到深孔内填充的金属导电层外露；并在衬底下表面制造金属互连；形成垂直互连结构；
所述衬底下表面的金属互连与垂直金属导电层相连；
至此，本发明提供的垂直互连侧壁绝缘的制作完毕。
2.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述衬底为硅或者玻璃片或者有机材料。
3.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述真空条件的实现方法为：将覆盖满高分子聚合物的衬底放入封闭腔室中进行抽气处理，提高腔室的真空度。
4.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述的高速旋涂的实现方法是通过常规的半导体匀胶台实现。
5.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述填充方法为电镀、或者化学镀、或者溅射、或者化学气淀积、或者物理气相淀积中的一种或多种。
6.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述的金属导电材料为铜、钨、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种。
7.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述减薄的实现方法为机械研磨、反应离子刻蚀、化学湿法刻蚀、化学机械抛光中的一种或多种。
8.根据权利要求1所述的一种垂直互连侧壁绝缘层的制作方法，其特征在于：所述金属互连的实现方法为反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离、或者大马士革方法。
CN201510181587.5A 2015-04-16 2015-04-16 一种垂直互连侧壁绝缘层的制作方法 Pending CN104900585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510181587.5A CN104900585A (zh) 2015-04-16 2015-04-16 一种垂直互连侧壁绝缘层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510181587.5A CN104900585A (zh) 2015-04-16 2015-04-16 一种垂直互连侧壁绝缘层的制作方法

Publications (1)

Publication Number Publication Date
CN104900585A true CN104900585A (zh) 2015-09-09

Family

ID=54033169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510181587.5A Pending CN104900585A (zh) 2015-04-16 2015-04-16 一种垂直互连侧壁绝缘层的制作方法

Country Status (1)

Country Link
CN (1) CN104900585A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304611A (zh) * 2015-12-01 2016-02-03 北京理工大学 一种铜纳米管垂直互连结构及其制作方法
CN107934907A (zh) * 2017-12-12 2018-04-20 成都海威华芯科技有限公司 一种深Si通孔结构
CN108832245A (zh) * 2018-05-04 2018-11-16 西安电子科技大学 一种基于硅通孔技术的介质腔基片集成波导结构及其制备工艺
CN109637970A (zh) * 2018-12-07 2019-04-16 北京理工大学 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法
CN111816608A (zh) * 2020-07-09 2020-10-23 电子科技大学 玻璃盲孔加工方法
WO2023185951A1 (zh) * 2022-03-30 2023-10-05 清华大学 基于阻挡层绝缘层融合的可热修复通孔制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956540A (zh) * 2011-08-18 2013-03-06 中国科学院微电子研究所 含聚合物材料和金属通孔的互连结构的制造方法
CN103311141A (zh) * 2013-07-05 2013-09-18 北京理工大学 一种同轴垂直互连导电体的制作方法
CN103560108A (zh) * 2013-10-08 2014-02-05 华进半导体封装先导技术研发中心有限公司 光刻胶填充深孔的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956540A (zh) * 2011-08-18 2013-03-06 中国科学院微电子研究所 含聚合物材料和金属通孔的互连结构的制造方法
CN103311141A (zh) * 2013-07-05 2013-09-18 北京理工大学 一种同轴垂直互连导电体的制作方法
CN103560108A (zh) * 2013-10-08 2014-02-05 华进半导体封装先导技术研发中心有限公司 光刻胶填充深孔的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304611A (zh) * 2015-12-01 2016-02-03 北京理工大学 一种铜纳米管垂直互连结构及其制作方法
CN105304611B (zh) * 2015-12-01 2018-06-22 北京理工大学 一种铜纳米管垂直互连结构及其制作方法
CN107934907A (zh) * 2017-12-12 2018-04-20 成都海威华芯科技有限公司 一种深Si通孔结构
CN108832245A (zh) * 2018-05-04 2018-11-16 西安电子科技大学 一种基于硅通孔技术的介质腔基片集成波导结构及其制备工艺
CN109637970A (zh) * 2018-12-07 2019-04-16 北京理工大学 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法
CN111816608A (zh) * 2020-07-09 2020-10-23 电子科技大学 玻璃盲孔加工方法
CN111816608B (zh) * 2020-07-09 2023-05-09 电子科技大学 玻璃盲孔加工方法
WO2023185951A1 (zh) * 2022-03-30 2023-10-05 清华大学 基于阻挡层绝缘层融合的可热修复通孔制备方法

Similar Documents

Publication Publication Date Title
CN104900585A (zh) 一种垂直互连侧壁绝缘层的制作方法
US7615480B2 (en) Methods of post-contact back end of the line through-hole via integration
US7772123B2 (en) Through substrate via semiconductor components
CN100570846C (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
TWI420590B (zh) 積體電路結構與其形成方法
JP2018528622A (ja) 導電性バリアのダイレクトハイブリッドボンディング
CN103311141B (zh) 一种同轴垂直互连导电体的制作方法
US8207595B2 (en) Semiconductor having a high aspect ratio via
JP2006173637A (ja) ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
TW201041118A (en) Semiconductor device
SG141312A1 (en) Method of fabricating interconnections of microelectronic device using dual damascene process
CN102208363A (zh) 一种形成穿透硅通孔的方法
CN101847597A (zh) 集成电路结构
TWI809551B (zh) 具有散熱單元的半導體元件及其製備方法
TW201729379A (zh) 半導體元件結構
CN111968953A (zh) 硅通孔结构及其制备方法
CN102024747A (zh) 功率器件的铝插塞制作方法
TW201351587A (zh) 穿矽通孔及其製作方法
CN104247004A (zh) 半导体晶片的制作方法
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
TWI707401B (zh) 基本原則區域中完全對準介層窗
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
CN105304611B (zh) 一种铜纳米管垂直互连结构及其制作方法
WO2022198530A1 (zh) 半导体器件及其制备方法
KR100743660B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150909