CN109637970A - 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法 - Google Patents

一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法 Download PDF

Info

Publication number
CN109637970A
CN109637970A CN201811490935.7A CN201811490935A CN109637970A CN 109637970 A CN109637970 A CN 109637970A CN 201811490935 A CN201811490935 A CN 201811490935A CN 109637970 A CN109637970 A CN 109637970A
Authority
CN
China
Prior art keywords
long hole
vertical long
silicon substrate
spin coating
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811490935.7A
Other languages
English (en)
Inventor
丁英涛
高巍
熊苗
蔡子孺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201811490935.7A priority Critical patent/CN109637970A/zh
Publication of CN109637970A publication Critical patent/CN109637970A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种偏心式真空辅助旋涂垂直深孔内壁绝缘层的制作方法，属于半导体及微电子集成技术领域。所述制作方法包括：将制作好的超高深宽比(20:1)及超小直径(2μm)垂直深孔进行高分子聚合物的无缝填充，硅圆片衬底与匀胶台偏心放置；利用真空辅助偏心式旋涂技术在深孔内壁形成一层均匀的高分子聚合物层，作为垂直互连结构的绝缘材料。本发明的制作方法，首先保证了室温环境(25℃)下，超小直径及超高深宽比深孔内，侧壁及底部绝缘层的圆片级均匀性；其次改善了三维垂直互连的界面开裂、芯片破碎等可靠性问题；最后，与常规的CMOS集成电路制造方法兼容，并且成本低，可以广泛地应用在常规CMOS集成电路的三维集成技术中，具有通用性。

Description

一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法
技术领域
本发明涉及一种偏心式真空辅助旋涂垂直深孔内壁绝缘层的制作方法，属于半导体及微电子集成技术领域。
背景技术
三维集成(3D Integration)技术充分利用第三维度，大幅度降低全局互连长度，从而减小延时，降低芯片功耗，减小芯片面积，提高数据传输带宽，并为实现不同硅衬底材料或不同制备工艺芯片的异质集成集成提供可能。近年来被认为是超越摩尔定律(Morethan Moore)，持续实现器件小型化、高密度、多功能化的首选解决方案。三维集成技术不但使微电子技术在当今CMOS的体系下，能够不依赖特征尺寸的不断缩小而仍旧保持摩尔定律向前发展，而且极有可能支持未来的非CMOS技术。
实现三维集成的关键制造技术包括三维垂直互连硅通孔(TSV)制造、晶圆减薄、微凸点制作、以及多芯片/圆片间的键合等。在上述过程中，TSV是实现各层芯片电学导通的途径，是三维集成中的关键技术之一。TSV的实现通常依赖于硅衬底的深孔刻蚀、深孔内壁沉积绝缘层、内壁依次沉积扩散阻挡层/粘附层和种子层、深孔内部导电材料的填充、表面化学机械抛光等工艺步骤。其中，内壁绝缘层主要是用于导电体与硅衬底之间的绝缘，通常为二氧化硅。绝缘层的制造方法一般需要采用化学气相沉积(Chemical Vapor Deposition,CVD)，其包括次常压化学气相沉积(SACVD)，等离子体增强化学气相沉积(PECVD)等。CVD方法的共形能力较差，不易实现较高的台阶覆盖率。而不均匀的绝缘层可能会进一步导致扩散阻挡层和种子层的不连续，从而引起中心导电材料向四周硅衬底扩散，导致硅衬底与导电材料之间漏电流的增加等可靠性问题，最终造成整个三维集成系统的失效。因此，基于真空辅助旋涂技术，选用高分子聚合物作为绝缘层材料，沉积在垂直互连内壁，作为一种替代的制作方法被提出。但此方法由于硅衬底与匀胶台同心放置，使得在旋涂过程中，硅衬底中心位置因旋转半径为零造成切向线速度为零，对于超高深宽比(20:1)及超小直径(2μm)的深孔，导致旋转中心位置附近的深孔底部残存气泡、底部高分子聚合物的堆积以及硅衬底不同位置的深孔内壁绝缘层的厚度存在差异，从而影响TSV在深孔内壁绝缘层制造环节的厚度一致性、成品率以及三维集成的后续工序。可见，均匀的超高深宽比、超小直径垂直深孔内壁绝缘层的制作方法，是实现高性能高密度三维集成系统的重要挑战。
本发明设计了一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法。采用真空辅助偏心式旋涂技术，进一步提高垂直互连的可靠性，降低成本。与一般的真空辅助旋涂方法不同，此方法利用硅衬底与匀胶台偏心放置，旋转半径不同，线速度不同的特点，采用真空辅助旋涂技术，保证了超高深宽比、超小直径深孔内壁绝缘层圆片级均匀性和单孔内壁均匀性，对实现高性能的三维集成系统具有重要意义。
发明内容
本发明为解决超高深宽比及超小直径垂直深孔内壁均匀绝缘层的制作问题，进一步提高垂直互连的可靠性，降低成本，提供一种偏心式真空辅助旋涂内壁绝缘层的制作方法。该制作方法首先利用真空环境产生压力差，实现硅衬底垂直深孔内高分子聚合物的无缝填充，随后将其偏心放置于匀胶台上，通过旋涂技术的离心作用力，去除深孔内大部分高分子聚合物，利用高分子聚合物与深孔内壁的粘附力，在超高深宽比、超小直径深孔内壁沉积均匀的高分子聚合物层，作为绝缘材料。
本发明的深孔内壁绝缘层的制作方法，在室温环境(25℃)下进行，主要包括如下步骤：
P01：在硅衬底上制作垂直硅衬底上表面的垂直深孔结构。
所述硅衬底材料为硅或者玻璃片或者有机材料；
所述垂直深孔为盲孔结构，即深孔不穿透硅衬底；所述深孔结构的横截面形状为圆形、方形或多边形；
所述垂直深孔采用反应离子刻蚀(RIE)或者深反应离子刻蚀(DRIE)或者激光烧蚀或者湿法腐蚀方法。
P02：在硅衬底上表面覆盖满高分子聚合物。
所述高分子聚合物为苯并环丁烯或者聚酰亚胺或者聚乙烯或者聚二甲基硅氧烷或者环氧树脂；
P03：对表面覆盖满高分子聚合物的硅衬底进行真空处理，利用真空环境所产生的压力差，去除深孔内的气体成分，实现高分子聚合物在垂直深孔内的无缝填充。
所述真空处理过程是将表面涂覆满高分子聚合物的硅衬底，转移到密闭腔室进行抽气处理，使得密闭腔室形成真空环境。
所述无缝填充指垂直深孔内仅有高分子聚合物，不存在气泡、间隙或裂缝。
P04：将硅衬底偏心放置于匀胶台上，匀胶台直径是硅衬底直径的两倍及以上。
P05：采用旋涂技术，通过离心作用力，去除深孔内大部分的高分子聚合物，利用高分子聚合物与深孔内壁的粘附力，在硅衬底表面和深孔内壁留下均匀的高分子聚合物层，作为绝缘材料。
所述旋涂的实现方法是通过常规的半导体匀胶台实现；
所述内壁包括深孔的侧壁和底面。
至此，本发明提供的偏心式真空辅助旋涂垂直深孔内壁绝缘层的制作完毕。
在垂直深孔内壁绝缘层制作完毕之后，TSV的制作流程还包括，往垂直深孔内填充金属导电材料，使之充满垂直深孔的中空部分，形成垂直金属导电体。
所述填充方法为电镀、或者化学镀、或者溅射、或者化学气相淀积、或者物理气相淀积中的一种或多种。
所述的金属导电材料为铜、钨、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种。
有益效果：
本发明结合真空处理、硅衬底/匀胶台的偏心放置和旋涂方法，实现超高深宽比及超小直径垂直深孔的均匀内壁绝缘层的制作。该方法通过真空环境产生的压力差，实现高分子聚合物垂直深孔内的无缝填充；偏心式布局、优化线速度从而依靠离心力去除表面和深孔内部多余的高分子聚合物溶液，并利用高分子聚合物与深孔内壁的粘附力形成均匀的高分子聚合物绝缘层。该方法大大改善了绝缘层圆片级的均匀性，提高了三维垂直互连TSV在深孔内壁绝缘层制造环节的一致性、成品率和沉积效率，从而有利于改善垂直互连的电流泄漏、金属扩散等可靠性问题。同时，此绝缘层的常温工艺适合中通孔(Via Middle)及后通孔(Via Last)垂直互连工艺。最后，此制作方法所选用的材料、所经历的工艺步骤、所要求的工艺条件，都与常规的CMOS集成电路制造方法兼容，并且成本低，适用于基于CMOS集成电路的三维集成技术。
附图说明
图1是本发明实施例提供的一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法的工艺流程示意图；
图2是本发明实施例提供的硅衬底的剖面示意图；
图3是本发明实施例提供的在硅衬底表面刻蚀有垂直深孔的剖面示意图；
图4是本发明实施例提供的刻蚀有垂直深孔的硅衬底(表面覆盖满高分子聚合物)俯视图；
图5是本发明实施例提供的垂直深孔内无缝填充高分子聚合物的剖面示意图；
图6是本发明实施例提供的在匀胶台上偏心放置的多个硅衬底(硅衬底上带有多个无缝填充高分子聚合物的垂直深孔)的整体俯视图；
图7是本发明实施例提供的制作完成的在垂直深孔内壁留下均匀绝缘层的剖面示意图；
标号说明：
100-硅衬底，101-垂直深孔，102-匀胶台，103-高分子聚合物，104-侧壁绝缘层。
具体实施方式
为更好地说明本发明的目的和优点，下面结合附图和实施例对本发明进行进一步详细描述。
本发明所公开的一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作流程如图1所示，具体实施步骤如下：
P01：本实施例采用硅圆片作为硅衬底100，其剖面结构示意图如图2所示。所述硅衬底100采用直径为100mm，厚度为525±20μm的硅圆片。首先，在硅衬底100上表面，采用反应离子深刻蚀方法(Deep Reactive Ion Etching,DRIE),刻蚀出垂直于硅衬底100上表面的垂直深孔101，刻蚀结束后其剖面结构示意图如图3所示。所述垂直深孔101为盲孔结构，即不完全穿透硅衬底100；所述垂直深孔101的截面形状为圆形，直径为2μm，深度为40μm。
此外，还可以采用玻璃或有机材料作为硅衬底100；还可以采用反应离子刻蚀(RIE)、湿法刻蚀、激光刻蚀等方法来制造垂直深孔；垂直深孔101的截面还可以是方形或者多边形。
P02：本实施例，采用滴管抽取适量的聚酰亚胺103，从硅衬底100的中心开始，顺时针环绕滴涂，直到硅衬底100表面覆盖满聚酰亚胺103，如图4所示。
此外，高分子聚合物还可以为苯并环丁烯或者环氧树脂或者聚二甲基硅氧烷或者聚乙烯代替聚酰亚胺103。
P03：本实施例，首先将表面覆盖满聚酰亚胺103且带有垂直深孔101的硅衬底100，转移到一密闭腔室，合上腔门，对腔室进行抽气处理，提高腔室的真空度，利用真空环境所产生的压力差，去除深孔101内的气体成分，实现高分子聚合物溶液完全填充垂直深孔101。真空处理结束后的硅衬底100剖面结构示意图如图5所示。所述真空处理，在抽气结束后保证密闭腔室的真空度为50Pa，并保持8分钟。
P04：本实施例，将带有已完全填充的垂直深孔的硅衬底，偏心布置在匀胶台相应位置处(硅衬底外边界与匀胶台外边界内切)，启动匀胶台的真空泵，实现硅衬底与圆片的真空吸附，整体结构的俯视图如图6所示。
P05：本实施例，在半导体匀胶机上，700rpm转速下进行15秒的旋涂处理，通过旋涂的离心作用力去除硅衬底100表面和垂直深孔101内部多余的聚酰亚胺103，并利用聚酰亚胺103与垂直深孔101侧壁的粘附力在垂直深孔101侧壁形成一层均匀的聚酰亚胺绝缘层104。旋涂操作结束后的硅衬底100剖面结构示意图如图7所示。
直径2μm，深度40μm垂直深孔，内壁绝缘层厚度范围110nm～180nm。
在垂直深孔内壁绝缘层的制作完毕之后，TSV的制作流程还包括，往垂直深孔内填充金属导电材料，使之充满垂直深孔的中空部分，形成垂直金属导电体。
所述填充方法为电镀、或者化学镀、或者溅射、或者化学气相淀积、或者物理气相淀积中的一种或多种。
所述的金属导电材料为铜、钨、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种。
以上所述仅为本发明的优选实例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种偏心式真空辅助旋涂垂直深孔内壁绝缘层的制作方法，其特征在于：在室温环境25℃下，进行垂直深孔内高分子聚合物的偏心式真空辅助旋涂，包括如下步骤：
P01：在硅衬底上制作垂直硅衬底上表面的垂直深孔结构；
所述硅衬底材料为硅或者玻璃片或者有机材料；
所述垂直深孔为盲孔结构，即深孔不穿透硅衬底；所述深孔结构的横截面形状为圆形、方形或多边形；
所述垂直深孔采用反应离子刻蚀(RIE)或者深反应离子刻蚀(DRIE)或者激光烧蚀或者湿法腐蚀方法；
所述深孔最小直径2μm，最大深度40μm；
P02：在硅衬底上表面覆盖满高分子聚合物；
所述高分子聚合物为苯并环丁烯或者聚酰亚胺或者聚乙烯或者聚二甲基硅氧烷或者环氧树脂；
P03：对表面覆盖满高分子聚合物的硅衬底进行真空处理，利用真空环境所产生的压力差，去除深孔内的气体成分，实现高分子聚合物在垂直深孔内的无缝填充；
所述真空处理过程是将表面涂覆满高分子聚合物的硅衬底，转移到密闭腔室进行抽气处理，使得密闭腔室形成真空环境；
所述无缝填充指垂直深孔内仅有高分子聚合物，不存在气泡、间隙或裂缝；
P04：对将硅衬底偏心放置于匀胶台上，匀胶台直径是硅衬底直径的两倍及以上；
P05：采用旋涂技术，通过离心作用力，去除深孔内大部分的高分子聚合物，利用高分子聚合物与深孔内壁的粘附力，在硅衬底表面和深孔内壁留下均匀的高分子聚合物层，作为绝缘层；
所述旋涂的实现方法是通过常规的半导体匀胶台实现；
所述内壁包括深孔的侧壁和底面；
至此，本发明提供的偏心式真空辅助旋涂垂直深孔内壁绝缘层制作完毕。
CN201811490935.7A 2018-12-07 2018-12-07 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法 Pending CN109637970A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811490935.7A CN109637970A (zh) 2018-12-07 2018-12-07 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811490935.7A CN109637970A (zh) 2018-12-07 2018-12-07 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法

Publications (1)

Publication Number Publication Date
CN109637970A true CN109637970A (zh) 2019-04-16

Family

ID=66071904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811490935.7A Pending CN109637970A (zh) 2018-12-07 2018-12-07 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法

Country Status (1)

Country Link
CN (1) CN109637970A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379929A (zh) * 2019-07-04 2019-10-25 合肥工业大学 偏心旋涂取向的发射偏振光的钙钛矿纳米线发光二极管
CN110504371A (zh) * 2019-08-28 2019-11-26 电子科技大学 一种基于旋涂工艺的离心辅助光活性层分层的有机太阳能电池及其制备方法
CN110591114A (zh) * 2019-09-17 2019-12-20 西北工业大学 在碲化锌表面制备聚苯乙烯微球阵列的方法
CN113560122A (zh) * 2021-07-06 2021-10-29 北京理工大学 一种面向tsv的可偏心式旋涂一体化装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070084825A1 (en) * 2005-10-13 2007-04-19 Fujifilm Corporation Spin-on coater, rotation processing method and color-filter fabricating method
CN101017829A (zh) * 2007-02-12 2007-08-15 清华大学 用于铁电存储器的掺钕钛酸铋铁电薄膜及其低温制备方法
CN102768942A (zh) * 2011-05-05 2012-11-07 隆达电子股份有限公司 基板清洗制作工艺
CN102806525A (zh) * 2011-05-31 2012-12-05 中芯国际集成电路制造(上海)有限公司 抛光装置及抛光副产物的去除方法
CN103365075A (zh) * 2012-03-26 2013-10-23 上海宏力半导体制造有限公司 一种能消除晶圆表面彩纹的光刻工艺方法
CN104900585A (zh) * 2015-04-16 2015-09-09 北京理工大学 一种垂直互连侧壁绝缘层的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070084825A1 (en) * 2005-10-13 2007-04-19 Fujifilm Corporation Spin-on coater, rotation processing method and color-filter fabricating method
CN101017829A (zh) * 2007-02-12 2007-08-15 清华大学 用于铁电存储器的掺钕钛酸铋铁电薄膜及其低温制备方法
CN102768942A (zh) * 2011-05-05 2012-11-07 隆达电子股份有限公司 基板清洗制作工艺
CN102806525A (zh) * 2011-05-31 2012-12-05 中芯国际集成电路制造(上海)有限公司 抛光装置及抛光副产物的去除方法
CN103365075A (zh) * 2012-03-26 2013-10-23 上海宏力半导体制造有限公司 一种能消除晶圆表面彩纹的光刻工艺方法
CN104900585A (zh) * 2015-04-16 2015-09-09 北京理工大学 一种垂直互连侧壁绝缘层的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379929A (zh) * 2019-07-04 2019-10-25 合肥工业大学 偏心旋涂取向的发射偏振光的钙钛矿纳米线发光二极管
CN110379929B (zh) * 2019-07-04 2022-05-20 合肥工业大学 偏心旋涂取向的发射偏振光的钙钛矿纳米线发光二极管
CN110504371A (zh) * 2019-08-28 2019-11-26 电子科技大学 一种基于旋涂工艺的离心辅助光活性层分层的有机太阳能电池及其制备方法
CN110591114A (zh) * 2019-09-17 2019-12-20 西北工业大学 在碲化锌表面制备聚苯乙烯微球阵列的方法
CN110591114B (zh) * 2019-09-17 2021-12-31 西北工业大学 在碲化锌表面制备聚苯乙烯微球阵列的方法
CN113560122A (zh) * 2021-07-06 2021-10-29 北京理工大学 一种面向tsv的可偏心式旋涂一体化装置

Similar Documents

Publication Publication Date Title
CN109637970A (zh) 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法
CN102420200B (zh) 具有金属垂直互连结构的转接板及其制作方法
WO2016091222A1 (zh) 玻璃基板上埋入无源元件的圆片级制造方法
TWI587470B (zh) 基板、基板之製造方法、半導體裝置及電子機器
CN107452689A (zh) 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
US9054162B2 (en) Method and an apparatus for forming electrically conductive vias in a substrate, an automated robot-based manufacturing system, a component comprising a substrate with via holes, and an interposer device
CN101179037A (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
JP2014512692A (ja) 多孔質基板内のビア
Fischer et al. Very high aspect ratio through-silicon vias (TSVs) fabricated using automated magnetic assembly of nickel wires
CN101638212A (zh) 微机电系统圆片级真空封装导线互连结构及其制造方法
US8080876B2 (en) Structure and method for creating reliable deep via connections in a silicon carrier
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
CN105655320A (zh) 低成本芯片背部硅通孔互连结构及其制备方法
WO2020029096A1 (zh) 芯片封装结构及其制造方法
CN115799194B (zh) 晶圆散热微流道、制备方法及三维集成方法
CN108063097A (zh) 一种三层芯片集成方法
CN104900585A (zh) 一种垂直互连侧壁绝缘层的制作方法
CN103213936A (zh) 圆片级mems惯性器件tsv堆叠封装结构
CN207134348U (zh) 三维系统级封装应用的内嵌扇出型硅转接板
CN105895580A (zh) 半导体封装金属互连结构的制作工艺
CN103280427A (zh) 一种tsv正面端部互连工艺
CN106711095A (zh) 一种半导体衬底、三维封装芯片及其硅通孔的封装方法
CN106783801B (zh) 高密度soi封装基板及其制备方法
CN105489550A (zh) 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190416