CN106711095A - 一种半导体衬底、三维封装芯片及其硅通孔的封装方法 - Google Patents

一种半导体衬底、三维封装芯片及其硅通孔的封装方法 Download PDF

Info

Publication number
CN106711095A
CN106711095A CN201611138133.0A CN201611138133A CN106711095A CN 106711095 A CN106711095 A CN 106711095A CN 201611138133 A CN201611138133 A CN 201611138133A CN 106711095 A CN106711095 A CN 106711095A
Authority
CN
China
Prior art keywords
silicon hole
conductive material
semiconductor substrate
chip
silicon via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611138133.0A
Other languages
English (en)
Inventor
李操
费鹏
刘胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201611138133.0A priority Critical patent/CN106711095A/zh
Publication of CN106711095A publication Critical patent/CN106711095A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体衬底、三维封装芯片及其硅通孔的封装方法。所述半导体衬底具有贯穿所述半导体衬底的硅通孔；所述硅通孔的内表面的周向沉积有厚度小于2μm的导电材料，所述硅通孔中导电材料的体积分数为5vol.％～95vol.％，所述硅通孔的中心留有贯穿所述硅通孔的缝隙。本发明通过仅在硅通孔的内表面的周向沉积导电材料，使得半导体衬底上硅通孔的中心仍然留有一定的空隙，从而制得的三维封装芯片在遇到冷热环境时不易变形，从而提高了成品率，延长了三维封装芯片的寿命。

Description

一种半导体衬底、三维封装芯片及其硅通孔的封装方法
技术领域
本发明属于半导体制造技术领域，更具体地，涉及一种半导体衬底、三维封装芯片及其硅通孔的封装方法。
背景技术
硅通孔技术(Through-Silicon-Via,TSV)是通过在芯片与芯片之间，晶圆与晶圆之间制作垂直导通、实现芯片之间互连的主要方法，在建立3D封装以及3D集成电路中起到了重要作用。
现有技术的硅通孔技术(Microelectronic Engineering，Volume 150,25January 2016,Pages 39–42)如图1所示：包括在衬底上打孔，制作绝缘层、阻挡层、种子层、然后在TSV孔内利用电镀方法生成导电材料，并将TSV孔全部填满，然后利用光刻制作掩膜层，溅射制作表面电路层及焊盘，最后剥离后进行芯片封装，封装后的芯片如图2所示。该方法具有以下缺点：1、由于电镀填充TSV的同时，TSV周边的衬底表面也在生长导电材料；在填充完毕之后，TSV孔及其周边会生长一层较厚的导电材料，后续需要进行长时间CMP抛光去除，使得制造工艺耗时长，成本高。2、由于TSV孔充满导电材料，而导电材料与衬底的热膨胀系数(CTE)不一致，使得衬底在热循环和热冲击条件下，容易在TSV处产生裂纹，导致芯片失效。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种半导体衬底、三维封装芯片及其硅通孔的封装方法，其目的在于仅将导电材料沉积于硅通孔孔的周向，从而简化制造工艺，提高三维封装芯片的成品率以及使用寿命。
为实现上述目的，按照本发明的一个方面，提供了一种半导体衬底，所述半导体衬底具有贯穿所述半导体衬底的硅通孔；所述硅通孔的内表面的周向沉积有厚度小于2μm的导电材料，所述硅通孔中导电材料的体积分数为5vol.％～95vol.％，所述硅通孔的中心留有贯穿所述硅通孔的缝隙，以避免半导体衬底在冷热环境中由于导电材料与半导体衬底的热膨胀系数不一致而变形破裂。
优选地，所述导电材料为铜、铝、铂或金。
优选地，所述硅通孔内导电材料的体积分数为15vol.％～85vol.％。
作为进一步优选地，所述硅通孔内导电材料的体积分数为45vol.％～65vol.％，以保证半导体衬底同时具有较好的导电性以及抗温性能。
按照本发明的另一个方面，还提供了一种包括上述半导体衬底的三维封装芯片。
优选地，所述三维封装芯片还包括MEMS芯片以及IC芯片，所述MEMS芯片以及IC芯片通过所述硅通孔内的导电材料连接。
按照本发明的另一个方面，还提供了一种硅通孔的封装方法，将导电材料沉积于半导体衬底的硅通孔的内表面的周向，使得所述硅通孔的内表面的导电材料的厚度大于2μm，体积分数为5vol.％～95vol.％，且硅通孔中仍留有贯穿所述硅通孔的缝隙；所述沉积的方法为电镀法、溅射法或者蒸发法。
优选地，所述硅通孔内导电材料的体积分数为15vol.％～85vol.％。
作为进一步优选地，所述硅通孔内导电材料的体积分数为45vol.％～65vol.％。
优选地，所述导电材料为铜、铝、铂或金。
优选地，所述导电材料的厚度大于5μm，所述填充方法还包括，打磨半导体衬底表面的硅通孔所在部位，使得所述硅通孔所在部位的表面平坦。
本发明与现有技术相比，具有以下有益效果：
1、由于半导体衬底上硅通孔的中心仍然留有一定的空隙，从而制得的三维封装芯片在遇到冷热环境时不易变形，从而提高了成品率，延长了三维封装芯片的寿命；经验证，在-45摄氏度～125摄氏度温度条件下，经过了1000次循环仍然能保持较好的性能。
2、由于仅将导电材料沉积于硅通孔的外周，沉积后硅通孔的中部与外部仍保持平坦，减少甚至避免了对半导体衬底表面的打磨过程，从而简化了制造工艺。
附图说明
图1为基于现有技术的硅通孔技术的芯片制作流程示意图，工艺流程包括：打孔，绝缘层、阻挡层、种子层制作，电镀TSV，双面抛光，光刻制作掩膜层，溅射制作表面电路层及焊盘，剥离；
图2为利用现有技术的硅通孔技术进行芯片3D集成的示意图；图中，1为完全填充的TSV，2为温湿传感器芯片，3为BCB胶或其他粘接剂，4为压力传感器芯片，5为温湿传感器的ASIC芯片，6为压力传感器的ASIC芯片；
图3为本发明实施例1的工艺流程示意图；工艺流程包括打孔，制作绝缘层及光刻、溅射制作阻挡层、电路层，剥离；
图4为本发明实施例1的芯片上焊盘的TSV阵列示意图；
图5为本发明实施例2的工艺示意图，其中a为电镀前TSV截面，b为完全填充的TSV截面，c为填充外周的TSV截面；
图6为本发明实施例10的示意图；
在所有附图中，相同的附图标记用来表示相同的组件或结构，其中：1-孔，2-温湿传感器芯片，3-粘接剂，4-压力传感器芯片，5-温湿传感器的ASIC芯片，6-压力传感器的ASIC芯片。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供了一种半导体衬底、三维封装芯片及其硅通孔的封装方法；其中，所述封装方法包括：将导电材料沉积于半导体衬底的硅通孔的内表面的周向，而所述硅通孔中仍留有贯穿所述硅通孔的缝隙；所述沉积的方法为电镀法、溅射法或者蒸发法，通过控制沉积时间，可控制沉积于硅通孔内的导电材料的体积，所述导电为铜、铝、铂或金；
硅通孔的孔径一般为3μm～100μm，深度一般为30μm～1000μm，深宽比(即深度与孔径之比)为1:1～15:1；而沉积于硅通孔内的导电材料的体积分数以及沉积的方法则与硅通孔的尺寸相关；导电材料与缝隙的体积分数大致相当时，半导体衬底的抗温性能最优；因此导电材料的体积分数优选为15vol.％～85vol.％，更优选为45vol.％～65vol.％；然而所述硅通孔的内表面的导电材料的厚度需要大于2μm，因此，当硅通孔的孔径较接近3μm时，可相对将导电材料填充得较满，达到硅通孔的95vol.％；而当硅通孔的孔径较大，接近100μm，或者沉积所用的导电材料较为昂贵时，可相对填充较薄的导电材料，只需达到硅通孔的5vol.％。
当硅通孔的深度为30μm～100μm、孔径为3μm～20μm、深度与孔径之比为1:1～10:1，且需要较快的沉积速度时，沉积的方法优选为溅射法，其具体参数通常设置为：溅射的真空度小于2E-7mbar，功率为1KW～3KW，保护气体的流量为10sccm～20sccm，溅射的时间为5min～3h；
当硅通孔的深度为30μm～100μm、孔径为3μm～20μm、深度与孔径之比为1:1～6:1，且需要同时加工多块半导体衬底时，沉积的方法优选为电子束蒸发法，其具体参数通常设置为：蒸发速率为0.1A/s～20A/s，预蒸发功率为10％～45％，蒸发功率为10％～60％，电子束蒸发法的时间为1h～8h；
为使得沉积于硅通孔内的导电材料更加均匀，采用溅射法和电子束蒸发法进行沉积时，可分别从半导体衬底的上表面和下表面进行沉积，上下表面沉积的时间比为1:5～5:1；
当硅通孔的孔径大于10μm、所需沉积的导电材料的厚度为3μm以上时，由于沉积和电子速蒸发形成的导电材料的厚度都有限，沉积的方法优选为电镀法，其具体参数通常设置为：所述电镀所用的电流密度为0.01ASD～5ASD，脉冲频率的范围为1KHz～10MHz，电镀的时间为30min～24h；而此时，当沉积的导电材料的厚度为5μm以上时，仍会在半导体衬底表面的硅通孔的周边生长一定的导电材料，此时仍需打磨半导体衬底表面的硅通孔所在部位，使得所述硅通孔所在部位的表面平坦；但相较对所述硅通孔的内部利用导电材料进行完全填充，本发明的方法在半导体衬底表面的硅通孔的周边生长的导电材料明显较薄，仍然减小了打磨所需的时间，简化了制造工艺。
该半导体衬底用上述方法进行了硅通孔填充后，可在衬底的上下表面分别连接MEMS(Microelectro Mechanical Systems,微机电系统)芯片以及IC(IntegratedCircuits,专用集成电路)芯片，从面形成三维封装芯片。经验证，半导体衬底经本发明的方法进行硅通孔填充后，形成的三维封装芯片可经历1000次以上的温度循环。
实施例1
实施例1的半导体衬底的制备方法如图3所示，由于改进了TSV的封装方法，工艺流程包括打孔，依次制作绝缘层，光刻，依次溅射制作阻挡层、导电材料以及电路层，剥离，与现有技术相比，省略了抛光过程。
如图4a所示，为实施例1的TSV(硅通孔)焊盘阵列示意图，焊盘尺寸为140μm×140μm，每个焊盘上分布着7×7的TSV方形阵列，每个TSV孔直径为10μm，间距为20μm，深度为100μm，TSV孔所在的半导底衬底的厚度为100μm，如图4b所示。每个TSV通过双面磁控溅射进行铜环形填充，采用磁控溅射FHR设备，真空度为2E-7mbar，功率为1KW，氩气流量为20sccm，每面溅射30min，形成厚度为1μm的铜层，总共铜层厚度为2μm，TSV填充率约(铜填充部分与整个TSV体积的比值)为64％。采用该技术方案，可以省去电镀及抛光步骤，提高TSV填充的热机械可靠性，同时保持足够的电学导通率。
实施例2
对于不适合减薄的半导体衬底，由于半导体衬底的深度较大且TSV深宽比有限(一般不超过10:1)，TSV孔径通常较大。本实施例的半导体衬底的厚度为600μm，而TSV孔径为60μm，如图5a所示。由于溅射本身的局限性(成本及设备性能)，溅射金属层厚度一般不超过2μm，而如果此时仍旧采取溅射进行铜填充，则TSV铜填充率可能不到12.9％，从而导致半导体衬底的电学导通率不足。
因此，对于此种芯片的制备，仍然采用电镀的填充方式，对于60μm孔径的TSV，如果采用电镀填充，由于电镀TSV时芯片表面也在同时生长铜层，会导致芯片表面铜层较厚，达到30μm以上(如图5b所示)，需要较长时间的抛光来去除，使得成本较高。而如果采用本发明的方法，电镀填充TSV外周，电镀参数为：电流密度为0.1ASD，脉冲频率为10KHz。仅需电镀1h即可填充壁厚为12μm的铜层，填充率约为65％，而此时芯片表面的铜层厚度仅约为12μm(如图5c所示)简单抛光即可进行芯片的封装，使电镀及抛光时间缩短了一半以上，降低了成本，同时还提高了TSV填充的热机械可靠性。
用不同的电镀时间对同样的TSV孔进行填充，发现填充率与电镀时间成正比，其具体电镀时间、填充率以及铜层的平均厚度的关系如表1所示，综合考虑半导体衬底的导电性能、填充效率以及三维封装芯片的热机械性能，当铜的填充率为45vol.％～65vol.％时，半导体衬底的性能最优。
表1实施例3-8的电镀时间、填充率以及铜层的平均厚度的关系
实施例3 实施例4 实施例5 实施例6 实施例7 实施例8
电镀时间 5min 16min 49min 53min 91min 101min
填充率 5％ 15％ 45％ 50％ 85％ 95％
平均厚度 1μm 2.5μm 8μm 9μm 18.5μm 24μm
实施例9
采用蒸发填充TSV与溅射方法类似，区别在于，蒸发侧壁附着效率没有溅射高，仅适用于低深宽比的TSV填充，但蒸发的优势是可以实现更大批量的加工工艺，同一台设备一次可以实现多片晶圆的加工，成本相对低廉。例如，TSV直径为20μm，深度为100μm，深宽比仅为5:1，此时可采取电子束蒸发工艺进行大批量双面蒸发铜层，使用COOKE电子束蒸发台，蒸发速率为20A/s，预蒸功率45％，蒸发功率为60％，每面蒸发3h，各形成厚度为2μm的铜层，使得TSV侧壁的铜层厚度为4μm，TSV铜填充率为64％，可实现电互联。
实施例10
图6中，1为环形填充的TSV，2为温湿传感器芯片，3为BCB胶或其他粘接剂，4为压力传感器芯片，5为温湿传感器的ASIC芯片，6为压力传感器的ASIC芯片。在温室传感器芯片焊盘上制作如实施例1所示的TSV阵列，并在TSV内周以实施例1相同的参数溅射铜层，温湿芯片尺寸为3mm×3mm×100μm。压力芯片采用如实施例2所示的电镀工艺进行TSV内周的铜填充，压力芯片尺寸为1mm×1mm×600μm。转接板芯片采用如实施例3所示的电子束蒸发的工艺进行TSV内周的铜填充，转接板芯片的尺寸为4mm×6mm×100μm。最后，采用倒桩焊键合方法将芯片焊盘对准键合，通过TSV进行纵向互联，以形成三维封装芯片。
该三维封装芯片在使用时，工作发热及环境温度变化，会面临高低温变化；经验证，本实施例在-45摄氏度～125摄氏度温度条件下，经过了1000次循环仍然能保持较好的性能，证实本发明所用的填充方法能提高三维封装芯片的使用寿命。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体衬底，其特征在于，所述半导体衬底具有贯穿所述半导体衬底的硅通孔；所述硅通孔的内表面的周向沉积有厚度小于2μm的导电材料，所述硅通孔中导电材料的体积分数为5vol.％～95vol.％，所述硅通孔的中心留有贯穿所述硅通孔的缝隙。
2.如权利要求1所述的半导体衬底，其特征在于，所述硅通孔内导电材料的体积分数为15vol.％～85vol.％。
3.如权利要求2所述的半导体衬底，其特征在于，所述硅通孔内导电材料的体积分数为45vol.％～65vol.％。
4.一种包括权利要求1-3中任意一项所述的半导体衬底的三维封装芯片。
5.如权利要求4所述的三维封装芯片，其特征在于，还包括MEMS芯片以及IC芯片，所述MEMS芯片以及IC芯片通过所述硅通孔内的导电材料连接。
6.一种硅通孔的封闭方法，其特征在于，将导电材料沉积于半导体衬底的硅通孔的内表面的周向，使得所述硅通孔的内表面的导电材料的厚度大于2μm，体积分数为5vol.％～95vol.％，且硅通孔中仍留有贯穿所述硅通孔的缝隙；所述沉积的方法为电镀法、溅射法或者蒸发法。
7.如权利要求6所述的封装方法，其特征在于，所述硅通孔内导电材料的体积分数为15vol.％～85vol.％。
8.如权利要求7所述的封装方法，其特征在于，所述硅通孔内导电材料的体积分数为45vol.％～65vol.％。
9.如权利要求6所述的封装方法，其特征在于，所述导电材料为铜、铝、铂或金。
CN201611138133.0A 2016-12-12 2016-12-12 一种半导体衬底、三维封装芯片及其硅通孔的封装方法 Pending CN106711095A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611138133.0A CN106711095A (zh) 2016-12-12 2016-12-12 一种半导体衬底、三维封装芯片及其硅通孔的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611138133.0A CN106711095A (zh) 2016-12-12 2016-12-12 一种半导体衬底、三维封装芯片及其硅通孔的封装方法

Publications (1)

Publication Number Publication Date
CN106711095A true CN106711095A (zh) 2017-05-24

Family

ID=58936988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611138133.0A Pending CN106711095A (zh) 2016-12-12 2016-12-12 一种半导体衬底、三维封装芯片及其硅通孔的封装方法

Country Status (1)

Country Link
CN (1) CN106711095A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107934907A (zh) * 2017-12-12 2018-04-20 成都海威华芯科技有限公司 一种深Si通孔结构
CN116435258A (zh) * 2023-06-13 2023-07-14 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构
CN116435290A (zh) * 2023-06-13 2023-07-14 中诚华隆计算机技术有限公司 一种芯片的三维堆叠结构和堆叠方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263099A (zh) * 2010-05-24 2011-11-30 中国科学院微电子研究所 3d集成电路及其制造方法
CN103688353A (zh) * 2011-06-17 2014-03-26 英特尔公司 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
CN104576508A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN104882432A (zh) * 2015-04-24 2015-09-02 苏州含光微纳科技有限公司 一种具有垂直通孔互连的半导体结构及其制造方法
CN105374739A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105990282A (zh) * 2015-02-27 2016-10-05 华为技术有限公司 一种转接板及电子组件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263099A (zh) * 2010-05-24 2011-11-30 中国科学院微电子研究所 3d集成电路及其制造方法
CN103688353A (zh) * 2011-06-17 2014-03-26 英特尔公司 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
CN104576508A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN105374739A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105990282A (zh) * 2015-02-27 2016-10-05 华为技术有限公司 一种转接板及电子组件
CN104882432A (zh) * 2015-04-24 2015-09-02 苏州含光微纳科技有限公司 一种具有垂直通孔互连的半导体结构及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107934907A (zh) * 2017-12-12 2018-04-20 成都海威华芯科技有限公司 一种深Si通孔结构
CN116435258A (zh) * 2023-06-13 2023-07-14 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构
CN116435290A (zh) * 2023-06-13 2023-07-14 中诚华隆计算机技术有限公司 一种芯片的三维堆叠结构和堆叠方法
CN116435290B (zh) * 2023-06-13 2023-08-22 中诚华隆计算机技术有限公司 一种芯片的三维堆叠结构和堆叠方法
CN116435258B (zh) * 2023-06-13 2023-09-26 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN106206424B (zh) 多孔基板中的通孔
US20080164573A1 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
TWI436466B (zh) 直通矽晶穿孔結構及其製程
CN102749167B (zh) 一种含有硅通孔的压力传感器封装结构
CN103681542B (zh) 芯片封装和用于制作芯片封装的方法
CN106711095A (zh) 一种半导体衬底、三维封装芯片及其硅通孔的封装方法
TW200921782A (en) Small area, robust silicon via structure and process
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN103508410A (zh) 用于制造具有电覆镀通孔的构件的方法
US20130234325A1 (en) Filled through-silicon via and the fabrication method thereof
CN105506570A (zh) 一种压环组件及物理气相沉积设备
CN111689460A (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN111834306A (zh) 半导体装置和包括该半导体装置的电子设备
CN115602643A (zh) 散热结构、散热结构的形成方法及半导体结构
CN109637970A (zh) 一种偏心式真空辅助旋涂垂直深孔内壁绝缘层制作方法
CN110400781A (zh) 基于玻璃衬底的三维集成封装转接板及其制作方法
CN102412193A (zh) 硅通孔填充方法
CN105990095B (zh) Mim电容器及其制备方法
TW201336041A (zh) 用於電子元件之三維封裝之方法
CN104201157A (zh) 混合键合工艺中的半导体散热结构和方法
CN210015853U (zh) 半导体互连结构
CN104143544A (zh) 一种晶圆硅通孔结构及其制备方法
CN110854065A (zh) 一种高深宽比tsv硅通孔的制备方法
CN104143527A (zh) 一种导电插塞和tsv的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication