CN104576508A - 硅通孔的形成方法 - Google Patents

Abstract

一种硅通孔的形成方法，包括：提供半导体衬底；在所述半导体衬底中形成环形通孔，所述环形通孔内部的半导体衬底呈孤立的半导体柱；在所述环形通孔的侧壁及底部形成扩散阻挡层；在所述环形通孔中填充满导电层；去除全部所述半导体柱或去除所述半导体柱至剩余部分厚度，直至形成深宽比大于或者等于20的开口；密封所述开口形成空气隙。所述方法通过先形成环形通孔，再用导电层填充满环形通孔，然后去除环形通孔内部围成的半导体柱形成开口，之后密封开口形成空气隙，所述空气隙为导电层的塑性形变提供较大的变形空间，有利于导电层和绝缘层中应力的释放，降低硅通孔发生分层和开裂现象的可能性，提高硅通孔的可靠性。

Description

硅通孔的形成方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种硅通孔的形成方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于引线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。

基于硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。

然而，利用现有方法制作的硅通孔中，硅通孔中的导电层和扩散阻挡层易出现分层或者开裂的现象，这些现象产生的原因有两个方面：一方面，扩散阻挡层和导电层之间具有热不匹配性，即两者之间的热膨胀系数相差比较大；另一方面，现有硅通孔中导电层填充满整个通孔，因此，导电层和扩散阻挡层之间的应力较大。而扩散阻挡层中出现分层或者开裂的现象将导致导电层材料扩散至硅通孔周围的半导体衬底中，造成硅通孔可靠性下降。

为此，需要一种新的硅通孔的形成方法，以解决现有硅通孔中扩散阻挡层易发生分层或者开裂现象的问题。

发明内容

本发明解决的问题是提供一种硅通孔的形成方法，以防止硅通孔中的扩散阻挡层及导电层发生分层或者开裂现象，进而导致导电层扩散至半导体衬底中的问题。

为解决上述问题，本发明提供一种硅通孔的形成方法，包括：

提供半导体衬底；

在所述半导体衬底中形成环形通孔，所述环形通孔内部的半导体衬底呈孤立的半导体柱；

在所述环形通孔的侧壁及底部形成扩散阻挡层；

在所述环形通孔中填充满导电层；

去除所述半导体柱直至形成深宽比大于或者等于20的开口；

密封所述开口形成空气隙。

可选的，采用化学气相沉积法密封所述开口形成所述空气隙。

可选的，所述空气隙的直径范围包括2μm～5μm，所述环形通孔的外直径范围包括10μm～13μm。

可选的，去除全部所述半导体柱形成所述开口。

可选的，密封所述开口形成所述空气隙后，所述硅通孔的形成方法还包括：

对所述半导体衬底进行减薄，直至打开所述空气隙底部重新形成开口；

再次密封所述开口直至重新形成空气隙。

可选的，所述硅通孔的形成方法还包括：在再次密封所述开口直至重新形成空气隙后，对再次密封的位置进行平坦化工艺。

可选的，去除所述半导体柱至剩余部分厚度，剩余的半导体柱厚度范围包括5μm～10μm。

可选的，所述导电层的材料包括铜，采用电镀铜工艺形成所述导电层。

可选的，在去除全部所述半导体柱或去除所述半导体柱至剩余部分厚度后，且在密封所述开口形成空气隙前，对所述开口进行抽真空处理。

可选的，在所述环形通孔的侧壁及底部形成所述扩散阻挡层前，在所述半导体衬底、环形通孔和半导体柱表面形成所述绝缘层，所述扩散阻挡层形成在所述绝缘层上。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，通过先形成环形通孔，再用导电层填充满环形通孔，然后去除环形通孔内部围成的半导体柱形成开口，之后密封开口形成空气隙，从而形成一种内部带有空气隙的硅通孔，所述空气隙为导电层和扩散阻挡层的塑性形变提供较大的变形空间，有利于导电层和绝缘层中应力的释放，从而降低硅通孔发生分层和开裂现象的可能性，提高硅通孔的可靠性。

进一步的，设置半导体柱的直径范围为2μm～5μm。半导体柱的直径与后续形成的开口的直径基本相等。如果半导体柱的直径太大，则后续形成的开口的深宽比可能小于20，不仅使得所形成的开口不易密封，而且使得环形通孔的内外直径的差值较小，后续形成的导电层的有效直径相应减小，最终导致形成的硅通孔导电能力不满足要求。如果半导体柱的直径太小，则不能够起到良好的应力消除作用。综合上述因素，控制半导体柱的直径范围为2μm～5μm，从而即保证所形成的开口容易密封，又保证硅通孔具有良好的导电能力，同时使硅通孔内部的应力，特别是扩散阻挡层的应力，得到有效地消除。

附图说明

图1至图2为现有硅通孔形成方法示意图；

图3为现有硅通孔部分结构放大示意图；

图4为图3所示A点和C点的微应变-深宽比关系示意图；

图5为图3所示B点和D点的微应变-深宽比关系示意图；

图6至图13为本发明硅通孔的形成方法第一实施例示意图；

图14为本发明硅通孔的形成方法第一实施例得到的硅通孔部分结构放大示意图；

图15为E点和G点的微应变-深宽比关系示意图；

图16为F点和H点的微应变-深宽比关系示意图；

图17至图19为本发明硅通孔的形成方法第二实施例示意图。

具体实施方式

现有硅通孔的形成方法通常包括：

如图1所示，提供半导体衬底100，并在半导体衬底100上形成通孔101；

如图2所示，在图1所示通孔101表面形成扩散阻挡层110，并继续在通孔101内填充金属层120，金属层120的材料可以为铜，之后进行平坦化，得到硅通孔。

图3为图2所示结构中，被虚线框包围部分的放大示意图，所述被虚线框包围部分包括顺次排列的部分金属层120、部分扩散阻挡层110和部分半导体衬底100。在图3所示硅通孔中选取A点、B点、C点和D点。其中A点和B点位于硅通孔顶端，并且A点位于金属层120中而B点位于扩散阻挡层110中。C点和D点位于硅通孔中部，并且C点位于金属层120中而D点位于扩散阻挡层110中。

测试图3所示A点、B点、C点和D点的微应变与深宽比的关系得到图4和图5，其中，图4为A点和C点（均位于金属层120中）的微应变-深宽比关系示意图，图5为B点和D点（均位于扩散阻挡层110中）的微应变-深宽比关系示意图。

参考图4可知，当金属层120填充满硅通孔中的通孔时，金属层120中A点和C点的微应变随着硅通孔深宽比的增大而逐渐减小至一极小值，所述极小值约为1000με，而深宽比接近于1时，金属层120中A点和C点的微应变为2500με，并且，硅通孔中直径越大（从25μm至50μm，再到75μm），金属层120中的微应变越大。

参考图5可知，当金属层120填充满硅通孔中的通孔时，扩散阻挡层110中B点和D点的微应变随着硅通孔深宽比的增大而逐渐减小至一极小值，所述极小值约为1000με，而深宽比接近于1时，扩散阻挡层110中B点和D点的微应变为2500με，并且，硅通孔中直径越大（从25μm至50μm，再到75μm），扩散阻挡层110中的微应变越大。

微应变与应力成正比，由此可知，现有硅通孔中，金属层120和扩散阻挡层110中均存在较大应力，并且硅通孔中直径越大，金属层120和扩散阻挡层110中存在的应力越大。而金属层120和扩散阻挡层110中存在较大应力会导致金属层120和扩散阻挡层110中易发生分层或者开裂的现象。其中，金属层120发生分层或者开裂现象很可能导致相应部位的扩散阻挡层110也发生分层或者开裂的现象，而扩散阻挡层110发生分层或者开裂现象会导致金属扩散到半导体衬底中，从而造成硅通孔的可靠性问题。

为此，本发明提供了一种新的硅通孔的形成方法，所述方法首先形成环形通孔，然后用导电层填充满环形通孔，再去除环形通孔内部围成的半导体柱，从而形成开口，再密封开口形成空气隙，由于空气隙的存在，导电层和扩散阻挡层中的应力得到消除，因此解决了硅通孔中出现分层或者开裂现象的问题，所形成的硅通孔的可靠性得到提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例一提供一种硅通孔的形成方法，请参考图6至图13。

请参考图6，提供半导体衬底200。

本实施例中，半导体衬底200可以是体硅(Bulk Silicon)、锗化硅或绝缘体上硅(Silicon On Insulator，SOI)，并且可以掺杂有其它元素。在半导体衬底200中还可以形成有各类有源半导体器件和各类无源半导体器件，并可以形成有相应的隔离结构、介质层和导电互连结构，本发明对此不作限定。

请继续参考图6，在半导体衬底200中形成环形通孔201，位于环形通孔201内部的半导体衬底200呈孤立的半导体柱202。

本实施例中，可以采用深反应性离子刻蚀工艺在半导体衬底200中形成环形通孔201。深反应性离子刻蚀工艺可以是Bosch深反应性离子刻蚀（BoschDeep Reactive Ion Etching，Bosch DRIE）工艺，或者是低温型深反应性离子蚀刻(Cryogenic Deep Reactive Ion Etching，DRIE)。

本实施例中，具体的，采用Bosch深反应性离子刻蚀工艺形成环形通孔201，其步骤包括：首先在半导体衬底200上形成图案化的硬掩模层，然后以硬掩模层为掩模，交替地引入刻蚀性气体和保护性气体，交替地对半导体衬底200进行蚀刻和对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的环形通孔201，如图6所示。

请结合参考图6和图7，图7为图6所示结构的俯视示意图，从中可以看到，环形通孔201的俯视形状为圆环形，并且环形通孔201将部分半导体衬底200包围在其内部，这部分半导体衬底200即为半导体柱202，半导体柱202的俯视形状为圆形。

本实施例中，设置半导体柱202的直径范围为2μm～5μm。由于后续开口是通过去除半导体柱202而形成的，因而半导体柱202的直径与后续形成的开口的直径基本相等。如果半导体柱202的直径太大，则后续形成的开口的深宽比可能小于20，不仅使得所形成的开口不易密封，而且使得环形通孔201的内外直径的差值较小，后续形成的导电层230的有效直径相应减小，导致最终形成的硅通孔导电能力不满足要求。如果半导体柱202的直径太小，则不能够起到良好的应力消除作用。综合上述因素，控制半导体柱202的直径范围为2μm～5μm，从而即保证所形成的开口容易密封，又保证硅通孔具有良好的导电能力，同时使硅通孔内部的应力，特别是扩散阻挡层的应力，得到有效地消除。

本实施例中，环形通孔201的外直径即整个硅通孔的直径，为保证硅通孔的连接作用，设置环形通孔201的外直径范围可以为10μm～13μm，环形通孔201的深度可以为100μm左右。需要说明的是，在本发明的其它实施例中，环形通孔201的外直径和深度可以为其它值，本发明对此不作限定。

本实施例中，设置半导体柱202位于环形通孔201的中间位置，以有利于后续形成的空气隙对导电层230的应力释放作用在各个方向上平均地进行。但是，在本发明的其它实施例中，半导体柱202也可以不位于环形通孔201的中间位置，只需保证半导体柱202距离环形通孔201外侧壁超过3μm即可。

需要说明的是，在本发明的其它实施例中，环形通孔201的俯视形状可以是其它形状，例如四环形或者六环形等。同样的，在本发明的其它实施例中，半导体柱202的俯视形状可以是其它形状，例如四边形或者六边形等。

请参考图8，在半导体衬底200、环形通孔201和半导体柱202表面形成绝缘层210。

本实施例中，形成绝缘层210的方法可以为等离子体辅助化学气相沉积(Plasma Enhance Chemical Vapor Deposition，PECVD)法或低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)法。绝缘层210的材料可以为氮化物（例如氮化硅）或者氧化物。绝缘层210可用于电性隔绝硅衬底和后续的填充于环形通孔201中的铜。

本实施例中，绝缘层210形成在环形通孔201的表面，环形通孔201的表面既包括环形通孔201底部表面，又包括环形通孔201内外侧壁（内侧壁亦即半导体柱202侧面，外侧壁指环形通孔201外直径对应的侧壁）表面。

请继续参考图8，在环形通孔201的侧壁及底部形成扩散阻挡层220。

本实施例中，在环形通孔201表面形成绝缘层210之后，在绝缘层210上形成扩散阻挡层220。扩散阻挡层220可用于防止后续填充于环形通孔201中的铜发生扩散。

本实施例中，扩散阻挡层220的材料可以包括氮化钽和钽。同样的，可采用化学气相沉积法、等离子体辅助化学气相沉积法或低压化学气相沉积法形成扩散阻挡层220。

请参考图9，在环形通孔201中填充满导电层230。

本实施例中，导电层230的材料为铜。由于环形通孔201的直径较大，因此所要形成的导电层230的总体积比较大，采用物理气相沉积法和化学气相沉积法均不理想，而电镀法是一种很好的选择，因此采用电镀铜工艺在环形通孔201中填充满导电层230。具体的，首先形成铜籽晶层（未显示）覆盖扩散阻挡层220，然后将所述半导体衬底200转移至电镀装置中，所述电镀装置包括有电镀溶液和电源正负极，电镀过程中所述半导体衬底200固定在负极，所述电镀溶液中包含加速剂、抑制剂、调整剂等多种添加剂。在电镀过程中，铜填满环形通孔201，即形成导电层230。

本实施例中，所述铜籽晶层可以是单层结构，也可以是由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构的铜晶种层时，小晶粒层在大晶粒层之下，提高铜籽晶层与扩散阻挡层220之间的粘附性。所述铜籽晶层的形成方法可以为物理气相沉积，并同以与扩散阻挡层220的沉积过程在同一物理气相沉积设备中完成。

需要说明的是，在本发明的其它实施例中，导电层的材料可以为其它金属，例如钨或铝，导电层的材料也可以为注入有导电离子的高分子化合物等。

请继续参考图9，对导电层230、扩散阻挡层220和绝缘层210进行平坦化直至暴露半导体柱202表面。

本实施例中，可以采用化学机械平坦化对导电层230和绝缘层210进行平坦化，化学机械平坦化能够精确和均匀地将相应结构平坦至所需厚度和平坦度。

请参考图10，去除全部半导体柱202形成开口203，开口203的深宽比大于或者等于20。

本实施例中，可利用干法刻蚀工艺蚀刻去除半导体柱202。具体的，在半导体衬底200表面和半导体柱202表面形成光刻胶层（未示出）或者硬掩模层（未示出），然后图案化所述光刻胶层或者硬掩模层，直至暴露出所述半导体柱202的表面，再以所述图案化的光刻胶层或者硬掩模层为掩模，采用CF₄等化合物的等离子体对半导体柱202进行刻蚀，在将半导体柱202全部去除之后，去除光刻胶层或者硬掩模层。

本实施例中，在去除半导体柱202时，由于采用干法刻蚀工艺，通常的干法刻蚀工艺对二氧化硅材料的绝缘层210和硅材料的半导体柱202的选择比较小，因而，可同时去除位于半导体柱202表面的绝缘层210。

本实施例中，由于开口203存在于导电层230内部，并且开口203离原来的环形通孔201外侧壁有一定距离，因此，开口203的存在不会对环形通孔201外侧壁上的扩散阻挡层220产生影响，也就是说，开口203的存在不会导致铜扩散的问题。

请参考图11，密封开口203形成空气隙250。

本实施例中，如果不对开口203进行密封，则后续形成的硅通孔内部易受灰尘或者水分的影响，可靠性下降，因此，需要对开口203进行密封。

本实施例中，由于开口203由去除半导体柱202而形成，因此，开口203的直径与半导体柱202的直径基本相等，约为2μm～5μm，而开口203的深度与环形通孔201的深度基本相等，约为100μm，因此开口203的深宽比大于或者等于20，具体的，开口203的深宽比可以为20、22、24或者25。在上述深宽比条件下，多种方法均能够使开口203密封，具体的，可采用化学气相沉积法密封开口203。

本实施例中，采用的化学气相沉积法具有较高的台阶覆盖率。台阶覆盖率是对薄膜沉积方法在孔洞中沉积厚度的一种表征方法，当使用某种沉积方法在半导体衬底200表面沉积1μm厚的薄膜时，如果此时在通孔的底部有300nm的薄膜层，那么所述沉积方法在通孔底部的台阶覆盖率就是30%，如果此时在通孔的侧壁有100nm的薄膜，那么所述方法在通孔侧壁的台阶覆盖率就是10%，可见，台阶覆盖率值越大，所述方法在孔内部沉积的薄膜厚度越接近在半导体衬底200表面沉积的薄膜厚度。

本实施例中，在将半导体衬底200置于化学气相沉积设备的腔体中之后，且在进行化学气相沉积之前，首先进行抽真空操作，待开口203内部气体压强与腔体内部压强基本相等后，再进行化学气相沉积，以确保开口203中气体压强小于大气压强。其原因是：只有保证开口203内部气体压强小于大气压强的情况下，后续形成的空气隙250在受热时压强才不至于太大，从而防止由于空气隙250内部气压上升而导致其顶部的密封块被向上拱起，甚至发生破裂。所述真空操作具体可以为，将半导体衬底200置于化学气相沉积设备的腔体中1min～5min，并同时设置腔体内气体压强为开口203内部所需气体压强。

本实施例中，采用铜作为密封材料用于密封开口203形成空气隙250。在采用化学气相沉积法密封开口203时，通过增加等离子体的强度和降低沉积速度（指单位时间内沉积的膜厚度）等方法，增加化学气相沉积法的台阶覆盖率，以保证所形成的空气隙250顶部沉积有5μm～10μm厚度的铜层（未示出）以密封开口203，所述铜层同时覆盖半导体衬底200表面，所述厚度的铜层能够避免空气隙250在随后的平坦化过程中受到损伤或发生变形。

请继续参考图11，在采用化学气相沉积法密封开口203形成空气隙250之后，对半导体衬底200表面及铜层进行平坦化以暴露出半导体衬底200表面，此时铜层仅剩余位于空气隙250上方的铜块240。具体的，位于半导体体衬底上的铜层厚度约为2μm～3μm，所以平坦化去除掉的铜层厚度范围也为2μm～3μm，而铜块240的厚度约为3μm～7μm。

需要说明的是，在本发明的其它实施例中，除了铜以外，密封材料还可以是钛、钽、钨或者二氧化硅等半导体工艺中常用的材料，只要能够使开口203被密封形成空气隙250即可。

请参考图12，对半导体衬底200进行减薄，直至打开所述空气隙250底部，重新形成开口205。

本实施例中，可以采用砂轮研磨、化学机械平坦化和抛光等工艺步骤对半导体衬底200进行减薄，直至打开所述空气隙250的底部，此时，图11中的空气隙250重新转变成开口205，如图12所示。

请参考图13，再次密封开口205直至重新形成空气隙270。

本实施例中，可以再次采用化学气相沉积法密封开口205，形成铜块260，铜块260密封开口205，可参考本说明书上述相应部分的内容。

本实施例中，在再次密封所述开口205形成空气隙270之后，还可以对再次密封的位置进行平坦化工艺，以使得铜块260的表面与半导体衬底200被减薄后暴露出的表面齐平。

请参考图14，图14为图13所示结构中，被虚线框包围部分的放大示意图，所述被虚线框包围部分包括顺次排列的部分导电层230、部分扩散阻挡层220、部分绝缘层210和部分半导体衬底200。在图14所示放大示意图中取四点，分别为E点、F点、G点和H点，其中，E点和G点位于导电层230中，F点和H点位于扩散阻挡层220中。

测试图14所示E点、F点、G点和H点的微应变与深宽比的关系得到图15和图16，其中，图15为E点和G点（均位于导电层230中）的微应变-深宽比关系示意图，图16为F点和H点（均位于扩散阻挡层220中）的微应变-深宽比关系示意图。

结合参考图15和图16可知，当硅通孔内部存在空气隙270时，虽然，硅通孔中导电层230和扩散阻挡层220的微应变仍然随着硅通孔深宽比的增加而逐渐减少至一极小值（约为1000με），但是，与内部没有空气隙270的硅通孔相比，本实施例的硅通孔中，具有两个特点：首先，当深宽比较小时，硅通孔中导电层230和扩散阻挡层220的微应变均大幅减小，具体减小了大约500με（例如图4和图5中最大值在2500με左右，而图15和图16中最大值降低到约2000με）；其次，随着直径的增大，通孔中导电层230和扩散阻挡层220中的微应变不增反减。由于微应变与应力成正比，因此，从上述两方面的特点可知，通过在硅通孔中设置空气隙270，一方面减小了硅通孔中导电层230和扩散阻挡层220的应力，防止导电层230和扩散阻挡层220发生断层现象；另一方面，对于直径越大的硅通孔，所述方法减小应力的作用越有效。

本实施例中，直径越大的硅通孔，所述方法减小应力的作用越有效的原因是：硅通孔直径越大，内部的空间也越大，导电层230和扩散阻挡层220可以获得的变形空间（即空气隙270）越大，使得导电层230和扩散阻挡层220中的应力越小。

本实施例所提供的硅通孔的形成方法中，经过以上步骤，形成了一种硅通孔，所述硅通孔并不是全部由导电层230填充满整个通孔，而是一种中间带有空气隙270，所述空气隙270为导电层230和扩散阻挡层220的塑性形变提供较大的变形空间，有利于导电层230和扩散阻挡层220中应力的释放，从而降低硅通孔中导电层230和扩散阻挡层220发生分层和开裂现象的可能，防止导电层230发生扩散，提高了硅通孔的可靠性。

本实施例中，利用空气隙消除导电层230和扩散阻挡层220内部的应力，空气隙的吸收应力能力优于所有别的填充材料，因此，能够最大程度地防止硅通孔因导电层230和扩散阻挡层220中的应力而出现分层或者开裂的现象。

本实施例中，通过控制所述硅通孔内部的空气隙270的直径范围为2μm～5μm，因此空气隙大小适中，并且设置空气隙270的位置位于导电层230内部，从而使得硅通孔中的导电性能不受空气隙270存在的影响，即通过合理设计使得空气隙尺寸控制在不影响硅通孔物理强度和导电能力的范围内。

本发明实施例二提供另一种硅通孔的形成方法，请参考图17至图19。

请参考图17，本实施例所提供的硅通孔的形成方法同样包括提供半导体衬底300，在半导体衬底300中形成环形通孔（未示出），位于所述环形通孔内部的半导体衬底300被孤立成半导体柱302，在半导体衬底300、环形通孔和半导体柱302表面形成绝缘层310，然后在绝缘层上形成扩散阻挡层320，之后在环形通孔中填充满导电层330，再对导电层330和绝缘层310进行平坦化，直至暴露半导体柱302表面，可参考实施例一相应内容。

请继续参考图17，与实施例一不同的是，本实施例中，仅去除部分半导体柱302形成开口303，剩余的半导体柱302’高度范围包括5μm～10μm。

请参考图18，密封开口303形成空气隙350，本实施例形成密封块340用于密封开口303，密封块340可以为铜、钛、铝、钨和二氧化硅等，可参考实施例一相应内容。

请参考图19，在密封开口303形成空气隙350之后，可对半导体衬底300进行减薄，此时剩余的半导体柱302’能够在减薄后仍然密封空气隙350，因此，省去再次形成开口和密封开口的过程。

本实施例所提供的硅通孔的形成方法中，并不是全部去除半导体柱302，而是仅去除部分半导体柱302形成开口，而剩余的半导体柱302’能够在后续工艺中对空气隙350起到保护作用，由于不必进行打开空气隙和重新密封形成空气隙的操作，简化了工艺步骤，节省了工艺成本，并且，所述方法形成的硅通孔中，同样存在空气隙350，空气隙350能够消除导电层330、扩散阻挡层320和绝缘层310中的应力，防止它们发生分层或者开裂现象，从而防止导电层330发生扩散现象，提高了硅通孔的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种硅通孔的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底中形成环形通孔，所述环形通孔内部的半导体衬底呈孤立的半导体柱；

在所述环形通孔的侧壁及底部形成扩散阻挡层；

在所述环形通孔中填充满导电层；

去除所述半导体柱直至形成深宽比大于或者等于20的开口；

密封所述开口形成空气隙。

2.如权利要求1所述的硅通孔的形成方法，其特征在于，采用化学气相沉积法密封所述开口形成所述空气隙。

3.如权利要求1所述的硅通孔的形成方法，其特征在于，所述半导体柱的直径范围包括2μm～5μm，所述环形通孔的外直径范围包括10μm～13μm。

4.如权利要求1所述的硅通孔的形成方法，其特征在于，去除全部所述半导体柱形成所述开口。

5.如权利要求4所述的硅通孔的形成方法，其特征在于，密封所述开口形成所述空气隙后，所述硅通孔的形成方法还包括：

对所述半导体衬底进行减薄，直至打开所述空气隙底部重新形成开口；

再次密封所述开口直至重新形成空气隙。

6.如权利要求5所述的硅通孔的形成方法，其特征在于，所述硅通孔的形成方法还包括：在再次密封所述开口直至重新形成空气隙后，对再次密封的位置进行平坦化工艺。

7.如权利要求1所述的硅通孔的形成方法，其特征在于，去除所述半导体柱至剩余部分厚度，剩余的半导体柱厚度范围包括5μm～10μm。

8.如权利要求1所述的硅通孔的形成方法，其特征在于，所述导电层的材料包括铜，采用电镀铜工艺形成所述导电层。

9.如权利要求1所述的硅通孔的形成方法，其特征在于，在去除全部所述半导体柱或去除所述半导体柱至剩余部分厚度后，且在密封所述开口形成空气隙前，对所述开口进行抽真空处理。

10.如权利要求1所述的硅通孔的形成方法，其特征在于，在所述环形通孔的侧壁及底部形成所述扩散阻挡层前，在所述半导体衬底、环形通孔和半导体柱表面形成所述绝缘层，所述扩散阻挡层形成在所述绝缘层上。