CN115376937A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN115376937A
CN115376937A CN202211319194.2A CN202211319194A CN115376937A CN 115376937 A CN115376937 A CN 115376937A CN 202211319194 A CN202211319194 A CN 202211319194A CN 115376937 A CN115376937 A CN 115376937A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor structure
hole
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211319194.2A
Other languages
English (en)
Other versions
CN115376937B (zh
Inventor
王文智
王建智
张国伟
王茹茹
周文鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinjing Integrated Circuit Co Ltd
Original Assignee
Hefei Xinjing Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinjing Integrated Circuit Co Ltd filed Critical Hefei Xinjing Integrated Circuit Co Ltd
Priority to CN202211319194.2A priority Critical patent/CN115376937B/zh
Publication of CN115376937A publication Critical patent/CN115376937A/zh
Application granted granted Critical
Publication of CN115376937B publication Critical patent/CN115376937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供衬底，所述衬底正面形成有待蚀刻层；于所述待蚀刻层内形成通孔；于所述衬底背面形成应力调节层，以使所述衬底及所述待蚀刻层向背离所述应力调节层的一侧弯曲，并使所述通孔孔口的孔径变大；于所述通孔内形成填充层。该半导体结构的制备方法可以提高半导体结构的生产良率及使用可靠性。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体制造技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
目前，在半导体器件中，通常是通过在金属层上的介质层内形成通孔（Via）并填充导电材料，进而形成接触结构来实现层间电连接的。
然而，在填充过程中，容易在填充的导电材料中形成空洞（Void），空洞会增加接触结构的电阻及电阻-电容延迟（RC delay），从而使得半导体器件的生产良率及使用可靠性降低，影响半导体器件的电学性能。
因此，如何在填充通孔的过程中避免产生空洞是当前亟待解决的问题。
发明内容
基于此，本申请根据一些实施例，提供了一种半导体结构及其制备方法，可以避免在填充通孔的过程中产生空洞，提高半导体结构的生产良率及使用可靠性，以确保半导体结构的电学性能。
为了实现上述目的，一方面，本申请提供一种半导体结构的制备方法，包括：
提供衬底，所述衬底正面形成有待蚀刻层；
于所述待蚀刻层内形成通孔；
于所述衬底背面形成应力调节层，以使所述衬底及所述待蚀刻层向背离所述应力调节层的一侧弯曲，并使所述通孔孔口的孔径变大；
于所述通孔内形成填充层。
在一些实施例中，所述于所述通孔内形成填充层之后，还包括：
去除所述应力调节层。
在一些实施例中，采用湿法刻蚀工艺去除所述应力调节层。
在一些实施例中，所述于所述衬底背面形成应力调节层之前，还包括：形成阻挡层，所述阻挡层至少覆盖所述通孔的侧壁；
所述于所述通孔内形成填充层，还包括：形成覆盖所述阻挡层且填充所述通孔的所述填充层。
在一些实施例中，所述衬底正面还形成有位于所述衬底与所述待蚀刻层之间的导电层；
所述于所述待蚀刻层内形成通孔之后，所述通孔暴露出所述导电层；
所述形成阻挡层之后，所述阻挡层与所述导电层相连接。
在一些实施例中，所述应力调节层的形成厚度与所述衬底及所述待蚀刻层的弯曲度正相关。
在一些实施例中，所述应力调节层的厚度小于10000Å。
在一些实施例中，所述应力调节层包括氧化硅层、氮化硅层和氮化镓层中的至少一层。
在一些实施例中，所述通孔的深宽比大于或等于10∶1。
另一方面，本申请还提供一种半导体结构，所述半导体结构采用如前述任一实施例所述的半导体结构的制备方法制备而得。
本申请的半导体结构及其制备方法，至少具有如下有益效果：
本申请的半导体结构的制备方法，在衬底背面形成应力调节层，简单且易于实施。应力调节层与衬底材质不同，因此存在晶格失配（也称位错）。在形成应力调节层的过程中，与衬底间的晶格失配使应力调节层中产生应力，使衬底及待蚀刻层在应力作用下向背离应力调节层的一侧弯曲，即：以其中部向背离应力调节层一侧拱起的形貌发生弯曲，从而使通孔孔口的孔径变大。通孔孔口的孔径变大能够便于向通孔内填入填充材料以形成填充层，避免通孔开口部的填充材料过早封口而导致形成的填充层内产生空洞，从而提升填充层的成形质量及性能。如此，本申请的半导体结构的制备方法可以提升填充层的生产良率及使用可靠性，进而利于确保半导体结构的电学性能，以提高半导体结构的生产良率及使用可靠性。
本申请的半导体结构，采用前述实施例所述的半导体结构的制备方法制备而得，故而前述半导体结构的制备方法所能实现的技术效果，所述半导体结构均能实现，此处就不再赘述。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一些实施例中半导体结构的制备方法的流程示意图；
图2为本申请一些实施例提供的半导体结构的制备方法中，步骤S200所得结构的截面结构示意图；
图3为本申请一些实施例提供的半导体结构的制备方法中，步骤S300所得结构的截面结构示意图；
图4为本申请一些实施例提供的半导体结构的制备方法中，步骤S400所得结构的截面结构示意图；
图5为本申请一些实施例提供的半导体结构的制备方法所得结构的截面结构示意图；图5亦为本申请一些实施例提供的半导体结构的截面结构示意图；
图6为本申请一些实施例提供的半导体结构的制备方法中，形成阻挡层之后所得结构的截面结构示意图；
图7为本申请一些实施例提供的半导体结构的制备方法中，形成阻挡层且通孔孔口的孔径变大之后所得结构的截面结构示意图；
图8为本申请一些实施例提供的半导体结构的制备方法中，形成阻挡层且形成填充层之后所得结构的截面结构示意图；
图9为本申请另一些实施例提供的半导体结构的制备方法所得结构的截面结构示意图；图9亦为本申请另一些实施例提供的半导体结构的截面结构示意图；
图10为本申请一些实施例提供的半导体结构的制备方法中，衬底及待蚀刻层对应弧度和弯曲度的示意图。
附图标记说明：
100、衬底；200、待蚀刻层；210、第一介质层；220、第二介质层；230、第三介质层；300、通孔；400、应力调节层；500、填充层；600、阻挡层；700、导电层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“与…相连接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一介质层称为第二介质层，且类似地，可以将第二介质层称为第一介质层；第一介质层与第二介质层为不同的介质层。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例（和中间结构）的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的特定形状，而是包括由于例如制造技术导致的形状偏差，图中显示的形状实质上是示意性的，它们的形状并不表示器件的实际形状，且并不限定本申请的范围。
本申请根据一些实施例，提供一种半导体结构的制备方法。
请参阅图1，在一些实施例中，半导体结构的制备方法可以包括如下的步骤：
S100：提供衬底，衬底正面形成有待蚀刻层。
S200：于待蚀刻层内形成通孔。
S300：于衬底背面形成应力调节层，以使衬底及待蚀刻层向背离应力调节层的一侧弯曲，并使通孔孔口的孔径变大。
S400：于通孔内形成填充层。
上述半导体结构的制备方法，在衬底背面形成应力调节层，简单且易于实施。应力调节层与衬底材质不同，因此存在晶格失配（也称位错）。在形成应力调节层的过程中，与衬底间的晶格失配使应力调节层中产生应力，使衬底及待蚀刻层在应力作用下向背离应力调节层的一侧弯曲，即：以其中部向背离应力调节层一侧拱起的形貌发生弯曲，从而使通孔孔口的孔径变大。通孔孔口的孔径变大能够便于向通孔内填入填充材料以形成填充层，避免通孔开口部的填充材料过早封口而导致通孔侧壁覆盖不良或形成的填充层内产生空洞，从而提升填充层的成形质量及性能。如此，本申请的半导体结构的制备方法可以提升填充层的生产良率及使用可靠性，进而利于确保半导体结构的电学性能，以提高半导体结构的生产良率及使用可靠性。
以下请结合图2至图10理解本申请的一些实施例。
请参阅图2，在步骤S100中，提供衬底100，衬底100正面形成有待蚀刻层200。
本申请对于衬底100的材质并不做具体限定。作为示例，衬底100的材质可以包括硅（Si）衬底、蓝宝石衬底、玻璃衬底、碳化硅（SiC）衬底、氮化镓（GaN）衬底或砷化镓（GaAs）衬底等等中的任意一种或几种；也可以包括绝缘体上硅（Silicon-On-Insulator，简称SOI）或绝缘体上锗（Germanium-On-Insulator，简称GOI）等等中的任意一种。
请继续参阅图2，在一些实施例中，衬底100正面还可以形成有位于衬底100与待蚀刻层200之间的导电层700。
可以理解，当衬底100与待蚀刻层200之间形成有导电层700时，后续在通孔300形成的填充层500可以作为用于实现电连接的互连结构。
本申请对于导电层700的材质并不做具体限定。作为示例，导电层700的材质可以包括但不仅限于镍硅化物（NiSi）层。NiSi 是常用于半导体器件（例如，金属-氧化物半导体场效应晶体管MOSFET）的纳米级尺寸金属结构材料。
在一些实施例中，可以向镍硅化物（NiSi）层中加入铂（Pt）。
上述半导体结构的制备方法，通过向镍硅化物层中加入铂，可以在高温环境中稳定NiSi，避免其转化为导电性较低的NiSi2相。
本申请对于待蚀刻层200的结构和材质均不做具体限定。
请继续参阅图2，在一些实施例中，待蚀刻层200可以包括由下至上叠置的第一介质层210、第二介质层220及第三介质层230。
本申请对于第一介质层210、第二介质层220及第三介质层230的材质也均不做限定。
在一些实施例中，第一介质层210的材质可以包括但不仅限于氮化硅（SiN）。氮化硅层具有较好的绝缘性和散热性，因此通过采用氮化硅材质的第一介质层210能够有利于制备应用于高温、大功耗、高功率环境的半导体结构。
在一些实施例中，第二介质层220可以包括但不仅限于采用高纵横比工艺（HighAspect Ratio Process，简称HARP）制备得到的氧化物层。
作为示例，所述氧化物层的材质可以包括但不仅限于氧化硅（SiO2）。由于HARP是通过热过程进行化学气相沉积而非等离子增强型化学气相沉积，因此可以避免因等离子体的轰击而导致对所得结构造成损坏。并且，HARP可以使得形成的氧化物层显示有拉应力，从而能够更加贴合先前形成的其他膜层（例如，第一介质层210），进而与先前形成的其他膜层具有很好的兼容性。
在一些实施例中，第三介质层230的材质可以包括但不仅限于硅酸乙酯（ethylsilicate，简称TEOS，是一种用四乙基正硅酸盐Si(OC2H5)4为主要原料反应生成的材料）。
请继续参阅图2，在步骤S200中，于待蚀刻层200内形成通孔300。
请继续参阅图2，在一些实施例中，在步骤S200于待蚀刻层200内形成的通孔300，可以暴露出导电层700。
本申请对于通孔300的尺寸并不做具体限定。作为示例，通孔300的深宽比可以大于或等于10∶1；譬如，通孔300的深宽比可以为10∶1、12∶1、15∶1、20∶1或25∶1等等。
近年来，半导体器件的结构越来越复杂，复杂的半导体器件往往具有多层结构，这就导致所述多层结构中所形成的通孔300的深宽比往往非常大；并且随着半导体器件的几何外形越来越小，其主动表面上的组件尺寸亦随之变小，从而使得通孔300的直径也变得非常小，在微米级别甚至达到纳米级别。可以理解，对于高深宽比的通孔300，容易出现由于开口过早闭合而导致后续通孔300的侧壁覆盖不良或填入通孔300的填充层500内产生空洞。
然而，上述半导体结构的制备方法，可以通过使衬底100及待蚀刻层200在应力作用下产生弯曲，使高深宽比的通孔300孔口的孔径变大。高深宽比的通孔300孔口的孔径变大能够便于向高深宽比的通孔300内填入填充材料以形成填充层500，避免高深宽比的通孔300开口部的填充材料过早封口而导致形成的填充层500内产生空洞，有利于在高深宽比的通孔300中形成无空洞、高质量的填充层500。
请结合图2参阅图3，在步骤S300中，于衬底100背面形成应力调节层400，以使衬底100及待蚀刻层200向背离应力调节层400的一侧弯曲，并使通孔300孔口的孔径变大。
需要说明的是，在本申请中，通孔300孔口的孔径为通孔300孔口的直径。
本申请对于应力调节层400的厚度并不做具体限定。
在一些实施例中，应力调节层400的形成厚度与衬底100及待蚀刻层200的弯曲度（Bow）正相关。应力调节层400的厚度可以根据对衬底100及待蚀刻层200弯曲度的实际需求进行适应性选择。
需要说明的是，衬底100的弯曲度是指衬底100中心的最高点与其两端最低点之间的距离。由于在本申请实施例中，待蚀刻层200形成于衬底100正面，且与衬底100紧密贴合，因此可以待蚀刻层200弯曲的程度应当与衬底100弯曲的程度相同，故衬底100的弯曲度同时也可以理解为待蚀刻层200的弯曲度。为了便于描述，以下将衬底100及待蚀刻层200的弯曲度简称为弯曲度。
在一些实施例中，应力调节层400的厚度小于10000Å（埃米）。这样能够避免由于应力调节层400太厚，导致衬底100及待蚀刻层200弯曲度太大甚至断裂，从而能够提升制备方法的生产良率。
作为示例，应力调节层400厚度的取值范围可以为5000Å~9000Å。譬如，应力调节层400的厚度可以为5000Å、6000Å、7000Å、8000Å或9000Å等等。
作为示例，应力调节层400厚度的取值范围可以为1000Å~5000Å。譬如，应力调节层400的厚度可以为1000Å、2000Å、3000Å、4000Å或5000Å等等。
作为示例，应力调节层400厚度的取值范围可以为100Å~1000Å。譬如，应力调节层400的厚度可以为100Å、200Å、500Å、800Å或1000Å等等。
作为示例，应力调节层400厚度的取值范围可以为10Å~100Å；譬如，应力调节层400的厚度可以为10Å、20Å、50Å、80Å 或100Å等等。
上述半导体结构的制备方法中，由于应力调节层400的厚度大于或等于10Å，因此能够牵制衬底100及待蚀刻层200产生形变，将衬底100及待蚀刻层200拉弯至拱曲；同时，还确保不会与衬底100相互分离。并且，在上述半导体结构的制备方法中，由于应力调节层400的厚度小于或等于100Å，可以缩减其形成过程中所需工艺时间，还可以缩减后续去除时的时间，从而能够提升制备方法的生产效率。
在一些实施例中，应力调节层400的厚度可以大于或等于衬底100厚度的0.1%。作为示例，应力调节层400的厚度可以为衬底100厚度的0.1%、0.2%、0.25%、0.3%或0.5%等等。
本申请对于应力调节层400的材质亦不做具体限定。作为示例，应力调节层400可以包括氮化硅层、氧化硅层、氮化镓（GaN）层、氮化锌（Zn3N2）层、氮化铝（AIN）层或碳化硅（SiC）层中的至少一层。
本申请对于形成应力调节层400的方式亦不做具体限定。
在一些实施例中，可以采用但不仅限于化学气相沉积（Chemical VaporDeposition，简称CVD）工艺在衬底100背面形成应力调节层400。如此，则可以通过控制化学气相沉积工艺过程中的沉积温度，对衬底100及待蚀刻层200的弯曲度进行更精准的调节，从而进一步确保半导体结构的电学性能，以进一步提高半导体结构的生产良率及使用可靠性。
请参阅图4，在步骤S400中，于通孔300内形成填充层500。
在一些实施例中，在步骤S400中形成的填充层500覆盖阻挡层600且填充通孔300。
本申请对于填充层500的材质并不做具体限定。作为示例，填充层500的材质可以包括但不限于铝（Al）、钨（W）、钼（Mo），钴（Co）、钛（Ti）和铂（Pt）等等中的任意一种或几种。
请参阅图5，在一些实施例中，在步骤S400通孔300内形成填充层500之后，还可以包括去除应力调节层400的步骤。
可以理解，在去除应力调节层400之后，衬底100及待蚀刻层200由于失去应力作用，自发地变回平直状态。
本申请对于去除应力调节层400的方式并不做具体限定。作为示例，可以采用但不仅限于湿法刻蚀工艺去除应力调节层400。
在一些实施例中，可以使用但不仅限于磷酸（H3PO4）对衬底100背面的应力调节层400进行湿法刻蚀，以去除应力调节层400。
请参阅图6，在一些实施例中，在步骤S300于衬底背面形成应力调节层之前，还可以包括形成阻挡层600的步骤。具体的，阻挡层600至少覆盖通孔300的侧壁。
可以理解，在本申请中，衬底100的正面与衬底100的背面为衬底100相对的两面。
上述半导体结构的制备方法中，通过在通孔300的侧壁形成阻挡层600，能够避免后续填入通孔300的填充材料与待蚀刻层200的相互扩散，进一步确保半导体结构的电学性能，以进一步提高半导体结构的生产良率及使用可靠性。
本申请对于阻挡层600的结构及材质均不做具体限定。例如，阻挡层600可以为单层结构或叠层结构。作为示例，阻挡层600的材质可以包括但不限于氮化钛（TiN）、氮化钽（TaN）或它们的组合的材料。
请继续参阅图6，在形成阻挡层600的过程中，通孔300的侧壁上容易形成悬突（overhang)，致使通孔300的开口过早闭合，这样的形貌最终将影响到后续填充层500的形成，导致形成的填充层500内产生空洞。
然而，在上述半导体结构的制备方法中，如图7至图8所示，即使通孔300的侧壁上形成悬突，由于在形成填充层500之前，已经使通孔300孔口的孔径变大了，因此通孔300的开口不会出现过早闭合的问题，有利于向通孔300内填入填充材料形成填充层500，从而能够避免通孔300的侧壁覆盖不良或因通孔300侧壁上形成悬突而导致填充层500内产生空洞，进一步确保半导体结构的电学性能，以进一步提高半导体结构的生产良率及使用可靠性。
请参阅图9，可选的，在上述半导体结构的制备方法中，在通孔300内形成填充层500之后，也可以包括去除应力调节层400的步骤。
在一些实施例中，阻挡层600覆盖通孔300的侧壁及通孔300的底部。请继续参阅图6至图9，在另一些实施例中，阻挡层600覆盖通孔300的侧壁、通孔300的底部及待蚀刻层200远离衬底100的表面。
请继续参阅图6至图9，在一些实施例中，由于在形成的通孔300之后，导电层700则被通孔300所暴露，使得后续形成的阻挡层600可以与导电层700相连接。
通过对本申请一些实施例进行多次实验，可以得到多组关于晶圆直径d、晶圆厚度及应力调节层400应力大小、弯曲度Bow、弧长L、弧度∂，以及通孔300孔口孔径的变化比例之间对应关系的实验数据。其中，请结合图10理解，Bow为图10中衬底100拱曲后衬底100中心的最高点与其两端最低点之间的距离，弧长L为图10中衬底100拱曲后表面形成的弧长，弧度∂为图10中衬底100所形成的弧度。
Figure 874661DEST_PATH_IMAGE001
Figure 198326DEST_PATH_IMAGE002
其中，R为弧长L所对应的圆的半径。
请参阅表1，表1示出了直径d为300mm且厚度为750μm的晶圆在应力调节层两组不同应力作用下各实验数据的统计结果。
表1
Figure 978063DEST_PATH_IMAGE004
可以看出，当应力调节层400产生的应力大小为300MPa时，能够使衬底100的平均弯曲度达到500μm，通孔300孔口孔径的平均变化比例能够达到0.098%。当应力调节层400产生的应力大小为1600MPa时，能够使衬底100的平均弯曲度达到1600μm，通孔300孔口孔径的平均变化比例能够达到0.3%。
由此可见，本申请提供的半导体结构的制备方法，能够通过应力调节层400产生应力，使衬底100及待蚀刻层200在应力作用下产生弯曲，从而使通孔300的孔口孔径有效变大。
进一步的，在本申请实施例中，还可以根据对于通孔300孔口孔径变化比例的实际需求，得到目标弯曲度；而后，可以根据目标弯曲度的大小对应力调节层400的厚度进行适应性调整。
本申请还根据一些实施例，提供一种半导体结构。
请继续参阅图5或图9，在一些实施例中，半导体结构采用前述实施例所述的半导体结构的制备方法制备而得，故而前述半导体结构的制备方法所能实现的技术效果，所述半导体结构均能实现，此处就不再赘述。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底正面形成有待蚀刻层；
于所述待蚀刻层内形成通孔；
于所述衬底背面形成应力调节层，以使所述衬底及所述待蚀刻层向背离所述应力调节层的一侧弯曲，并使所述通孔孔口的孔径变大；
于所述通孔内形成填充层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述通孔内形成填充层之后，还包括：
去除所述应力调节层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，采用湿法刻蚀工艺去除所述应力调节层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述衬底背面形成应力调节层之前，还包括：形成阻挡层，所述阻挡层至少覆盖所述通孔的侧壁；
所述于所述通孔内形成填充层，还包括：形成覆盖所述阻挡层且填充所述通孔的所述填充层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述衬底正面还形成有位于所述衬底与所述待蚀刻层之间的导电层；
所述于所述待蚀刻层内形成通孔之后，所述通孔暴露出所述导电层；
所述形成阻挡层之后，所述阻挡层与所述导电层相连接。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述应力调节层的形成厚度与所述衬底及所述待蚀刻层的弯曲度正相关。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述应力调节层的厚度小于10000Å。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述应力调节层包括氧化硅层、氮化硅层和氮化镓层中的至少一层。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通孔的深宽比大于或等于10∶1。
10.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1至9中任一项所述的半导体结构的制备方法制备而得。
CN202211319194.2A 2022-10-26 2022-10-26 半导体结构及其制备方法 Active CN115376937B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211319194.2A CN115376937B (zh) 2022-10-26 2022-10-26 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211319194.2A CN115376937B (zh) 2022-10-26 2022-10-26 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115376937A true CN115376937A (zh) 2022-11-22
CN115376937B CN115376937B (zh) 2023-02-21

Family

ID=84073710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211319194.2A Active CN115376937B (zh) 2022-10-26 2022-10-26 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115376937B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201125072A (en) * 2010-01-05 2011-07-16 Univ Southern Taiwan Method for producing micro-pores structure using 3-dimensional through-silicon via (TSV) technology.
JP2012164711A (ja) * 2011-02-03 2012-08-30 Renesas Electronics Corp 半導体装置及びその製造方法
CN104576508A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN105719999A (zh) * 2014-12-02 2016-06-29 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN113035771A (zh) * 2019-12-24 2021-06-25 无锡华润上华科技有限公司 一种半导体器件及其制备方法、电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201125072A (en) * 2010-01-05 2011-07-16 Univ Southern Taiwan Method for producing micro-pores structure using 3-dimensional through-silicon via (TSV) technology.
JP2012164711A (ja) * 2011-02-03 2012-08-30 Renesas Electronics Corp 半導体装置及びその製造方法
CN104576508A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN105719999A (zh) * 2014-12-02 2016-06-29 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN113035771A (zh) * 2019-12-24 2021-06-25 无锡华润上华科技有限公司 一种半导体器件及其制备方法、电子装置

Also Published As

Publication number Publication date
CN115376937B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
KR102109899B1 (ko) 반도체 디바이스 및 방법
TW201913756A (zh) 半導體裝置的形成方法、鰭式場效電晶體裝置及其形成方法
US9754885B1 (en) Hybrid metal interconnects with a bamboo grain microstructure
KR19980064795A (ko) 구리 라인 상호 접속부와 선택적 ｃｖｄ 알루미늄 플러그를사용한 충분히 평탄화된 이중 물결 무늬 금속화 방법
TW201926552A (zh) 半導體結構和形成半導體裝置的方法
CN106531805B (zh) 互连结构及其制造方法以及使用互连结构的半导体器件
US8455358B2 (en) Method of manufacturing via hole in a semiconductor device
TWI543267B (zh) 製造半導體元件的方法
US11508822B2 (en) Source/drain via having reduced resistance
EP3166134A1 (en) Conductive plug structure and fabrication method thereof
TWI762064B (zh) 半導體裝置結構及其製造方法
KR20180131342A (ko) 반도체 디바이스 및 방법
US20230207383A1 (en) Formation method of semiconductor device with stacked conductive structures
CN110957222A (zh) 半导体装置的形成方法
CN115376937B (zh) 半导体结构及其制备方法
TW202236392A (zh) 形成半導體裝置的方法
CN116153861B (zh) 一种半导体结构及制备方法
US20220277992A1 (en) Semiconductor structure
TWI749871B (zh) 半導體元件及形成半導體元件之方法
CN115188710A (zh) 接触结构及其制作方法
TW202141691A (zh) 互連結構及其製造方法
CN113421850A (zh) 电路
CN115424990A (zh) 半导体结构及其制备方法
CN116454023A (zh) 半导体结构的制备方法及半导体结构
US20230282516A1 (en) Semiconductor structure having contact plug

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant