CN1204867A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1204867A CN1204867A CN 98103109 CN98103109A CN1204867A CN 1204867 A CN1204867 A CN 1204867A CN 98103109 CN98103109 CN 98103109 CN 98103109 A CN98103109 A CN 98103109A CN 1204867 A CN1204867 A CN 1204867A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- semiconductor device
- wiring
- utilize
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及具有在半导体衬底上形成多个布线的半导体器件。设置用于覆盖全部所述布线表面的第1绝缘膜,在相邻所述布线之间形成的包含空气隙的第2绝缘膜彼此相邻。本发明的制造半导体器件的方法包括下列步骤,形成第1绝缘膜用于覆盖在半导体衬底上形成的多个布线表面,在所述衬底相邻布线之间形成包含空气隙的第2绝缘膜。其中利用等离子CVD或旋涂方法形成第1绝缘膜,利用等离子CVD,旋涂,偏压CVD,溅射或类似的方法形成第2绝缘膜。
Description
本发明涉及半导体器件及其制造方法,特别是涉及在高集成半导体器件中可以不增加布线间电容的半导体器件及其制造方法。
随着半导体器件进展布线进一步变细,则产生增加布线之间电容的问题。这导致于半导体器件性能的降低。在相同布线层中布线之间间隔较小意味着降低在布线之间形成的绝缘膜的介电常数,在那里不能禁止线间电容的增加。为了禁止所述的布线间电容的增加,日本专利公开H7[1995]-114236公开了一种技术,为了改善绝缘特性在布线之间形成空气隙。特别是,如图6所示,利用绝缘膜15在半导体衬底14上形成布线16。然后由图6(b)可见,利用溅射方法在布线16之间嵌入绝缘膜18。类似地对应于嵌入部分的纵横比(布线16和其高度之比)形成空气隙17。
但是,在上述的常规实例中利用溅射方法和其他方法形成间隙17会发生问题。也就是说,在布线16的侧壁上形成的绝缘膜和在其他部分上形成的绝缘膜相比不致密。这是因为利用溅射方法当把颗粒溅射在衬底时颗粒的移动有方向性,使颗粒不容易淀积在布线16的侧壁上。这导致于可靠性问题,特别是导致于降低耐压性能问题。而且,掩模滑动意味着在布线16中连接层的通路(或通孔)没有在精确位置形成布线16中,这可能引起布线16之间的短路。
接着,参照图7详细说明现有技术所述的包括布线16之间的空气隙的绝缘膜18的缺点。
如图7(a)所示,在现有技术中,利用溅射方法和偏压CVD方法形成包括在布线16之间有空气隙17的绝缘膜,以后,利用CMP(化学机械抛光)或类似的方法平整它。在那种情况存在固有问题,如果在相邻布线16之间的距离只是几mm或更小的情况下,在相邻布线16的各侧壁形成的绝缘膜和在布线16之间的距离为几十mm以上情况下形成的绝缘膜相比,不致密。
由图7(b)可知,利用光刻工艺形成通孔20,用作形成上层布线和层间连接。当利用光刻工艺形成下层布线16和通孔20时不能保证令人满意的掩模对准精确度。当没有在布线16的精确位置形成通孔20时这产生短路问题。
如图7(c)所示,利用CVD方法形成通孔20,然后嵌入钨或其他金属(化合物),CVD气体(例如WF6)进入在空气隙内壁和布线侧壁形成的低密度绝缘膜19,形成不适合的绝缘膜19a和19b。不适合的绝缘膜19a和19b是短路的原因。除此以外,在形成通孔时,腐蚀液体和各种类型气体(空气隙等)进入通孔。这在利用CVD方法掩埋通孔时降低密度,并且产生问题,因为导致在通孔中产生空洞21和不适当的连接。
本发明的目的是提供具有包括空气隙绝缘膜的半导体器件,同时提高布线和通孔的可靠性。本发明的另一个目的是提供制造半导体器件的方法。
为了达到上述目的,本发明具有下列特征,在半导体衬底上具有许多布线,设置覆盖全部所述的布线的第1绝缘膜;具有包括空气隙的在相邻布线之间形成的第2绝缘膜。
同时,本发明的半导体器件制造方法包括下列步骤,形成布线,形成第1绝缘膜和形成第2绝缘膜。更准确地说,形成布线的步骤第1和第2绝缘膜经过处理分别在半导体衬底上形成布线,第1绝缘膜形成在布线的表面,包括空气隙的第2绝缘膜在由第1绝缘膜覆盖的布线之间形成。
利用等离子CVD或旋涂方法形成第1绝缘膜。选用等离子CVD方法而不用溅射或偏压CVD方法,当在半导体衬底上淀积颗粒时它只有较低的方向性,同时还能保证在布线的侧壁上具有合适的密度。同样旋涂方法也是实用的。利用偏压CVD,等离子CVD,溅射或旋涂方法形成第2绝缘膜。
图1是表示本发明实施例的半导体器件的横截面图,图1(a)表示布线和绝缘膜的形成,图1(b)表示通孔的形成;
图2是表示本发明实施例半导体器件制造方法工序的横截面图;
图3是表示本发明实施例半导体器件的制造方法工序的横截面图,特别是表示形成通孔的横截面图;
图4是表示本发明实施例半导体器件制造方法工序的横截面图;
图5是表示本发明的半导体器件制造方法的流程图;
图6是表示常规半导体器件的横截面图;
图7是表示常规半导体器件存在问题的横截面图。
下面参照附图说明本发明的优选实施例。
实施例1
图1(a)和(b)是表示本发明实施例的半导体器件的横截面图。
在图1(a)所示的本实施例的半导体器件中,在半导体衬底1上形成布线2。利用等离子CVD方法由第1绝缘膜3覆盖布线2的表面。并且该结构是这样的结构,包括空气隙5的第2绝缘膜4嵌入由1绝缘膜3覆盖的布线2之间。利用偏压CVD,高密度等离子CVD或类似的方法形成第2绝缘膜4。
在本发明的该实施例,用第1绝缘膜3覆盖布线2。这意味着即使形成包括空气隙5的第2绝缘膜4中,形成低密度的不良绝缘膜6由于第1绝缘膜3也可能保证获得令人满意的绝缘性。
在图1(b)所示的本实施例的半导体器件中,设置具有通孔7的布线2,用第1绝缘膜3覆盖布线2的表面。这意味着即使在光刻时掩模滑动,而在布线2上有合适的设置通孔7就不发生问题。换句话说,由图1(b)可见,即使通孔偏移布线2较短距离,由第1绝缘膜3保证合适的绝缘。这使它可能形成高可靠性的布线。
实施例2
利用图2和图3说明制造如图1所示的半导体器件的方法。
如图2(a)所示,首先利用溅射方法在半导体衬底上形成薄金属膜。选择腐蚀薄金属膜形成布线2。
接着,如图2(b)所示,利用等离子CVD方法在布线2上形成第1绝缘膜3,厚度为1000_。用这种方法在布线2的侧壁上形成高密度的氧化膜。不言而喻,可以根据各种条件,例如在形成通孔7时形成的布线的间隔或掩模滑动的精确度,来选择最合适的膜厚。
然后,如图2(c)所示,利用偏压CVD方法形成包括空气隙5的第2绝缘膜4,并且把它嵌入布线2之间。以后,利用CMP方法整平薄膜4。
接着,如图3(a)所示,在第2绝缘膜4中选择地开相对于布线2的通孔7。
然后,如图3(b)所示,利用溅射方法形成500_厚的TiN阻挡层8,以后,利用覆盖式(blanket)CVD和干深腐蚀方法在通孔7中形成钨塞9。在通孔7中也形成TiN阻挡层8。
采用上述方法,即使通孔7偏离布线2的中心,由于形成第1绝缘膜3则仍然保持绝缘。结果能高合格率的形成插入接点9。
不言而喻,在图3(b)中,即使没有形成阻挡层8也能利用选择CVD方法形成高合格率的塞9。
并且在形成第2绝缘膜4的工艺中,可能利用溅射方法(特别是偏压溅射方法)或等离子CVD方法形成具有所要求的空气隙的第2绝缘膜4。
接着,利用图4说明制造半导体器件的方法,以便实现如图1所示的布线结构。
首先如图4(a)所示,在半导体衬底1上选择形成布线2。利用旋涂方法和热处理在该表面上形成厚度为2000_的作为无机涂层的第1绝缘膜3。根据无机材料的类型改变温度,但是温度是在400℃的范围内。利用这种方法在布线2侧壁上形成高密度的绝缘膜3。
接着,如图4(b)所示,利用偏压CVD方法形成包括空气隙5的第2绝缘膜4。以后,采用和实施例2所述相同的方法,制造稳定的布线结构。图5是表示本发明的制造半导体器件方法的流程图。
如上说明,由于用绝缘膜覆盖布线表面,即使形成粗糙的绝缘膜,本发明也在接着形成的包括空气隙的第2绝缘膜上保持合适的绝缘。
而且,由于当形成包括空气隙的绝缘膜时,可以吸收在光刻工艺中由掩模滑动引起的布线和通孔之间产生的偏差,所以增加掩模滑动的裕度。这意味着可能提高包括通孔的布线电可靠性。
在不脱离本发明的精神或基本特征的情况下,本发明可以用其他形式实施。因此本发明各实施例只是为了对各种情况进行说明而不是进行限制,由附带的权利要求表示本发明的保护范围而不是由所述的说明书表示本发明的保护范围,包含在等效权利要求含义和范围中的各种变化都包括在其中。
包括说明书,权利要求书,附图和摘要的日本专利申请No.9-164467(1996,6,20申请)的全部公开,作为参考都结合在本发明中。
Claims (11)
1.一种导体器件,在半导体衬底上具有多个布线,其包括:
覆盖全部所述布线表面的第1绝缘膜;
在相邻布线之间形成的包含空气隙的第2绝缘膜。
2.按照权利要求1的半导体器件,其中,利用等离子CVD方法形成第1绝缘膜。
3.按照权利要求1的半导体器件,其中,利用旋涂方法形成第1绝缘膜。
4.一种制造半导体器件的方法,其包括下列步骤:
形成第1绝缘膜,覆盖在半导体衬底上形成的全部布线的表面;
形成在半导体衬底上相邻布线之间形成的包含空气隙的第2绝缘膜。
5.按照权利要求4制造半导体器件的方法,其中,利用等离子CVD方法形成第1绝缘膜。
6.按照权利要求4制造半导体器件的方法,其中,利用旋涂方法形成第1绝缘膜。
7.按照权利要求4制造半导体器件的方法,其中,利用偏压CVD方法形成第2绝缘膜。
8.按照权利要求4制造半导体器件的方法,其中,利用等离子CVD方法形成第2绝缘膜。
9.按照权利要求4制造半导体器件的方法,其中,利用溅射方法形成第2绝缘膜。
10.按照权利要求4制造半导体器件的方法,其中,利用旋涂方法形成第2绝缘膜。
11.按照权利要求4制造半导体器件的方法,其中,形成第1绝缘膜包括下列步骤,利用溅射方法在半导体衬底上形成薄金属膜;通过选择腐蚀薄金属膜形成多个布线;利用等离子CVD方法形成1000_厚的第1绝缘膜用于覆盖多个布线的表面;而形成第2绝缘膜包括下列步骤,利用偏压CVD方法在所述布线之间形成包含空气隙的第2绝缘膜;为了把它整平抛光第2绝缘膜的镜面表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 98103109 CN1204867A (zh) | 1997-06-20 | 1998-06-20 | 半导体器件及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP164467/97 | 1997-06-20 | ||
CN 98103109 CN1204867A (zh) | 1997-06-20 | 1998-06-20 | 半导体器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1204867A true CN1204867A (zh) | 1999-01-13 |
Family
ID=5217740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 98103109 Pending CN1204867A (zh) | 1997-06-20 | 1998-06-20 | 半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1204867A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067380B2 (en) | 2003-03-10 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
CN100372113C (zh) * | 2002-11-15 | 2008-02-27 | 联华电子股份有限公司 | 一种具有空气间隔的集成电路结构及其制作方法 |
CN103077921A (zh) * | 2012-12-19 | 2013-05-01 | 上海宏力半导体制造有限公司 | 互连线结构及互连线结构的形成方法 |
CN104576508A (zh) * | 2013-10-23 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
-
1998
- 1998-06-20 CN CN 98103109 patent/CN1204867A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100372113C (zh) * | 2002-11-15 | 2008-02-27 | 联华电子股份有限公司 | 一种具有空气间隔的集成电路结构及其制作方法 |
US7067380B2 (en) | 2003-03-10 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
CN103077921A (zh) * | 2012-12-19 | 2013-05-01 | 上海宏力半导体制造有限公司 | 互连线结构及互连线结构的形成方法 |
CN104576508A (zh) * | 2013-10-23 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
CN104576508B (zh) * | 2013-10-23 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1123920C (zh) | 制造双重镶嵌接触窗的方法 | |
US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
US6424044B1 (en) | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization | |
US7067919B2 (en) | Semiconductor device | |
CN1146956C (zh) | 用牺牲可流动氧化物双嵌埋形成多共面金属/绝缘膜的方法 | |
CN1192050A (zh) | 半导体器件 | |
CN1388989A (zh) | 一种具有多孔绝缘层和空气隙的半导体设备的制造方法 | |
CN1106033C (zh) | 层间介电层平坦化制造方法 | |
JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
KR100267408B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN1146980C (zh) | 双镶嵌刻蚀方法、及形成和生产自对准通路的方法 | |
KR20010030091A (ko) | 반도체 장치의 제조방법 | |
CN1204867A (zh) | 半导体器件及其制造方法 | |
US6913995B2 (en) | Method of forming a barrier metal in a semiconductor device | |
CN1236484C (zh) | 半导体器件的金属接触结构及其形成方法 | |
CN1430248A (zh) | 半导体器件及其制造方法 | |
KR100257481B1 (ko) | 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법 | |
CN1243379C (zh) | 在铜镶嵌制程中制作mim电容器的方法 | |
JP3036499B2 (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 | |
CN1241030A (zh) | 高电介质电容器及其制造方法 | |
CN1428839A (zh) | 积体电路的双镶嵌结构的制作方法 | |
CN1448998A (zh) | 阻挡氢离子渗透的金属层间介电层的制造方法 | |
US6919234B2 (en) | Method for producing an antifuse in a substrate and an antifuse structure for integration in a substrate | |
CN1285114C (zh) | 改进位元线和位元线接触短路的结构与方法 | |
KR20010017242A (ko) | 반도체 장치의 fsg의 층간 절연막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |