CN1448998A

CN1448998A - 阻挡氢离子渗透的金属层间介电层的制造方法

Info

Publication number: CN1448998A
Application number: CN 02106107
Authority: CN
Inventors: 曾铕寪; 邱宏裕; 周欣怡; 周世良; 徐富祥
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2002-04-03
Filing date: 2002-04-03
Publication date: 2003-10-15

Abstract

本发明涉及一种阻挡氢离子渗透的金属层间介电层的制造方法，该方法形成一折射系数(refractive index)为1.6－1.64的第一富硅氧化层于一填充氧化层上，然后再形成一折射系数为1.49－1.55的第二富硅氧化层于该第一富硅氧化层上。本发明所形成的包括有双层富硅氧化层的介电层，不仅具有阻挡氢离子的作用，而且将来在形成介层窗后而进行氩气电浆清洗过程时，不会有产生微粒子污染的问题。

Description

阻挡氢离子渗透的金属层间介电层的制造方法

技术领域

本发明涉及半导体制造技术，特别涉及一种金属层间介电层(inter-metal dielectric，IMD)的制造方法。

背景技术

在传统的如闪存(flash memory)的非挥发性内存过程中，常以硼磷硅玻璃(BPSG)作为钝化层(passivation layer)的材料，由于沉积该钝化层的过程中会产生氢离子，该氢离子会穿越内金属层间介电层(IMD)而扩散至存储单元结构中而形成硅氢键结，然而当存储单元中的移动电子打断该硅氢键结时，便会产生结晶缺陷(defect)，还有该氢离子也会影响浮置栅极(floating gate)中的储存电荷，这些状况都会降低内存产品的可靠性。因此发展一种能够有效阻挡氢离子穿透(hydrogen blocking)的内金属层间介电层是一相当重要的课题。以下请参见第1A、1B图，以说明现有的金属层间介电层的过程。

请参见图1A，提供一基底10，该基底10可以包括有任何所需的内存组件，例如快闪存储单元(未图标)，不过此处为了简化附图，仅以一平整的基底10表示的。然后，在该基底10上形成复数金属导线12，如先沉积金属层，再经微影技术和蚀刻过程界定其图案(pattern)。其次，在该基底10和该等金属导线12的表面上，以高密度电浆化学气相沉积(HDPCVD)过程，沈积形成一第一氧化硅层16，并填入金属导线12之间隙中，形成如图中所示的结构。

接着，请参见图1B，以电浆加强化学气相沉积(PECVD)过程形成一第二氧化硅层18以覆盖在上述氧化硅层16表面上，之后再经过一平坦化过程平坦该第二氧化硅层18表面，而形成如图所示的金属层间介电层20，以提供该等金属导线12与上方另一金属层(未图标)的隔绝效果。

然而，上述的氢离子仍会穿透该金属层间介电层20而靠近该基底10的内存组件，因而降低产品的可靠性(reliability)。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种阻挡氢离子渗透的金属层间介电层(IMD)的制造方法，其步骤包括：提供一基底，该基底上具有至少一金属导线；形成一填充氧化层于该基底上，并覆盖该金属导线；平坦化该填充氧化层表面；以及形成一富硅氧化层于该填充氧化层上。其中，该富硅氧化层的折射系数(refractive index)的范围为1.49--1.55或1.6--1.64。

本发明的另一目的在于提供另一种阻挡氢离子渗透的金属层间介电层的制造方法，其步骤包括：提供一基底，该基底上具有至少一金属导线；形成一填充氧化层于该基底上，并覆盖该金属导线；平坦化该填充氧化层表面；形成一第一富硅氧化层于该填充氧化层上，其中该第一富硅氧化层的折射系数(refractive index)为1.6--1.64；以及形成一第二富硅氧化层于该第一富硅氧化层上，其中该第二富硅氧化层的折射系数为1.49--1.55。

因此根据本发明的金属层间介电层，可以阻挡过程中所产生的氢离子的扩散。根据本发明的包括有双层的富硅氧化层的金属层间介电层，不仅具有阻挡氢离子的作用，而且将来在形成介层窗后而进行氩气电浆清洗过程时，也不会产生微粒子污染。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下：

附图说明

图1A--1B显示现有的金属层间介电层的过程剖面图；

图2A--2B显示本发明第一实施例的过程剖面图；

图2C显示折射系数为1.49--1.55的富硅氧化层经氩气电浆清洗过程后，微粒子发生比例的过程统计图；

图3A--3B显示本发明第二实施例的过程剖面图；

图3C显示折射系数为1.6--1.64的富硅氧化层经氩气电浆清洗过程后，微粒子发生比例的过程统计图；

图3D显示折射系数为1.6--1.64的该富硅氧化层经氩气电浆清洗过程后，微粒子数量的曲线图；以及

图4A--4D显示本发明第三实施例的过程剖面图。图中：

基底--10、200、300、400；金属导线--12、210、310、410；

第一氧化层--16；第二氧化层--18；现有的金属层间介电层--20；

填充氧化层--220、320、420；

折射系数(refractive index)为1.49--1.55的富硅氧化层--230、440；

折射系数为1.6--1.64的富硅氧化层--330、430；

本发明的金属层间介电层--240、340、450；

介层窗(via)--460；阻障层(barrier)--470；导体插塞--480。

具体实施方式

第1实施例

请参照图2A--2B。图2A--2B显示本发明第1实施例的过程剖面图。首先，请参照图2A，提供如绝缘层的一基底200，该基底200可以包括有任何所需的内存组件，例如快闪存储单元(未图标)，不过此处为了简化附图，仅以一平整的基底200表示的。然后，在该基底200上形成至少一金属导线210，如先沉积金属层，再经微影技术和蚀刻过程界定其图案(pattern)。其次，在该基底200和该等金属导线210的表面上，例如以高密度电浆化学气相沉积(HDPCVD)过程及/或电浆加强化学气相沉积(PECVD-TEOS)过程，形成一填充氧化层220，其中，该填充氧化层220的材质为二氧化硅。接着，再经过一平坦化过程平坦该填充氧化层220的表面，其中，该平坦化过程如化学机械研磨法或回蚀法。

接着，请参照图2B，以化学气相沉积法(CVD)形成折射系数为1.49--1.55的一富硅氧化层230，而形成一金属层间介电层240。其原理系利用该富硅氧化层230中的硅原子与氢原子形成悬浮键结(danglingbond)而阻挡氢原子的渗透。其中，形成折射系数为1.49--1.55的该富硅氧化层230的CVD条件如通入SiH₄ 400--600sccm、N₂O 350--550sccm及N₂ 1500--2500sccm，RF功率约330W，温度约400℃。

另外，由于若将来在形成介层窗(via)之后，需要进行一氩气电浆清洗过程，所以发明者等将具有折射系数为1.49--1.55的该富硅氧化层230的芯片放入氩气电浆清洗装置中测试是否会因为氩气电浆轰击而使该富硅氧化层230产生微粒子(particle)问题。从图2C所示的微粒子发生比例的过程统计图可知，芯片上的≥0.5μm微粒子少于200颗的发生比率约是90％左右。还有，发明者等在实际作业上，也发现在对具有折射系数为1.49--1.55的该富硅氧化层230的芯片进行氩气电浆清洗过程时，约进行3000片芯片之后，芯片上的微粒子才会突然增加。因此，发明者等证明折射系数为1.49--1.55的该富硅氧化层230比较不会被氩气电浆击出微粒子。第2实施例

请参照图3A--3B。图3A--3B显示本发明第2实施例的过程剖面图。首先，请参照图3A，提供如绝缘层的一基底300，该基底300可以包括有任何所需的内存组件，例如快闪存储单元(未图标)，不过此处为了简化附图，仅以一平整的基底300表示的。然后，在该基底300上形成至少一金属导线310，如先沉积金属层，再经微影技术和蚀刻过程界定其图案(pattern)。其次，在该基底300和该等金属导线310的表面上，例如以高密度电浆化学气相沉积(HDPCVD)过程及/或电浆加强化学气相沉积(PECVD-TEOS)过程，形成一填充氧化层320，其中，该填充氧化层320的材质为二氧化硅。接着，再经过一平坦化过程平坦该填充氧化层320的表面，其中，该平坦化过程如化学机械研磨法或回蚀法。

接着，请参照图3B，以化学气相沉积法(CVD)形成折射系数为1.6--1.64的一富硅氧化层330，而形成一金属层间介电层340。其原理系利用该富硅氧化层330中的硅原子与氢原子形成悬浮键结(danglingbond)而阻挡氢原子的渗透。其中，形成折射系数为1.6--1.64的该富硅氧化层330的CVD条件如通入SiH₄ 400--600sccm、N₂O 350--550sccm及N₂ 1500--2500sccm，RF功率约600W，温度约400℃。这里要特别说明的是，第2实施例中所采用的折射系数为1.6--1.64的该富硅氧化层330的阻挡氢原子(hydrogen blocking)的效果比第1实施例中所采用的折射系数为1.49--1.55的该富硅氧化层230好，其原因可能是该富硅氧化层330中所含的硅含量比该富硅氧化层230多。

另外，由于若将来在形成介层窗(via)之后，需要进行一氩气电浆清洗过程，所以发明者等将具有折射系数为1.6--1.64的该富硅氧化层330的芯片放入氩气电浆清洗装置中测试是否会因为氩气电浆轰击而使该富硅氧化层330产生微粒子(particle)问题，从图3C所示的微粒子发生比例的过程统计图可知，芯片上的≥0.5μm微粒子少于200颗的发生比率只约50％。还有，在实际作业上，在对具有折射系数为1.6--1.64的该富硅氧化层330的芯片进行氩气电浆清洗过程时，约进行200片之后，芯片上的微粒子即会突然地增加，而如图3D所示。因此，证明折射系数为1.6--1.64的该富硅氧化层330比较容易会被氩气电浆击出微粒子，因而增加微粒子污染的机会与机台清理的频率。

经由上述的第1与第2实施例而得到一结论，即：

(1)在阻挡氢离子渗透能力方面，折射系数为1.6--1.64的该富硅氧化层330比折射系数为1.49--1.55的该富硅氧化层230佳。

(2)在抵挡氩气电浆轰击能力方面，折射系数为1.49--1.55的该富硅氧化层230比折射系数为1.6--1.64的该富硅氧化层330佳。第3实施例

请参照图4A--4D。图4A--4D显示本发明第3实施例的过程剖面图。首先，请参照图3A，提供如绝缘层的一基底400，该基底400可以包括有任何所需的内存组件，例如快闪存储单元(未图标)，不过此处为了简化附图，仅以一平整的基底400表示的。然后，在该基底400上形成至少一金属导线410，如先沉积金属层，再经微影技术和蚀刻过程界定其图案(pattern)。其次，在该基底400和该等金属导线410的表面上，例如以高密度电浆化学气相沉积(HDPCVD)过程及/或电浆加强化学气相沉积(PECVD-TEOS)过程，形成一填充氧化层420，其中，该填充氧化层420的材质为二氧化硅。接着，再经过一平坦化过程平坦该填充氧化层420的表面，其中，该平坦化过程如化学机械研磨法或回蚀法。

接着，请参照图4B，以化学气相沉积法(CVD)形成折射系数为1.6--1.64的一第一富硅氧化层430，而该第一富硅氧化层430如约1800--2200埃。其中，形成折射系数为1.6--1.64的该第一富硅氧化层430的CVD条件如通入SiH₄ 400--600sccm、N₂O 350--550sccm及N₂1500--2500sccm，RF功率约600W，温度约400℃。

接着，请参照图4C，以化学气相沉积法(CVD)形成折射系数为1.49--1.55的一第二富硅氧化层440，而该第一富硅氧化层440如约800--1200埃。如此即形成包括有双层的富硅氧化层的一金属层间介电层450。其中，形成折射系数为1.49--1.55的该第二富硅氧化层440的CVD条件如通入SiH₄ 400--600sccm、N₂O 350--550sccm及N₂ 1500--2500sccm，RF功率约330W，温度约400℃。

接着，请参照图4D，经由微影蚀刻过程，形成一介层窗460穿越该第二富硅氧化层440、该第一富硅氧化层430及部分该氧化层420而露出该金属导线410表面。然后进行一如氩气的电浆清洗过程。然后可以先沉积如钛/氮化钛层的一阻障层470于该介层窗460内壁与底部上，然后在填入如钨金属的导体材料于该介层窗460内而形成一导体插塞480。

这里要说明的是，本实施例的该金属层间介电层450中，折射系数为1.6--1.64的该第一富硅氧化层430可以有效地阻挡氢原子渗透，而且位于最上层的折射系数为1.49--1.55的该第二富硅氧化层440可以有效地保护该第二富硅氧化层440避免氩气电浆的破坏而产生微粒子。

本发明的主要特征在于：形成一折射系数(refractive index)为1.6--1.64的第一富硅氧化层于一填充氧化层上，然后再形成一折射系数为1.49--1.55的第二富硅氧化层于该第一富硅氧化层上，而形成一包括有双层富硅氧化层的金属层间介电层(IMD)。

如此，经由本发明方法形成的包括有双层的富硅氧化层结构，其优点不仅具有有效地阻挡氢离子渗透的作用，而且将来在形成介层窗(via)后而进行氩气电浆清洗过程(Ar plasma cleaning process)时，也不会有产生微粒子污染的问题。

本发明虽以较佳实施例公开如上，然其并非用以限定本发明的范围，本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围以权利要求为准。

Claims

1.一种阻挡氢离子渗透的金属层间介电层(IMD)的制造方法，其特征在于，所述制造方法的步骤包括：

(a)提供一基底，该基底上具有至少一金属导线；

(b)形成一填充氧化层于该基底上，并覆盖该金属导线；

(c)平坦化该填充氧化层表面；以及

(d)形成一富硅氧化层于该填充氧化层上。

2.如权利要求1所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述填充氧化层由高密度电浆化学气相沉积法(HDPCVD)所形成的二氧化硅层。

3.如权利要求1所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述填充氧化层由电浆加强化学气相沉积法(PECVD)所形成的二氧化硅层。

4.如权利要求1所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述富硅氧化层的折射系数为1.49--1.55。

5.如权利要求1所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述富硅氧化层的折射系数为1.6--1.64。

6.一种阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述制造方法的步骤包括：

(a)提供一基底，该基底上具有至少一金属导线；

(b)形成一填充氧化层于该基底上，并覆盖该金属导线；

(c)平坦化该填充氧化层表面；

(d)形成一第一富硅氧化层于该填充氧化层上，其中该第一富硅氧化层的折射系数为1.6--1.64；以及

(e)形成一第二富硅氧化层于该第一富硅氧化层上，其中该第二富硅氧化层的折射系数为1.49--1.55。

7.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，在步骤(e)之后，还包括：

(f)形成一介层窗穿越该第二富硅氧化层、该第一富硅氧化层及部分该氧化层而露出该金属导线表面；

(g)进行一电浆清洗过程；以及

(h)填入导体材料于该介层窗内，而形成一导体插塞。

8.如权利要求7所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，在步骤(g)之后，更包括：

(g1)形成一阻障层于该介层窗内的周壁与底部上。

9.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，平坦化该填充氧化层表面的方法为化学机械研磨法(CMP)。

10.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，平坦化该填充氧化层表面的方法为回蚀法。

11.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述第一富硅氧化层由沉积法所形成。

12.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述第二富硅氧化层系由沉积法所形成。

13.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述第一富硅氧化层的厚度范围系1800～2200埃。

14.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述第二富硅为氧化层的厚度范围为800～1200埃。

15.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述电浆清洗过程为氩气电浆清洗过程。

16.如权利要求6所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述导体材料为钨金属。

17.如权利要求8所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述阻障层由沉积法所形成的钛/氮化钛层。

18.一种阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述制造方法的步骤包括：

(a)提供一基底，该基底上具有至少一金属导线；

(b)形成一填充氧化层于该基底上，并覆盖该金属导线；

(c)平坦化该填充氧化层表面；

(d)形成一第一富硅氧化层于该填充氧化层上；以及

(e)形成一第二富硅氧化层于该第一富硅氧化层上。

19.如权利要求18所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述第一富硅氧化层的折射系数为1.6--1.64。

20.如权利要求18所述的阻挡氢离子渗透的金属层间介电层的制造方法，其特征在于，所述第二富硅氧化层的折射系数为1.49--1.55。