CN113964167A - 显示面板制备方法、显示面板和显示装置 - Google Patents

显示面板制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN113964167A
CN113964167A CN202111370081.0A CN202111370081A CN113964167A CN 113964167 A CN113964167 A CN 113964167A CN 202111370081 A CN202111370081 A CN 202111370081A CN 113964167 A CN113964167 A CN 113964167A
Authority
CN
China
Prior art keywords
layer
array substrate
display panel
groove
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111370081.0A
Other languages
English (en)
Inventor
王子轩
燕喜善
文少林
王海月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202111370081.0A priority Critical patent/CN113964167A/zh
Publication of CN113964167A publication Critical patent/CN113964167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示技术领域，具体涉及一种显示面板制备方法、显示面板和显示装置，解决了使用CVD的方法形成的无机膜层容易在阶梯处发生断裂，从而造成水氧入侵，封装效果较差的问题。本申请实施例提供的显示面板制备方法，包括提供表面具有凹槽的阵列基板，然后采用原子层沉积法，在所述阵列基板的表面制备第一封装层，所述第一封装层完全包覆所述凹槽的表面，即第一封装层在凹槽表面的阶梯覆盖性和包裹性好，能够更好的覆盖凹槽的所有表面，避免了第一封装层在凹槽表面产生断裂，从而防止水氧侵入显示面板内部，提高了封装效果。

Description

显示面板制备方法、显示面板和显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板制备方法、显示面板和显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)器件的封装膜层主要是使用化学气相沉积(Chemical Vapor Deposition，CVD)的方法来形成无机膜层。
为了提高显示装置的屏占比，一般在显示装置的显示区设置通孔，进而在通孔内安装摄像头等器件。为了防止在显示区形成通孔时，通孔边缘会产生裂纹，通常会在通孔和显示区之间凹槽。然而，使用CVD的方法形成的无机膜层容易在凹槽表面发生断裂，从而造成水氧入侵，封装效果较差。另外，如果水氧入侵到膜层内部，会导致OLED的有机发光层被氧化侵蚀，在模组点灯成像下会出现黑斑。
发明内容
有鉴于此，本申请实施例提供了一种显示面板制备方法、显示面板和显示装置，解决了使用CVD的方法形成的无机膜层容易在凹槽表面发生断裂，从而造成水氧入侵，封装效果较差，会导致显示区产生黑斑的问题。
第一方面，本申请一实施例提供的一种显示面板制备方法，包括：提供阵列基板，阵列基板的表面具有凹槽，凹槽的槽体在阵列基板上的正投影的面积大于凹槽的开口在阵列基板上的正投影的面积；采用原子层沉积法，在阵列基板的表面制备第一封装层，第一封装层完全包覆凹槽的表面，即第一封装层在凹槽表面的阶梯覆盖性和包裹性好，能够更好的覆盖凹槽的所有表面，避免了第一封装层在凹槽表面产生断裂，从而防止水氧侵入显示面板内部，提高了封装效果。
在本申请一实施例中，在阵列基板的表面制备第一封装层的步骤包括：在腔室压力范围为1000mtorr至2000mtorr、腔室温度范围为80℃至110℃、载台温度范围为70℃至95℃、极板间距范围为20mm至30mm、射频功率范围为5000瓦特至8000瓦特的条件下，通入前驱体，在阵列基板的表面沉积单原子，以形成第一封装层，从而使由单原子形成的第一封装层具备更好的包覆性和阶梯覆盖性。
在本申请一实施例中，前驱体包括硅系气体、一氧化氮及氧气中的至少一种，硅系气体通入量范围为2000sccm至4000sccm，一氧化氮通入量范围为1000sccm至3000sccm，氧气通入量范围为1500sccm至3000sccm。通过选择合适的前驱气体和合适的气体通入量，提高了形成第一封装层的效率。
第二方面，本申请一实施例提供的一种显示面板，由第一方面提及的制备方法制备而成。
在本申请一实施例中，显示面板包括显示区、开孔区以及位于显示区和开孔区之间的过渡区，其中，过渡区包括阵列基板，阵列基板的表面设有多个凹槽，多个凹槽沿开孔区向显示区的延伸方向间隔排布；在开孔区向显示区的延伸方向上，凹槽的槽体的最大尺寸大于凹槽的开口的尺寸，因此，第一封装层能够更好的覆盖多个凹槽，避免了第一封装层在多个凹槽表面产生断裂，从而防止水氧侵入显示面板内部，提高了封装效果。
在本申请一实施例中，在阵列基板至第一封装层的方向上，凹槽的截面为倒梯形，提高凹槽的断裂概率，阻止切割应力向显示区延伸。
在本申请一实施例中，在阵列基板至第一封装层的方向上，凹槽的截面为梯形；优选的，梯形的底边夹角大于或等于45度。该结构有助于提高第一封装层的制备效果，提高封装效果。
在本申请一实施例中，第一封装层的阶梯覆盖性的范围为90％至99％，保证了较好的封装效果。
在本申请一实施例中，第一封装层的膜层厚度范围为30纳米至50纳米。该厚度使得第一封装层具有较好的封装效果。
第三方面，本申请一实施例提供的一种显示装置，包括第二方面提及的显示面板。
本申请实施例提供的一种显示面板制备方法，包括提供表面具有凹槽的阵列基板，然后采用原子层沉积法，在阵列基板的表面制备第一封装层，第一封装层完全包覆凹槽的表面，即第一封装层在凹槽表面的阶梯覆盖性和包裹性好，能够更好的覆盖凹槽的所有表面，避免了第一封装层在凹槽表面产生断裂，从而防止水氧侵入显示面板内部，提高了封装效果。另外，由于水氧无法入侵到显示面板内部，从而避免了OLED的有机发光层被氧化导致的显示区产生黑斑。
附图说明
图1a所示为现有技术中的开孔区与显示区之间的过渡区的显示面板的结构示意图。
图1b所示为现有技术中的显示面板的显微图像。
图2所示为本申请一实施例提供的一种显示面板制备方法的示意图。
图3a所示为本申请一实施例提供的一种显示面板的结构示意图。
图3b所示为图3a所示实施例中E区域的放大图。
图3c所示为本申请一实施例提供的显示面板的显微图像。
图4所示为本申请另一实施例提供的一种显示面板的结构示意图。
图5所示为图4所示实施例中G区域的放大图。
图6所示为本申请一实施例提供的多个隔离墙在阵列基板上的投影的示意图。
图7所示为本申请一实施例提供的图6所示实施例中J-J方向的截面示意图。
图8所示为本申请一实施例提供的一种显示装置的结构示意图。
图9所示为本申请另一实施例提供的一种显示面板制备方法的示意图。
图9a所示为本申请另一实施例提供的显示面板的显微图像。
图9b所示为现有技术中的另一个显示面板的显微图像。
图10所示为本申请另一实施例提供的一种显示面板制备方法的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1a所示为现有技术中的开孔区与显示区之间的过渡区的显示面板的结构示意图。如图1a所示，显示面板包括：第二气相沉积层1、第一气相沉积层2、绝缘层3、凹槽4和阵列基板5。具体地，第二气相沉积层1、第一气相沉积层2、绝缘层3和阵列基板5层叠设置。第二气相沉积层1和第一气相沉积层2均为封装膜层，用于防止水氧侵入显示面板内部。凹槽4的槽体在阵列基板5上的投影覆盖凹槽的开口在阵列基板5上的投影。该结构的凹槽4有助于过渡区在切割时发生断裂。凹槽4在D区域形成阶梯结构。绝缘层3覆盖凹槽4，从而保留了D区域的阶梯结构。第一气相沉积层2覆盖绝缘层3。第一气相沉积层2是通过CVD的方法形成的无机膜层。
CVD的方法是指化学气体或蒸汽在基质表面反应合成涂层的方法。
图1b所示，为第一气相沉积层2成膜后的显微图像，经测量，第一气相沉积层2的阶梯覆盖性计算结果约为50％，因此，第一气相沉积层2的阶梯覆盖性较差。本申请中的阶梯覆盖性指第一气相沉积层2在凹槽4的侧壁的膜层厚度p与第一气相沉积层2在阵列基板5表面的膜层厚度q的比值。由于，第一气相沉积层2的阶梯覆盖性较差，从而使第一气相沉积层2在阶梯结构处发生断裂，断裂处如图1a中的D区域所示。同理，第二气相沉积层1也是通过CVD的方法形成的无机膜层，因此，第二气相沉积层1在阶梯结构处也会发生断裂，断裂处如图1a中的D区域所示。由于第二气相沉积层1和第一气相沉积层2容易在阶梯处发生断裂，从而会造成水氧入侵，封装效果较差。
另外，绝缘层3的材质可以是聚酰亚胺(Polyimide，PI)。PI综合性能佳，绝缘性好，但是容易吸收水氧，导致水氧更容易在第二气相沉积层1和第一气相沉积层2的断裂处入侵，从而导致封装效果更差。另外，如果水氧入侵到膜层内部，会导致OLED的有机发光层被氧化侵蚀，在模组点灯成像下会出现黑斑。
图2所示为本申请一实施例提供的一种显示面板制备方法的示意图。如图2所示，本申请实施例提供的显示面板制备方法，包括如下步骤。
步骤201，提供阵列基板。
具体地，阵列基板的表面具有凹槽，凹槽的槽体在阵列基板上的正投影的面积大于凹槽的开口在阵列基板上的正投影的面积。
步骤202，采用原子层沉积法，在阵列基板的表面制备第一封装层，第一封装层完全包覆凹槽的表面。
通过采用原子层沉积法，在阵列基板的表面制备第一封装层，第一封装层完全包覆凹槽的表面，即第一封装层在凹槽表面的阶梯覆盖性和包裹性好，能够更好的覆盖凹槽的所有表面，避免了第一封装层在凹槽表面产生断裂，从而防止水氧侵入显示面板内部，提高了封装效果。
在本申请一实施例中，在阵列基板的表面制备第一封装层的步骤包括：在腔室压力范围为1000mtorr至2000mtorr、腔室温度范围为80℃至110℃、载台温度范围为70℃至95℃、极板间距范围为20mm至30mm、射频功率范围为5000瓦特至8000瓦特的条件下，通入前驱体，在阵列基板的表面沉积单原子，以形成第一封装层。
在本申请一实施例中，前驱体包括硅系气体、一氧化氮及氧气中的至少一种，硅系气体通入量范围为2000sccm至4000sccm，一氧化氮通入量范围为1000sccm至3000sccm，氧气通入量范围为1500sccm至3000sccm。
本申请一实施例提供的一种显示面板通过上述实施例的制备方法制备而成。
图3a所示为本申请一实施例提供的一种显示面板的结构示意图。图3b所示为图3a所示实施例中E区域的放大图。如图3a和图3b所示，显示面板包括显示区AA、开孔区KK以及位于显示区AA和开孔区KK之间的过渡区BB。过渡区BB包括：阵列基板5和第一封装层6，阵列基板5上设置有多个凹槽4。多个凹槽4沿开孔区KK向显示区AA的延伸方向间隔排布。在开孔区KK向显示区AA的延伸方向上，凹槽4的槽体的最大尺寸大于凹槽4的开口的尺寸。第一封装层6完全包覆凹槽4的表面，用于防止水氧侵入显示面板内部。
在本申请的部分实施例中，阵列基板5上设置有绝缘层3。多个凹槽4沿从开孔区KK向显示区AA的延伸方向间隔排布。凹槽4用于防止制备开孔区KK引起的裂纹的蔓延。第一封装层6层叠设置于阵列基板5的表面。
凹槽4的槽体在阵列基板5上的正投影覆盖凹槽4的开口在阵列基板5上的正投影。凹槽4在F区域形成阶梯结构。绝缘层3覆盖多个凹槽4，从而保留了F区域的阶梯结构。第一封装层6覆盖绝缘层3和多个凹槽4。第一封装层6是通过原子层沉积(ALD)的方法制备的。ALD制备方法是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法，每次反应沉积一层原子。因此，通过ALD的方法制备出的第一封装层6的膜层厚度较薄，一般为几十纳米。由于ALD方法每次反应沉积一层原子层的特点，使通过ALD的方法制备出的第一封装层6具有很好的包覆性和阶梯覆盖性。
第一封装层6完全包覆位于凹槽开口处的绝缘层，从而使第一封装层6在凹槽开口处具有很好的阶梯覆盖性和包裹性。应当理解，在本申请的部分实施例中，第一封装层6还完全包覆位于凹槽侧壁的绝缘层3。第一封装层6还完全包覆位于凹槽底部的绝缘层3。
在本申请中，阶梯覆盖性指第一封装层6在凹槽4的侧壁的膜层厚度n与在阵列基板5表面的膜层厚度m的比值。比值越大，说明阶梯覆盖性越好。本申请实施例中的第一封装层6的阶梯覆盖性的范围为90％至99％。
图3c为第一封装层6成膜后的显微图像，经测量，第一封装层6的阶梯覆盖性计算结果约为90％，因此，第一封装层6的阶梯覆盖性远远大于第一气相沉积层2的阶梯覆盖性。
由于第一封装层6在凹槽开口处的阶梯覆盖性和包裹性好，能够更好的覆盖多个凹槽4形成的阶梯结构。如图3b的F区域所示，第一封装层6能够完全覆盖凹槽开口处，不会在阶梯结构处产生断裂。因此，第一封装层6层叠设置于绝缘层3远离阵列基板5的表面，防止了第一封装层6在多个凹槽4形成的阶梯结构处产生断裂，从而防止水氧侵入显示面板内部，提高了封装效果。另外，由于水氧无法入侵到显示面板内部，从而避免了OLED的有机发光层被氧化导致的显示区产生黑斑。
目前，对开孔区进行开孔时，切割的作用力会沿着切割处蔓延至显示区，使得显示区产生裂纹。为了避免显示区产生裂纹，对凹槽的结构进行改进，在凹槽的开口处设置倒角结构。
在本申请一实施例中，在阵列基板5至第一封装层6的方向上，凹槽4的槽体的截面为倒梯形，使得现有技术中的CVD沉积的膜层无法完全包覆倒角处，进而产生断裂。而本申请的第一封装层6能够完全包覆凹槽4，避免断裂。
在本申请一实施例中，第一封装层6的膜层厚度范围为30纳米至50纳米。可选的，第一封装层6的膜层厚度为30纳米、35纳米、40纳米、45纳米或50纳米。本申请发明人通过大量实验得出，该厚度的第一封装层具有较好的封装效果。
在本申请一实施例中，过渡区BB还包括：第二气相沉积层1和有机封装层8。如图3b的F区域所示，虽然第二气相沉积层1在多个凹槽4形成的阶梯结构处产生了断裂，但是由于第一封装层6能够完全覆盖凹槽4，不会在阶梯结构处产生断裂，因此，也能够很好的防止水氧侵入显示面板内部。如图2所示的有机封装层8具有很好的柔韧性，能够提高第一封装层6和第二气相沉积层1的柔性。
图4所示为本申请另一实施例提供的一种显示面板的结构示意图。图5所示为图4所示实施例中G区域的放大图。在本申请图3a所示实施例的基础上延伸出本申请图4所示实施例，下面着重叙述图4所示实施例与图3a所示实施例的不同之处，相同之处不再赘述。
如图4所示，在本申请实施例中，显示面板还包括：第二封装层7。
具体地，第二封装层7层叠设置于第一封装层6远离绝缘层3的表面，且第二封装层7完全包覆位于凹槽4开口处的第一封装层6。进一步的，第二封装层7完全包覆位于凹槽4的侧壁和底部的第一封装层6。第二封装层7用于进一步防止水氧侵入显示面板内部。第二封装层7是通过ALD的方法制备的，因此，第二封装层7也具有很好的阶梯覆盖性和包裹性，能够更好的覆盖多个凹槽4形成的阶梯结构。
通过使显示面板包括第二封装层7，且第二封装层7完全包覆位于凹槽开口处的第一封装层6，能够进一步防止水氧侵入显示面板内部，从而进一步提高封装效果。
在本申请一实施例中，如图4所示，过渡区BB还包括：有机封装层8。
具体地，有机封装层8层叠设置于第一封装层6和第二封装层7之间。第二封装层7与有机封装层8之间有更好的结合力，能够防止第二封装层7与有机封装层8之间产生剥离问题，从而能够防止水氧从剥离的位置侵入显示面板内部，从而进一步提高封装效果。
图6所示为本申请一实施例提供的多个隔离墙在阵列基板上的投影的示意图。在本申请图3a和图4所示实施例的基础上延伸出本申请图6所示实施例，下面着重叙述图6所示实施例与图3a和图4所示实施例的不同之处，相同之处不再赘述。图7所示为本申请一实施例提供的图6所示实施例中J-J方向的截面示意图。
如图6和图7所示，在本申请实施例中，多个凹槽4在阵列基板5上的投影为多个相互嵌套的环形，且在阵列基板5至第一封装层6的方向上，凹槽4的截面包括倒梯形。
具体地，开孔区KK一般是在显示面板全部制备完成后，通过切割设备切割出通孔，从而完成开孔区KK的通孔的制备。由于膜层切割通孔时会产生切割应力，因此容易导致过渡区BB产生裂纹，且裂纹可能向显示区AA蔓延。多个凹槽4在阵列基板5上的投影为多个相互嵌套的环形，能够使凹槽4更好的防止制备开孔区KK引起的裂纹向显示区蔓延。在阵列基板5和第一封装层6的叠加方向上，凹槽4的截面为梯形。
凹槽4的凹陷程度越小，越有助于提高第一封装层的阶梯覆盖性。优选的，凹槽4底部的角度β大于或等于45度。在凹槽4底部的角度β等于45度时，第一封装层6依然有较好的阶梯覆盖性和包裹性，能够很好的覆盖多个凹槽4，从而提高显示面板的封装效果。
在本申请一实施例中，开孔区KK可以是摄像头开孔区。另外，开孔区KK也可以是话筒开孔区，本领域技术人员可以根据实际应用场景确定开孔区KK的用途，本申请不做具体限定，从而为设计人员提供了更多的选择。
本申请一实施例，还提供了一种显示面板，包括上述任一实施例中的显示面板。
图8所示为本申请一实施例提供的一种显示装置的结构示意图。如图8所示，显示装置，包括上述任一实施例中的显示面板。
本申请实施例提供的显示装置，在绝缘层3远离阵列基板5的表面设置第一封装层6。由于第一封装层6的阶梯覆盖性和包裹性好，能够更好的覆盖多个凹槽4形成的阶梯结构，防止第一封装层6在多个凹槽4形成的阶梯结构处产生断裂，从而防止水氧侵入显示面板内部，提高了显示装置的封装效果。
在本申请一实施例中，显示装置还包括模组层10。
具体地，模组层10可以包括触控层等结构，本领域技术人员可以根据实际应用场景确定模组层10的结构，本申请不做具体限定。
图9所示为本申请另一实施例提供的一种显示面板制备方法的示意图。如图9所示，本申请实施例提供的显示面板制备方法，包括如下步骤。
步骤901，提供阵列基板。
具体地，阵列基板可以是提前制备好的，也可以是通过沉积、曝光、刻蚀等一系列工艺制备的，设计人员可以根据实际需求选择合适的制备工艺，本申请对制备阵列基板的工艺不做具体限定。
步骤902，在阵列基板的表面制备多个凹槽。
具体地，多个凹槽可以是通过沉积、曝光、刻蚀等一系列工艺制备的，设计人员可以根据实际需求选择合适的制备工艺，本申请对制备多个凹槽的工艺不做具体限定。凹槽的槽体在阵列基板上的正投影覆盖凹槽的开口在阵列基板上的正投影。
可选的，步骤903，在阵列基板的表面制备绝缘层。
具体地，绝缘层可以是通过沉积、曝光、刻蚀等一系列工艺制备的，设计人员可以根据实际需求选择合适的制备工艺，本申请对制备绝缘层的工艺不做具体限定。
步骤904，采用原子层沉积法，在阵列基板的表面或绝缘层远离阵列基板的表面制备第一封装层。
具体地，如果不执行步骤903，则在阵列基板的表面制备第一封装层。第一封装层完全包覆凹槽的表面。可以理解的是，第一封装层完全包覆凹槽的开口、侧壁以及底部。如果执行了步骤903，则在绝缘层远离阵列基板的表面制备第一封装层。
在本申请一实施例中，采用原子层沉积法，在阵列基板的表面或绝缘层远离阵列基板的表面制备第一封装层。
在本申请一实施例中，制备第一封装层的方法包括：将极板间距(气流电极与阵列基板表面之间的距离)设置为20mm至30mm，在腔室压力为1000mtorr至2000mtorr、腔室温度为80℃至110℃、载台温度为70℃至95℃的条件下，向反应容器内通入前驱气体，前驱气体可以为Si系气体、一氧化氮(N2O)和氧气(O2)的混合气体。硅系气体通入量范围为2000sccm至4000sccm，一氧化氮通入量范围为1000sccm至3000sccm，氧气通入量范围为1500sccm至3000sccm。射频功率范围为5000瓦特至8000瓦特在阵列基板上制备第一封装层。，ALD的成膜速率为3A/min至6A/min。ALD膜层的材料可以是氮化硅(SiNX)。
其中，腔室压力可以是1000mtorr、1250mtorr、1500mtorr、1800mtorr或2000mtorr。腔室温度可以是90℃、100℃或110℃。载台温度可以是70℃、80℃、85℃、90℃或95℃。极板间距可以是25mm、28mm或30mm。射频功率可以是5500瓦特、6000瓦特或7000瓦特。
实施例1
本实施例提供了一种显示面板的制备方法，主要包括：
提供阵列基板，阵列基板的表面具有多个凹槽，凹槽的截面为倒梯形，凹槽的开口具有倒角。
采用原子层沉积法在阵列基板的表面制备第一封装层，使得第一封装层完全包覆凹槽的表面。具体的，将阵列基板送入高真空物流腔室，进入ALD单元的真空(Load lock)腔室进行高低真空压力转换，使压力由10-5pa升高至100-101pa，再由传送单元将基板送入ALD工艺腔室。
在ALD工艺腔室的压力为1000mtorr、腔室温度为105℃、载台温度为95℃、极板间距为20mm的条件下，通入前驱气体，采用射频功率为7000瓦特制备第一封装层。其中，前驱气体为硅系气体、一氧化氮、氧气的混合气体。硅系气体的通入量为2000sccm、一氧化氮的通入量为1000sccm、氧气的通入量为1500sccm工艺时间为30min。
30min后取出，再由传送载台(Unload Port)进行整理(Sort)，Sort后裂片解析凹槽处的台阶覆盖率，利用聚焦粒子束(Focused Ion beam，FIB)对凹槽侧壁的膜厚及隔离墙远离阵列基板的表面的膜厚进行解析，两者比值即为台阶覆盖率。
如图9a所示，对制得的第一封装层进行检测，第一封装层在凹槽侧壁的厚度n为47.9nm，第一封装层在隔离墙远离阵列基板的表面的厚度m为49.1nm，阶梯覆盖性为97.6％。
实施例2
本实施例提供了一种显示面板的制备方法，主要包括：
提供阵列基板，阵列基板的表面具有多个凹槽，凹槽的截面为梯形，梯形的底边夹角为45度。
采用原子层沉积法在阵列基板的表面制备第一封装层，使得第一封装层完全包覆凹槽的表面。具体的，将基板送入高真空物流腔室，进入ALD单元的真空(Loadlock)腔室进行高低真空压力转换，使压力由10-5pa升高至100-101pa，再由传送单元将基板送入ALD工艺腔室。
在ALD工艺腔室的压力为1500mtorr、腔室温度为100℃、载台温度为80℃、极板间距为30mm的条件下，通入前驱气体，采用射频功率为6000瓦特制备第一封装层。其中，前驱气体为硅系气体、一氧化氮、氧气的混合气体。硅系气体的通入量为2250sccm、一氧化氮的通入量为2150sccm、氧气的通入量为2650sccm，工艺时间为57min。
57min后取出，再由传送载台(Unload Port)进行整理(Sort)，Sort后裂片解析凹槽处的台阶覆盖率，利用聚焦粒子束(Focused Ion beam，FIB)对凹槽侧壁的膜厚及隔离墙远离阵列基板的表面的膜厚进行解析，两者比值即为台阶覆盖率。
对制得的第一封装层进行检测，第一封装层在凹槽侧壁的厚度n为48.7nm，第一封装层在隔离墙远离阵列基板的表面的厚度m为49.7nm，阶梯覆盖性为98.0％。
实施例3
本实施例提供了一种显示面板的制备方法，与实施例1相比的区别在于：腔室压力为1650mtorr，腔室温度110℃，载台温度85℃，极板间距30mm，硅系气体的通入量为2750sccm、一氧化氮的通入量为1550sccm、氧气的通入量为1770sccm。
对制得的第一封装层进行检测，第一封装层在凹槽侧壁的厚度为48.1nm，第一封装层在隔离墙远离阵列基板的表面的厚度为49.5nm，阶梯覆盖性为97.2％。
对比例1
本对比例提供了一种显示面板的制备方法，主要包括：
采用CVD工艺在阵列基板上制备第一封装层，CVD的成膜条件为：温度80℃，极板间距950mil，压力1500mtorr，前驱气体为SiH4、NH3和N2的混合气体。CVD的成膜速率为3000A/min至3200A/min。CVD膜层的材料可以是氮氧化硅(SiON)或氮化硅(SiN)。CVD膜层的材料是SiON。
如图9b所示，对制得的第一封装层进行检测，第一封装层在凹槽侧壁的厚度p为683.5nm，第一封装层在隔离墙远离阵列基板的表面的厚度q为3036.0nm，阶梯覆盖性为22.5％。
对比例2
本对比例提供了一种显示面板的制备方法，与对比例1相比的区别在于：温度100℃，压力1300mtorr。
对制得的第一封装层进行检测，第一封装层在凹槽侧壁的厚度为700.5nm，第一封装层在隔离墙远离阵列基板的表面的厚度为3254.5nm，阶梯覆盖性为21.5％。
对比例3
本对比例提供了一种显示面板的制备方法，与对比例1相比的区别在于：CVD膜层的材料是SiN。
对制得的第一封装层进行检测，第一封装层在凹槽侧壁的厚度为580.3nm，第一封装层在隔离墙远离阵列基板的表面的厚度为2845.5nm，阶梯覆盖性为20.4％。
综上，由实施例1至3、对比例1至3可知，采用ALD制备的第一封装层的阶梯覆盖率都在97％以上，而采用CVD制备的第一封装层的阶梯覆盖率只有22.4％至22.5％，因此，采用ALD大大提高了第一封装层的阶梯覆盖率。
图10所示为本申请另一实施例提供的一种显示面板制备方法的示意图。在本申请图9所示实施例的基础上延伸出本申请图10所示实施例，下面着重叙述图10所示实施例与图9所示实施例的不同之处，相同之处不再赘述。
如图10所示，在采用原子层沉积法，在绝缘层远离阵列基板的表面制备第一封装层的步骤之后，还包括如下步骤。
步骤905，在第一封装层远离绝缘层的表面制备有机封装层。
具体地，有机封装层可以是通过沉积、曝光、刻蚀等一系列工艺制备的，设计人员可以根据实际需求选择合适的制备工艺，本申请对制备有机封装层的工艺不做具体限定。
步骤906，采用原子层沉积法，在第一封装层远离绝缘层的表面和有机封装层远离第一封装层的表面制备第二封装层。
具体地，第二封装层完全包覆位于凹槽开口处的第一封装层。第二封装层还完全包覆位于凹槽侧壁的第一封装层。第二封装层还完全包覆位于凹槽底部的第一封装层。制备第二封装层的方法包括：将极板间距(气流电极与阵列基板表面之间的距离)设置为20mm至30mm，在腔室压力为1000mtorr至2000mtorr、腔室温度为80℃至110℃、载台温度为70℃至95℃的条件下，向反应容器内通入前驱气体，前驱气体可以为Si系气体、一氧化氮(N2O)和氧气(O2)的混合气体。硅系气体通入量范围为2000sccm至4000sccm，一氧化氮通入量范围为1000sccm至3000sccm，氧气通入量范围为1500sccm至3000sccm。射频功率范围为5000瓦特至8000瓦特在阵列基板上制备第一封装层。ALD的成膜速率为3A/min至6A/min。ALD膜层的材料可以是氮化硅(SiNX)。
其中，腔室压力可以是1000mtorr、1250mtorr、1500mtorr、1800mtorr或2000mtorr。腔室温度可以是90℃、100℃或110℃。载台温度可以是70℃、80℃、85℃、90℃或95℃。极板间距可以是25mm、28mm或30mm。射频功率可以是5500瓦特、6000瓦特或7000瓦特。制备第二封装层的材料可以是SiNX。设计人员可以根据实际需求调整制备第二封装层的成膜条件、成膜速率和材料，本申请对制备第二封装层的工艺不做具体限定。
综上，本申请通过ALD工艺制备第一封装层和第二封装层，使第一封装层和第二封装层的阶梯覆盖性均能够达到90％至99％，覆盖全面，封装效果好，减少了显示区黑斑等显示问题。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种显示面板制备方法，其特征在于，包括：
提供阵列基板，所述阵列基板的表面具有凹槽，所述凹槽的槽体在所述阵列基板上的正投影的面积大于所述凹槽的开口在所述阵列基板上的正投影的面积；
采用原子层沉积法，在所述阵列基板的表面制备第一封装层，所述第一封装层完全包覆所述凹槽的表面。
2.根据权利要求1所述的显示面板制备方法，其特征在于，在所述阵列基板的表面制备第一封装层的步骤包括：
在腔室压力范围为1000mtorr至2000mtorr、腔室温度范围为80℃至110℃、载台温度范围为70℃至95℃、极板间距范围为20mm至30mm、射频功率范围为5000瓦特至8000瓦特的条件下，通入前驱体，在所述阵列基板的表面沉积单原子，以形成第一封装层。
3.根据权利要求2所述的显示面板制备方法，其特征在于，所述前驱体包括硅系气体、一氧化氮及氧气中的至少一种，硅系气体通入量范围为2000sccm至4000sccm，一氧化氮通入量范围为1000sccm至3000sccm，氧气通入量范围为1500sccm至3000sccm。
4.一种显示面板，其特征在于，由如权利要求1至3任一项所述的制备方法制备而成。
5.根据权利要求4所述的显示面板，其特征在于，包括显示区、开孔区以及位于所述显示区和所述开孔区之间的过渡区，所述过渡区包括阵列基板，所述阵列基板的表面设有多个凹槽，所述多个凹槽沿所述开孔区向所述显示区的延伸方向间隔排布；在所述开孔区向所述显示区的延伸方向上，所述凹槽的槽体的最大尺寸大于所述凹槽的开口的尺寸。
6.根据权利要求5所述的显示面板，其特征在于，在所述阵列基板至所述第一封装层的方向上，所述凹槽的槽体的截面为倒梯形。
7.根据权利要求5所述的显示面板，其特征在于，在所述阵列基板至所述第一封装层的方向上，所述凹槽的截面为梯形；
优选的，所述梯形的底边夹角大于或等于45度。
8.根据权利要求4至7任一项所述的显示面板，其特征在于，所述第一封装层的阶梯覆盖性的范围为90％至99％。
9.根据权利要求4至7任一项所述的显示面板，其特征在于，所述第一封装层的膜层厚度范围为30纳米至50纳米。
10.一种显示装置，其特征在于，包括权利要求4至9任一项所述的显示面板。
CN202111370081.0A 2021-11-18 2021-11-18 显示面板制备方法、显示面板和显示装置 Pending CN113964167A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111370081.0A CN113964167A (zh) 2021-11-18 2021-11-18 显示面板制备方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111370081.0A CN113964167A (zh) 2021-11-18 2021-11-18 显示面板制备方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN113964167A true CN113964167A (zh) 2022-01-21

Family

ID=79471292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111370081.0A Pending CN113964167A (zh) 2021-11-18 2021-11-18 显示面板制备方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN113964167A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023173459A1 (zh) * 2022-03-14 2023-09-21 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023173459A1 (zh) * 2022-03-14 2023-09-21 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
US11050020B2 (en) Methods of forming devices including multi-portion liners
KR100261017B1 (ko) 반도체 장치의 금속 배선층을 형성하는 방법
KR100330163B1 (ko) 반도체 장치의 텅스텐 콘택 플러그 형성 방법
JP2020522130A (ja) ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
WO2012020689A1 (ja) 半導体装置の製造方法および半導体装置
JP2018530917A (ja) オプトエレクトロニクス半導体チップ、およびオプトエレクトロニクス半導体チップを製造するための方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
CN1881577B (zh) 半导体器件及其制造方法
CN113964167A (zh) 显示面板制备方法、显示面板和显示装置
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
US6955998B2 (en) Method for forming low dielectric layer of semiconductor device
KR20210069731A (ko) 연속적인 라이너리스 비정질 금속 막들
KR20090069569A (ko) 반도체소자 및 그 제조방법
JP2008305921A (ja) 半導体装置及びその製造方法
TWI761418B (zh) 用於防止水氣滲透的薄膜及其製造方法
KR20080012056A (ko) 반도체 메모리 소자의 유전체막 형성방법
KR100778866B1 (ko) 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법
TWI817891B (zh) 具有多孔性介電層的半導體裝置
US20080124940A1 (en) Method of forming dielectric layer
US11049731B2 (en) Methods for film modification
CN1448998A (zh) 阻挡氢离子渗透的金属层间介电层的制造方法
KR100756863B1 (ko) 반도체 소자 제조방법
KR20020036127A (ko) 반도체 소자의 콘택 플러그 형성방법
KR19990015185A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination