KR100778866B1 - 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법 - Google Patents

티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법 Download PDF

Info

Publication number
KR100778866B1
KR100778866B1 KR1020060068971A KR20060068971A KR100778866B1 KR 100778866 B1 KR100778866 B1 KR 100778866B1 KR 1020060068971 A KR1020060068971 A KR 1020060068971A KR 20060068971 A KR20060068971 A KR 20060068971A KR 100778866 B1 KR100778866 B1 KR 100778866B1
Authority
KR
South Korea
Prior art keywords
tisin
metal
diffusion barrier
forming
barrier
Prior art date
Application number
KR1020060068971A
Other languages
English (en)
Inventor
백인철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060068971A priority Critical patent/KR100778866B1/ko
Application granted granted Critical
Publication of KR100778866B1 publication Critical patent/KR100778866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

반도체 소자의 제조방법에서 TiSiN을 이용한 금속 확산 방지막 형성 방법이 개시된다. 본 방법은, 실리콘 반도체 기판 위의 층간 절연막 내에 트랜치를 형성하는 단계와, 상기 트랜치 내부의 하부 및 측벽을 따라 금속 베리어를 형성하는 단계와, 상기 금속 베리어 위에 최상층 구리 배선을 형성하는 단계와, 상기 최상층 구리 배선 및 상기 금속 베리어를 포함한 평평한 상기 층간 절연막 상부 전면에 PVD 방법을 이용하여 TiSiN으로 이루어진 금속 확산 방지막을 형성하는 단계를 포함한다.
PVD, 스퍼터링, TiSiN

Description

티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법{Method for Forming Metal Dffusion barrier with TiSiN}
도 1은 종래의 방법으로 형성된 금속 확산 방지막의 제조 과정을 설명하기 위해 도시된 단면도이다.
도 2a 내지 도2d는 본 발명의 제1실시예에 따른 금속 확산 방지막을 형성하는 제조 과정을 설명하기 위해 도시된 단면도이다.
도 3은 본 발명의 제2실시예에 따른 금속 확산 방지막을 형성하는 제조 과정을 설명하기 위해 도시된 단면도이다.
도 4는 본 발명의 제3실시예에 따른 금속 확산 방지막을 형성하는 제조 과정을 설명하기 위해 도시된 단면도이다.
<도면의 주요 부호에 대한 설명>
201 : 층간 절연막(Intermetal dielectric :IMD)
202 : 트랜치
203 : 금속 베리어
204 : 최상층 구리 배선
205 : 확산 방지막
205a : 확산 방지막
205b : 확산 방지막
206 : PVD 챔버
207 : 음극판(Cathode)
208 : 양극판(Anode)
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 좀 더 구체적으로는 TiSiN을 이용한 금속 확산 방지막의 형성 방법에 관한 것이다.
최근, 반도체 소자의 사이즈가 작아지고 있고, 이로 인해 반도체 소자의 금속 배선(metal line)의 선폭 및 두께도 감소하고 있는 실정이다. 이와 같이 반도체 소자의 금속 배선의 선폭 및 두께가 감소함에 따라 금속 배선의 재료로 알루미늄(Al)을 가장 많이 사용하고 있다.
그러나, 알루미늄(Al)은 비교적 높은 비저항을 갖고 있으므로 ULSI(Ultra-Large-Scale Intergration)과 GSI(Giga-Scale Intergration)에서 알루미늄을 금속 배선으로 사용하기에는 부적합한 것으로 알려졌다.
따라서, 이러한 알루미늄 금속 배선을 대신하는 물질로, 비저항이 낮고, 전자이동도(electromigration) 특성이 우수한 구리(Cu)가 현재 널리 연구되고 있다. 하지만, 구리(Cu)는 건식 식각이 어렵고 실리콘산화막(SiO2)에 접착(adhesion)특성이 좋지 않으며, 열역학적 안정성 및 부식(corrosion) 저항성이 낮다는 단점을 가 지고 있다.
또한, 구리(Cu)는 다층의 금속 배선 공정에서 구리(Cu) 배선과 전도성 패드, 예컨데 알루미늄(Al) 패드 사이에서 구리(Cu)가 알루미늄(Al)으로 쉽게 확산되어 알루미늄(Al)패드 내에 스파이킹(spiking) 현상을 유발함으로써 반도체 소자의 오동작 원인이 되므로, 구리(Cu)의 확산을 효과적으로 막아줄 수 있는 확산 방지막이 필수적이다.
그러면 도 1을 참조하여 종래의 CVD TiSiN을 이용한 금속 확산 방지막 형성 방법을 간략하게 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판 위의 층간 절연막(101) 내에 트랜치를 형성한 후, 트랜치 내부의 하부 및 측벽을 따라 질화탄탈륨(TaN) 및 탄탈륨(Ta)이 적층된 금속 베리어(102)를 형성한다. 이어, 금속 베리어(102) 위에 구리 씨드(Cu Seed)층을 형성한 후, 전기 도금법으로 구리 배선(103)을 형성한다.
다음으로, TiSiN으로 이루어진 금속 확산 방지막은 두 단계를 거쳐 형성되는데, 먼저, 구리 배선(103) 및 금속 베리어(102)를 포함한 층간 절연막(101)의 상부 전면에 일차적으로 TiN(미도시)막을 형성한다.
이어, TiN막 위에서 SiH₄플라즈마 가스를 반응시켜 화학 기상 증착(Camical Vapor Deposition : CVD) 방법을 이용하여 TiSiN으로 이루어진 금속 확산 방지막(105)을 형성할 수 있다.
상술한 방법에 의해 형성되는 CVD TiSiN을 이용한 금속 확산 방지막(105)은 증착 속도가 느리고 TiSiN막을 증착하기 위해서는 먼저 TiN을 증착한 후, SiH₄플 라즈마 가스를 주입하는 단계를 추가해야하므로 공정 시간이 오래 걸리게 되어 생산성 저하의 문제가 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 창안된 것으로서, 반도체 소자의 대량 생산성을 향상시키기 위하여 공정 단계를 간소화하여 공정 시간을 최소화하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은, 최상층의 구리(Cu) 배선과 알루미늄(Al) 전도성 패드 사이에서 구리(Cu)가 알루미늄(Al) 패드로 확산되어 야기되는 스파이킹(spiking) 현상을 효과적으로 방지할 수 있는 금속 확산 방지막 제조 방법을 제공하는 것이다.
본 발명에 따른 TiSiN을 이용한 구리 확산 방지막 제조 방법은, 실리콘 반도체 기판 위의 층간 절연막 내에 트랜치를 형성하는 단계와, 상기 트랜치 내부의 하부 및 측벽을 따라 금속 베리어를 형성하는 단계와, 상기 금속 베리어 위에 최상층 구리 배선을 형성하는 단계와, 상기 최상층 구리 배선 및 상기 금속 베리어를 포함한 평평한 상기 층간 절연막 상부 전면에 PVD 방법을 이용하여 상기 최상층의 구리 배선에 TiSiN막을 형성하고 상기 TiSiN막이 형성된 최상층의 구리 배선과 전도성 패드 사이에 금속 확산 방지막을 형성하는 단계를 포함한다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 TiSiN을 이용한 금속 확산 방지막 형성 방법의 실시예를 자세히 설명한다.
먼저, 도 2a를 참조하여 본 발명에 따른 제1실시예를 설명하면, 실리콘 반도 체 기판(미도시) 위의 도선 사이의 유전 물질(Intermetal dielectric : IMD) 예컨데, 층간 절연막(201) 내부에 다마신 구조의 패턴으로 소정의 트랜치(202)를 형성한다.
이어서, 도 2b에 도시된 바와 같이, 트랜치(202) 내부의 하부 및 측벽을 따라 탄탈륨(Ta) 및 질화 탄탈륨(TaN)이 적층된 금속 베리어(203)를 콘포말(conformal)하게 형성한다.
따라서, 도 2c에 도시된 바와 같이, 금속 베리어(203)가 형성된 트랜치(202) 내부에 최상층 구리 배선(204)을 형성하기 전에 금속 베리어(203)와 최상층 구리 배선(204)의 전기적 접착력을 높이기 위해서 구리 씨드(Cu Seed)층(미도시)을 형성한다. 이어, 금속 베리어(203) 및 구리 씨드층이 트랜치(202) 내부의 하부 및 측벽을 따라 순차적으로 형성된 구조물 위에 전기 도금법을 이용하여 최상층 구리 배선(204)을 형성한다.
다음으로, 도 2d를 참조하면, 상술한 구조물이 형성된 층간 절연막(201)의 전면에 물리 기상 증착(Phsical Vapor Deposition : PVD) 방법을 이용하여 TiSiN으로 이루어진 금속 확산 방지막(205)을 형성한다. 이때, TiSiN으로 이루어진 금속 확산 방지막(205)은 최상층 구리 배선(204)과 알루미늄 전도성 패드(미도시) 사이에 형성될 수 있다.
여기서, 상술한 PVD를 이용하여 TiSiN으로 이루어진 금속 확산 방지막(205)을 형성하는 단계를 구체적인 실시예를 들어 설명하면 다음과 같다.
먼저, 본 발명의 제2실시예는, Ti를 타겟 물질로 하여 금속 확산 방지 막(205)을 형성하는 방법에 관한 것이다.
도 3에 도시된 바와 같이, 본 발명의 제2실시예는 소정의 진공 상태로 이루어진 PVD 챔버(206) 내에서 Ti를 타겟 물질로 하여 음극판(Cathode)(207)에 장착하고, 양극판(Anode)(208)에는 TiSiN막이 형성될 반도체 소자(미도시)를 장착한다.
다음으로, PVD 챔버(206) 내에 소정의 전압을 인가하여 플라즈마를 발생 시킨다. 즉, 반응 가스 SiH₄및 N₂를 PVD 챔버(206) 내에 주입하고, 이 주입된 SiH₄및 N₂반응 가스는 소정의 전압에 의해 음극판(207)에서 방출된 전자와 충돌하여 여기(exite)됨으로써 플라즈마 가스가 발생한다. 따라서 이 플라즈마 가스의 양이온이 음극판(207)의 타겟(Target)으로 가속되어 타겟과 충돌한다.
이어, 가속되어 충돌한 양이온은 타겟 금속 표면에 있는 Ti 원자를 떼어내게 된다. 이러한 스퍼터링(sputtering)에 의해 타겟에 있던 Ti 원자가 기판 밖으로 튀어나와 상호 충돌과 간섭을 통하여 가진 에너지를 소모하고 증착하려는 기판 표면 위에서 플라즈마 내의 Si, N 이온들과 상호 결합하여 TiSiN(205a)막이 형성된다.
다음으로, 본 발명의 제3실시예에 따른 금속 확산 방지막을 형성하는 방법을 설명하면, 제2실시예에서와 같은 방식으로 진행하되, 타겟 물질과 반응 기체의 변수를 달리하여 실시할 수 있다.
도 4에 도시된 바와 같이, 본 발명의 제3실시예는, 소정의 진공 상태로 이루어진 PVD 챔버(206) 내에 TiSi을 타겟 물질로 하여 음극판(Cathode)(207)에 장착하고, 양극판(Anode)(208)에는 TiSiN막이 형성될 반도체 소자(미도시)를 장착한다.
다음으로, PVD 챔버(206) 내에 소정의 전압을 인가하여 플라즈마를 발생 시 킨다. 즉, 반응 가스 N₂를 PVD 챔버(206) 내에 주입하고, 이 주입된 N₂반응 가스는 소정의 전압에 의해 음극판(207)에서 방출된 전자와 충돌하여 여기(exite)됨으로써 플라즈마 가스가 발생한다. 따라서 이 플라즈마 가스의 양이온이 음극판(207)의 타겟(Target)으로 가속되어 타겟과 충돌한다.
이어, 가속되어 충돌한 양이온은 타겟 금속 표면에 있는 TiSi 원자를 떼어내게 된다. 이러한 스퍼터링에 의해 타겟에 있던 TiSi 원자가 기판 밖으로 튀어나와 상호 충돌과 간섭을 통하여 가진 에너지를 소모하고 증착하려는 기판 표면 위에서 플라즈마 내의 N 이온과 상호 결합하여 TiSiN(205b)막이 형성된다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
상술한 방법에 의하여 형성된 PVD TiSiN을 이용한 금속 확산 방지막은, 타겟 물질을 Ti로 하고, 소정의 PVD 챔버 내에 반응 가스 SiH₄및 N₂를 주입하여 스퍼터링에 의해 TiSiN 금속 확산 방지막을 단 한번에 형성하는 것이 가능하다. 여기서, 타겟 물질을 TiSi로 하고 반응 가스를 N₂로 하는 공정 변수를 달리하여 실시 할 수 있다. 이러한 방법은 종래의 CVD TiSiN 방법에 비해 공정 단계가 간소화되어 공정 시간을 최소화 함으로서 생산성이 더욱 향상될 수 있다.
또한, 상기 금속 확산 방지막이 최상층 구리 배선과 알루미늄 전도성 패드 사이에 형성되어, 구리(Cu)가 알루미늄(Al) 패드로 확산되어 나타나는 스파이킹(spiking) 현상을 억제하여 반도체 소자의 신뢰성이 향상될 수 있다.

Claims (4)

  1. 실리콘 반도체 기판 위의 층간 절연막 내에 트랜치를 형성하는 단계와,
    상기 트랜치 내부의 하부 및 측벽을 따라 금속 베리어를 형성하는 단계와,
    상기 금속 베리어 위에 최상층 구리 배선을 형성하는 단계와,
    상기 최상층 구리 배선 및 상기 금속 베리어를 포함한 평평한 상기 층간 절연막 상부 전면에 PVD 방법을 이용하여 상기 최상층의 구리 배선에 TiSiN막을 형성하고 상기 TiSiN막이 형성된 최상층의 구리 배선과 전도성 패드 사이에 금속 확산 방지막을 형성하는 단계를 포함하여 이루어진 TiSiN을 이용한 금속 확산 방지막 형성 방법.
  2. 제1항에서,
    상기 금속 확산 방지막을 형성하는 단계는, 소정의 PVD 챔버 내에서 Ti를 타겟 물질로 이용하고 SiH₄및 N₂플라즈마 가스를 이용하여 상기 금속 확산 방지막으로서 TiSiN막을 형성하는 단계를 포함하는 것을 특징으로 하는 TiSiN을 이용한 금속 확산 방지막 형성 방법.
  3. 제1항에서,
    상기 금속 확산 방지막을 형성하는 단계는, 소정의 PVD 챔버 내에서 TiSi를 타겟 물질로 이용하고 N₂플라즈마 가스를 이용하여 상기 금속 확산 방지막으로서 TiSiN막을 형성하는 방법을 포함하는 것을 특징으로 하는 TiSiN을 이용한 금속 확산 방지막 형성 방법.
  4. 삭제
KR1020060068971A 2006-07-24 2006-07-24 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법 KR100778866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068971A KR100778866B1 (ko) 2006-07-24 2006-07-24 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068971A KR100778866B1 (ko) 2006-07-24 2006-07-24 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법

Publications (1)

Publication Number Publication Date
KR100778866B1 true KR100778866B1 (ko) 2007-11-22

Family

ID=39080629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068971A KR100778866B1 (ko) 2006-07-24 2006-07-24 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법

Country Status (1)

Country Link
KR (1) KR100778866B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919273B1 (en) * 1999-12-09 2005-07-19 Tokyo Electron Limited Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film
US6933021B2 (en) * 1995-07-06 2005-08-23 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
US6967157B2 (en) * 2003-07-08 2005-11-22 Oki Electric Industry Co., Ltd. Method of forming buried wiring in semiconductor device
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933021B2 (en) * 1995-07-06 2005-08-23 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
US6919273B1 (en) * 1999-12-09 2005-07-19 Tokyo Electron Limited Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US6967157B2 (en) * 2003-07-08 2005-11-22 Oki Electric Industry Co., Ltd. Method of forming buried wiring in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
KR100387693B1 (ko) 매립배선형성방법
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US20090108452A1 (en) Semiconductor device and method for manufacturing the same
JP3737366B2 (ja) 半導体装置及びその製造方法
KR100778866B1 (ko) 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
KR100268788B1 (ko) 반도체소자의 금속배선 형성방법
KR20100078150A (ko) 반도체 소자 및 그의 제조 방법
CN103165513A (zh) 互连结构的制造方法
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100753119B1 (ko) 반도체 소자 제조 방법
US20080153284A1 (en) Method of Manufacturing Semiconductor Device
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100702803B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100511592B1 (ko) 반도체 소자의 금속배선 및 그 형성 방법
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100698743B1 (ko) 반도체 소자의 제조 방법
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR20080114228A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee