KR100790452B1 - 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 - Google Patents

다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 Download PDF

Info

Publication number
KR100790452B1
KR100790452B1 KR1020060137203A KR20060137203A KR100790452B1 KR 100790452 B1 KR100790452 B1 KR 100790452B1 KR 1020060137203 A KR1020060137203 A KR 1020060137203A KR 20060137203 A KR20060137203 A KR 20060137203A KR 100790452 B1 KR100790452 B1 KR 100790452B1
Authority
KR
South Korea
Prior art keywords
layer
metal wiring
forming
film
lower metal
Prior art date
Application number
KR1020060137203A
Other languages
English (en)
Inventor
김정태
김백만
김수현
이영진
정동하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137203A priority Critical patent/KR100790452B1/ko
Priority to US11/755,852 priority patent/US7629248B2/en
Application granted granted Critical
Publication of KR100790452B1 publication Critical patent/KR100790452B1/ko
Priority to US12/607,267 priority patent/US7872351B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 하부 금속배선 및 상기 하부 금속배선들 사이에 층간절연막이 형성된 반도체 기판 상에 제1절연막과 제2절연막을 형성하는 단계와, 상기 제2절연막과 제1절연막을 식각하여 하부 금속배선을 노출시키는 비아홀을 포함하여 상부 금속배선이 형성될 트렌치를 형성하는 단계와, 상기 노출된 하부 금속배선을 일부 식각하는 단계; 상기 식각된 하부 금속배선 상에 균일한 두께로 접착층을 형성하는 단계와, 상기 접착층이 형성된 하부 금속배선이 매립되도록 상기 접착층 상에 제1확산방지막을 형성하는 단계와, 상기 제1확산방지막 및 접착층을 표면 처리하는 단계와, 상기 표면 처리된 제1확산방지막 및 접착층을 포함한 비아홀 및 트렌치의 전면 상에 균일한 두께로 제2확산방지막을 형성하는 단계 및 상기 확산방지막이 형성된 비아홀 및 트렌치 내에 비아콘택을 포함한 상부 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법{Method for forming multi layer metal wiring of semiconductor device using damascene process}
도 1은 종래의 다마신 공정을 이용한 다층 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 다마신 공정을 이용한 다층 금속배선 형성방법을 도시한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
210: 반도체기판 220: 하부 금속배선
230: 층간절연막 240: 보호막
250: 제1절연막 260: 식각방지막
270: 제2절연막 281: 접착층인 Ti막
282: 제1확산방지막인 TiN막 283: TiCN막
284: 제2확산방지막 290: 비아콘택
291: 상부 금속배선
V: 비아홀 T: 트렌치
본 발명은 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법에 관한 것으로, 보다 상세하게는 하부 금속배선 및 상부 금속배선간의 금속 확산을 방지하여 콘택저항을 개선시킬 수 있는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가하고 고속 소자에 대한 요구가 커짐에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선(metal line)도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
일반적으로, 금속배선의 재료로서는 알루미늄(Al)이 주로 이용되며, 이러한 알루미늄 재질의 금속배선은 전기전도도가 매우 우수하고, 아울러, 가공성이 좋기 때문에 소자의 전기적 특성을 확보하는데 매우 유리하다.
한편, 급격한 디자인-룰의 감소로 인한 배선 저항의 증가 문제로 인해 알루미늄 보다 저항이 낮은 구리(Cu) 공정의 개발이 촉진되고 있는 실정이다.
그러나, 구리는 식각 특성이 나쁜 단점이 있어서 일반적인 금속배선 공정에 적용하기가 쉽지 않다. 또한, 고단차비를 가지는 금속배선 형성시 금속배선의 균일도, 배선 식각의 프로파일 및 포토레지스트의 식각 선택비 등에서 만족할 만한 결과를 얻기 힘들기 때문이다.
한편, 이와 같은 단점을 극복하기 위하여, 싱글(single) 또는 듀얼(dual) 다마신(damascene) 공정을 이용하여 다층 금속배선을 형성하고 있다.
이하에서는, 도 1을 참조하여 듀얼 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법에 대해 간략하게 설명하면 다음과 같다.
도시된 바와 같이, 하부 금속배선(120) 및 층간절연막(130)이 구비된 반도체기판(110) 상에 보호막(140), 비아홀용 산화막(150)과 식각방지막(160) 및 배선용 산화막(170)을 차례로 증착하고, 그런다음, 상기 배선용 산화막(170)과 식각방지막(160) 및 비아홀용 산화막(150), 그리고, 상기 보호막(140)을 식각하여 하부 금속배선(120)을 노출시키는 비아홀(V)을 형성하고, 다음으로, 상기 비아홀(V) 상측의 배선산화막(170)을 식각하여 트렌치(T)를 형성한다.
이어서, 상기 비아홀(V) 및 트렌치(T)를 포함한 배선산화막(170) 상에 확산방지막(180)을 형성하고, 그리고나서, 상기 비아홀(V)을 포함한 트렌치(T)를 매립하도록 배선산화막(170) 상에 상부 금속배선용 금속막을 증착한다.
계속해서, 상기 배선산화막(170)이 노출될 때까지 상기 상부 금속배선용 금속막을 화학기계적연마(Chemical Mechanical Polishing: 이하, CMP)하여 하부 금속배선(120)과 후속의 상부 금속배선을 콘택하기 위한 비아콘택(190) 및 그리고 상부 금속배선(191)을 형성한다.
한편, 전술한 바와 같이, 종래 기술에 따른 다층 금속배선 형성시 하지층과의 접착성 개선 및 금속배선으로부터의 전자 이동 및 확산에 의한 전기적 특성 저하를 방지하기 위해 확산방지막(180)을 필수적으로 사용하여야 하며, 통상, 확산방 지막의 재로로서는 Ti막(티타늄막, 181)/TiN막(티타늄질화막, 182)이 주로 이용되고 있다.
그러나, 상기 확산방지막인 Ti막/TiN막(181,182)은 충분하지 않은 두께로 인해 하부 금속배선(120)과 상부 금속배선(191)간의 접합면에서 상호 금속 확산이 발생하게 되면서 고저항의 금속화합물이 생성하게 되는 현상이 발생하게 된다.
이와 같은, 두 금속배선간의 확산을 통한 고저항의 금속화합물 생성으로 인해 높은 콘택 저항이 유발되어 소자 특성의 저하를 초래한다.
한편, 확산방지막을 두껍게 형성하여 금속배선간의 고저항의 금속화합물 생성을 억제할 수는 있으나, 상대적으로 비아홀 및 콘택홀 내에 차지하는 확산방지막의 두께 비율이 증가함에 따라 콘택 저항의 감소 효과가 적은 현상이 발생되고 있다.
본 발명은 확산방지막의 신뢰성을 향상시켜 하부 금속배선 및 상부 금속배선간의 확산을 통한 고저항의 금속화합물 생성을 방지할 수 있는 다마신 공정을 이용한 다층 금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부 금속배선 및 상기 하부 금속배선들 사이에 층간절연막이 형성된 반도체 기판 상에 제1절연막과 제2절연막을 형성하는 단계; 상기 제2절연막과 제1절연막을 식각하여 하부 금속배선을 노출시키는 비아홀을 포함하여 상부 금속배선이 형성될 트렌치를 형성하는 단계; 상 기 노출된 하부 금속배선을 일부 식각하는 단계; 상기 식각된 하부 금속배선 상에 균일한 두께로 접착층을 형성하는 단계; 상기 접착층이 형성된 하부 금속배선이 매립되도록 상기 접착층 상에 제1확산방지막을 형성하는 단계; 상기 제1확산방지막 및 접착층을 표면 처리하는 단계; 상기 표면 처리된 제1확산방지막 및 접착층을 포함한 비아홀 및 트렌치의 전면 상에 균일한 두께로 제2확산방지막을 형성하는 단계; 및 상기 제2확산방지막이 형성된 비아홀 및 트렌치 내에 비아콘택을 포함한 상부 금속배선을 형성하는 단계;를 포함하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 제공한다.
여기서, 상기 하부 금속배선 및 층간절연막이 형성된 반도체기판 상에 제1절연막 및 제2절연막의 형성시, 상기 제1절연막을 형성하기 전에, 상기 하부 금속배선 및 층간절연막 상에 보호막을 형성하는 단계; 및 상기 제2절연막을 형성하기 전에, 상기 제1절연막 상에 식각방지막을 형성하는 단계;를 더 포함한다.
상기 하부 금속배선은 Al막으로 형성하는 것을 포함한다.
상기 하부 금속배선을 일부 식각하는 단계는, 상기 하부 금속배선의 전체 두께 대비 1/20∼1/2 두께가 식각되도록 수행하는 것을 포함한다.
상기 접착층은 CVD 또는 PVD 방식에 따라 Ti막으로 형성하는 것을 포함한다.
상기 접착층은 10∼200Å 두께로 형성하는 것을 포함한다.
상기 제1확산방지막은 CVD 방식에 따라 TiN막으로 형성하는 것을 포함한다.
상기 제1확산방지막 및 접착층을 표면 처리하는 단계는, 상기 제1확산방지막 및 접착층의 표면에 대해 고온의 열처리 또는 플라즈마 처리를 수행하여 상기 제1 확산방지막 및 접착층의 표면 상에 TiCN막을 형성하는 것을 포함한다.
상기 TiCN막은 5∼50Å 두께로 형성하는 것을 포함한다.
상기 플라즈마 처리는 CH3 또는 C2H5 분위기에서 200∼500℃의 온도와 1∼100torr의 압력 및 0.1∼1㎾의 RF 파워인 조건하에서 수행하는 것을 포함한다.
상기 제2확산방지막은 Ta막 또는 TaN막으로 형성하는 것을 포함한다.
상기 제2확산방지막은 10∼100Å 두께로 형성하는 것을 포함한다.
상기 상부 금속배선은 Cu막으로 형성하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 다마신 공정을 이용한 다층 금속배선에 관한 것으로, 일부 식각된 하부 알루미늄 배선 상에 접착층인 Ti막과 제1확산방지막인 TiN막을 형성한 후, 상기 TiN막과 Ti막을 표면 처리하고 나서, 비아콘택이 형성될 비아홀을 포함하여 상부 금속배선이 형성될 트렌치의 전면 상에 제2확산방지막을 형성한 후, 상기 확산방지막이 형성된 비아홀을 포함하여 트렌치 내에 비아콘택을 포함한 상부 구리 배선을 형성하는 것을 특징으로 한다.
이와 같이, 상기 하부 금속배선과 비아콘택을 포함한 상부 금속배선의 경계면에 표면 처리된 TiN막과 Ti막을 형성함으로써, 이로 인해, 상부 구리 배선과 하부 알루미늄 배선간의 상호 금속 확산을 억제시킬 수 있게 된다,
따라서, 상기 하부 알루미늄 배선 및 상부 구리 배선간의 상호 금속 확산이 억제됨으로써, 하부 알루미늄 배선과 상부 구리 배선 사이에 고저항의 화합물 생성이 발생되지 않으므로, 이를 통해, 안정적인 콘택 저항을 확보할 수 있다.
자세하게, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, Al막으로 형성된 하부 금속배선(220) 및 상기 하부 금속배선(220)들 사이에 층간절연막(230)이 형성된 반도체기판(210)을 마련한 후, 상기 하부 금속배선(220) 및 층간절연막(230) 상에 후속의 식각 공정시 하부 금속배선(220)이 손상되는 것을 방지하기 위해 보호막(240)을 형성한다.
그런다음, 상기 보호막(240) 상에 산화막 계열의 막으로 제1절연막(250)과 질화막 계열의 막으로 식각방지막(260) 및 산화막 계열의 막으로 제2절연막(270)을 형성한다.
다음으로, 상기 제2절연막(270)과 식각방지막(260) 및 제1절연막(250), 그리고, 상기 보호막(240)을 식각하여 상기 하부 금속배선(220)을 노출시키는 비아홀(V)을 형성한 후, 상기 식각방지막(260)이 노출될 때까지 상기 비아홀(V) 상측의 제2절연막(270) 부분을 추가 식각하여 상부 금속배선 형성 영역을 한정하는 트렌치(T)를 형성한다.
도 2b를 참조하면, 상기 비아홀(V) 저면의 노출된 하부 금속배선(220)을 일부 식각한다.
이때, 상기 하부 금속배선의 식각은 하부 금속배선(220)의 전체 두께 대비 1/20∼1/2 두께가 식각되도록 수행한다.
그런다음, 상기 식각된 하부 금속배선을 포함하여 상기 비아홀(V) 및 트렌치(T)의 전면 상에 균일한 두께로 접착층인 Ti막(281)을 증착한다.
이때, 상기 Ti막(281)은 화학기상증착(Chemical Vapor Deposition: 이하 CVD) 방식 또는 물리적기상증착(Physical Vapor Deposition: PVD) 방식에 따라 10∼200Å 두께로 증착하도록 한다.
다음으로, 상기 Ti막(281)이 형성된 비아홀(V) 및 트렌치(T)가 매립되도록 상기 Ti막(281) 상에 제1확산방지막인 TiN막(282)을 증착한다.
이때, 상기 TiN막(282)은 단차비(step coverage) 특성이 좋은 CVD 방식에 따라 증착하도록 한다.
도 2c를 참조하면, 상기 식각된 하부 금속배선 부분에만 선택적으로 잔류하도록 상기 TiN막과 Ti막을 마스크 없이 식각공정을 수행하여 제거한다.
그런다음, 상기 Ti막(281) 및 TiN막(282)을 표면 처리하여 상기 Ti막(281) 및 TiN막(282)의 표면 상에 TiCN막(283)을 5∼50Å 두께로 형성한다.
이때, 상기 TiN막(282) 및 Ti막(281)의 표면 처리는, 고온의 열처리 또는 플라즈마 처리로 수행하도록 하며, 상기 플라즈마 처리를 이용하는 경우에는, CH3 또는 C2H5 분위기에서 200∼500℃의 온도와 1∼100torr의 압력 및 0.1∼1㎾의 RF 파워인 조건하에서 수행하도록 한다.
여기서, 상기 하부 금속배선의 일부분을 식각한 후에, 식각된 하부 금속배선 상에 표면 처리된 Ti막과 TiN막을 형성함으로써, 이를 통해, 상기 하부 금속배선과 후속의 상부 금속배선간의 상호 금속 확산을 방지할 수 있게 된다.
도 2d를 참조하면, 상기 TiCN막(283)을 포함하여 비아홀(V) 및 트렌치(T) 전면 상에 균일한 두께로 제2확산방지막(284)을 형성한다.
이때, 상기 제2확산방지막(284)은 Ta막 또는 TaN막을 10∼100Å 두께로 형성한다.
여기서, 상기 비아홀(V) 및 트렌치(T)의 전면 상에는 단일막의 확산방지막, 즉, 제2확산방지막만이 형성하게 되면서, 확산방지막의 두께가 종래 대비 얇게 형성되고, 이를 통해, 콘택 저항의 개선을 가져올 수 있게 된다.
도 2e를 참조하면, 상기 제2확산방지막(284)이 형성된 비아홀(V) 및 트렌치(T)가 매립되도록 상기 제2확산방지막 상에 Cu막을 증착한다.
그런다음, 상기 Cu막을 화학기계적연마(Chemical Mechanical Polishing: CMP)하여 상기 비아홀(V) 및 트렌치(T) 내에 비아콘택(290)을 포함한 상부 금속배선(291)을 형성하여 본 발명의 실시예에 따른 다마신 공정을 이용한 다층 금속배선을 형성한다.
여기서, 상기 비아홀(V)의 저면 부분, 즉, 하부 금속배선(220)과 비아콘택(290)을 포함하는 상부 금속배선(291)간의 경계면에, 그 표면에 TiCN막(283)이 형성된 Ti막 및 TiN막의 형성으로 인하여, 상부 금속배선인 Cu와 하부 금속배선인 Al간의 접촉을 차단시킴으로써, 상부 금속배선(291)과 하부 금속배선(220)간의 상 호 금속 확산에 의한 고저항의 화합물 생성을 방지할 수 있게 된다.
따라서, 본 발명은 하부 금속배선 상에 표면 처리된 Ti막 및 TiN막을 형성함에 따라, 상부 금속배선인 Cu와 하부 금속배선인 Al막간의 상호 금속 확산에 의한 고저항 화합물 생성을 방지함으로써, 콘택 저항이 개선되고, 결과적으로 소자의 특성 및 신뢰성 향상을 기대할 수 있게 된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, 하부 금속배선과 비아콘택을 포함하는 상부 금속배선간의 경계면에, 그 표면에 TiCN막이 형성된 Ti막 및 TiN막의 형성으로 인하여, 상부 금속배선인 Cu와 하부 금속배선인 Al간의 접촉을 차단시킴으로써, 상부 금속배선과 하부 금속배선간의 상호 금속 확산에 의한 고저항의 화합물 생성을 방지할 수 있게 된다.
따라서, 본 발명은 상부 금속배선인 Cu와 하부 금속배선인 Al막간의 상호 금속 확산에 의한 고저항 화합물 생성을 방지함으로써, 콘택 저항이 개선되고, 결과적으로 소자의 특성 및 신뢰성 향상을 기대할 수 있게 된다.

Claims (13)

  1. 하부 금속배선 및 상기 하부 금속배선들 사이에 층간절연막이 형성된 반도체 기판 상에 제1절연막과 제2절연막을 형성하는 단계;
    상기 제2절연막과 제1절연막을 식각하여 하부 금속배선을 노출시키는 비아홀을 포함하여 상부 금속배선이 형성될 트렌치를 형성하는 단계;
    상기 노출된 하부 금속배선을 일부 식각하는 단계;
    상기 식각된 하부 금속배선 상에 균일한 두께로 접착층을 형성하는 단계;
    상기 접착층이 형성된 하부 금속배선이 매립되도록 상기 접착층 상에 제1확산방지막을 형성하는 단계;
    상기 제1확산방지막 및 접착층을 표면 처리하는 단계;
    상기 표면 처리된 제1확산방지막 및 접착층을 포함한 비아홀 및 트렌치의 전면 상에 균일한 두께로 제2확산방지막을 형성하는 단계; 및
    상기 제2확산방지막이 형성된 비아홀 및 트렌치 내에 비아콘택을 포함한 상부 금속배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 하부 금속배선 및 층간절연막이 형성된 반도체기판 상에 제1절연막 및 제2절연막의 형성시,
    상기 제1절연막을 형성하기 전에,
    상기 하부 금속배선 및 층간절연막 상에 보호막을 형성하는 단계; 및
    상기 제2절연막을 형성하기 전에,
    상기 제1절연막 상에 식각방지막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 하부 금속배선은 Al막으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 하부 금속배선을 일부 식각하는 단계는, 상기 하부 금속배선의 전체 두께 대비 1/20∼1/2 두께가 식각되도록 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 접착층은 CVD 또는 PVD 방식에 따라 Ti막으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 접착층은 10∼200Å 두께로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 제1확산방지막은 CVD 방식에 따라 TiN막으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 제1확산방지막 및 접착층을 표면 처리하는 단계는,
    상기 제1확산방지막 및 접착층의 표면에 대해 고온의 열처리 또는 플라즈마 처리를 수행하여 상기 제1확산방지막 및 접착층의 표면 상에 TiCN막을 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  9. 제 8 항에 있어서,
    상기 TiCN막은 5∼50Å 두께로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  10. 제 8 항에 있어서,
    상기 플라즈마 처리는 CH3 또는 C2H5 분위기에서 200∼500℃의 온도와 1∼100torr의 압력 및 0.1∼1㎾의 RF 파워인 조건하에서 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 제2확산방지막은 Ta막 또는 TaN막으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  12. 제 1 항에 있어서,
    상기 제2확산방지막은 10∼100Å 두께로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
  13. 제 1 항에 있어서,
    상기 상부 금속배선은 Cu막으로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 다층 금속배선 형성방법.
KR1020060137203A 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 KR100790452B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060137203A KR100790452B1 (ko) 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US11/755,852 US7629248B2 (en) 2006-12-28 2007-05-31 Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same
US12/607,267 US7872351B2 (en) 2006-12-28 2009-10-28 Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137203A KR100790452B1 (ko) 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법

Publications (1)

Publication Number Publication Date
KR100790452B1 true KR100790452B1 (ko) 2008-01-03

Family

ID=39216273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137203A KR100790452B1 (ko) 2006-12-28 2006-12-28 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법

Country Status (2)

Country Link
US (2) US7629248B2 (ko)
KR (1) KR100790452B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101202687B1 (ko) 2011-02-16 2012-11-19 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790452B1 (ko) * 2006-12-28 2008-01-03 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
KR20120052734A (ko) * 2010-11-16 2012-05-24 삼성전자주식회사 반도체 칩 및 반도체 칩의 형성 방법
US8659156B2 (en) 2011-10-18 2014-02-25 International Business Machines Corporation Interconnect structure with an electromigration and stress migration enhancement liner
CN107564850B (zh) * 2016-07-01 2020-07-07 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN108695238B (zh) * 2017-04-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11031287B2 (en) * 2018-06-27 2021-06-08 Tokyo Electron Limited Fully self-aligned via with selective bilayer dielectric regrowth
US11177169B2 (en) 2019-06-21 2021-11-16 International Business Machines Corporation Interconnects with gouged vias

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023924A (ja) * 1999-07-09 2001-01-26 Sony Corp プラグの形成方法およびプラグ
JP2002064138A (ja) * 2000-08-18 2002-02-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20060071544A (ko) * 2004-12-22 2006-06-27 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
JP2006287086A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
US6734559B1 (en) * 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6451177B1 (en) * 2000-01-21 2002-09-17 Applied Materials, Inc. Vault shaped target and magnetron operable in two sputtering modes
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6613664B2 (en) * 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
KR100385227B1 (ko) * 2001-02-12 2003-05-27 삼성전자주식회사 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
US7781327B1 (en) * 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US7186648B1 (en) * 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US20020171147A1 (en) * 2001-05-15 2002-11-21 Tri-Rung Yew Structure of a dual damascene via
US6551852B2 (en) * 2001-06-11 2003-04-22 Micron Technology Inc. Method of forming a recessed magnetic storage element
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법
JP2003249547A (ja) * 2002-02-22 2003-09-05 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
US20030194872A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Copper interconnect with sidewall copper-copper contact between metal and via
DE10260619B4 (de) * 2002-12-23 2011-02-24 Globalfoundries Inc. Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
US20040152295A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial metal liner for copper
JP2004342702A (ja) * 2003-05-13 2004-12-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
JP4832807B2 (ja) * 2004-06-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2006165454A (ja) * 2004-12-10 2006-06-22 Sony Corp 半導体装置の製造方法および半導体装置
US7332428B2 (en) * 2005-02-28 2008-02-19 Infineon Technologies Ag Metal interconnect structure and method
KR100640662B1 (ko) * 2005-08-06 2006-11-01 삼성전자주식회사 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
US20070126120A1 (en) * 2005-12-06 2007-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
KR100720515B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 국부적 장벽 금속층이 형성된 구리 금속 배선의 형성 방법
KR100660915B1 (ko) * 2006-02-03 2006-12-26 삼성전자주식회사 반도체 소자의 배선 형성 방법
US7517736B2 (en) * 2006-02-15 2009-04-14 International Business Machines Corporation Structure and method of chemically formed anchored metallic vias
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
KR100752195B1 (ko) * 2006-09-08 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
KR100790452B1 (ko) * 2006-12-28 2008-01-03 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
US20080265416A1 (en) * 2007-04-27 2008-10-30 Shen-Nan Lee Metal line formation using advaced CMP slurry
US7470616B1 (en) * 2008-05-15 2008-12-30 International Business Machines Corporation Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
US7968506B2 (en) * 2008-09-03 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
US7846841B2 (en) * 2008-09-30 2010-12-07 Tokyo Electron Limited Method for forming cobalt nitride cap layers
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023924A (ja) * 1999-07-09 2001-01-26 Sony Corp プラグの形成方法およびプラグ
JP2002064138A (ja) * 2000-08-18 2002-02-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20060071544A (ko) * 2004-12-22 2006-06-27 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
JP2006287086A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101202687B1 (ko) 2011-02-16 2012-11-19 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
US20080157369A1 (en) 2008-07-03
US7629248B2 (en) 2009-12-08
US20100038788A1 (en) 2010-02-18
US7872351B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
KR100910225B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100842914B1 (ko) 반도체 소자의 금속배선 형성방법
KR100808601B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
JP2006196642A (ja) 半導体装置およびその製造方法
US20090001579A1 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20100078150A (ko) 반도체 소자 및 그의 제조 방법
KR20110047568A (ko) 반도체 소자의 금속 배선 형성방법
KR20080114057A (ko) 반도체 소자의 배선 및 그의 형성방법
JP2004273593A (ja) 半導体装置及びその製造方法
KR100728965B1 (ko) 반도체 소자의 제조방법
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee