KR20080114057A - 반도체 소자의 배선 및 그의 형성방법 - Google Patents

반도체 소자의 배선 및 그의 형성방법 Download PDF

Info

Publication number
KR20080114057A
KR20080114057A KR1020070063249A KR20070063249A KR20080114057A KR 20080114057 A KR20080114057 A KR 20080114057A KR 1020070063249 A KR1020070063249 A KR 1020070063249A KR 20070063249 A KR20070063249 A KR 20070063249A KR 20080114057 A KR20080114057 A KR 20080114057A
Authority
KR
South Korea
Prior art keywords
film
metal wiring
tin film
wiring
semiconductor device
Prior art date
Application number
KR1020070063249A
Other languages
English (en)
Inventor
김정태
염승진
김백만
이영진
정동하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063249A priority Critical patent/KR20080114057A/ko
Publication of KR20080114057A publication Critical patent/KR20080114057A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명에 따른 반도체 소자의 배선 및 그의 형성방법은, 절연막 내에 소정 패턴으로 다마신(Damascene)된 금속배선과, 상기 금속배선의 다마신된 면에 형성되고, Ta 계열막/제1TiN막/제2TiN막의 삼중막의 구조를 갖는 확산방지막을 포함한다.

Description

반도체 소자의 배선 및 그의 형성방법{LINE OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 반도체 소자의 배선을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 반도체 기판 102, 202 : 층간절연막
104, 204 : 하부금속배선 106, 110, 206, 210 : 베리어막
108, 208 : 제1절연막 112, 212 : 제2절연막
114, 214 : Ta막 116, 216 : 제1TiN막
118, 218 : 제2TiN막 120, 220 : 금속막
122, 222 : 확산방지막 124, 224 : 상부금속배선
D' : 다마신패턴
본 발명은 반도체 소자의 배선 및 그의 형성방법에 관한 것으로, 보다 상세 하게는, 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 배선 및 그의 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다.
한편, 반도체 소자의 고집적화 추세에 따라 디자인 룰(Design Rule)이 감소되하고, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있는 실정이다.
상기 금속배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다. 다마신 금속배선 공정은 층간절연막을 식각해서 다마신 패턴을 형성하고, 상기 다마신 패턴을 구리막으로 매립하여 금속배선을 형성하는 기술이며, 싱글-다마신(Single-Damascene) 공정과 듀얼-다마신(Dual-Damascene) 공정으로 나눌 수 있다.
상기 다마신 공정의 적용하는 경우에는 다층 금속배선에서 상층 금속배선, 그리고, 상기 상층 금속배선과 하층 금속배선을 콘택시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
한편, 상기와 같은 다마신 공정을 이용하여 하부 금속배선으로 알루미늄막을 적용하고 상부 금속배선으로 구리막의 다층 금속배선을 적용하는 경우에는, 상기와 같은 이종 금속간의 접합시 상호 확산으로 인해 고 저항 화합물의 생성을 방지하기 위한 상기 알루미늄막과 구리막의 접촉 계면에 확산방지막(Diffusion Barrier)을 형성해주어야 한다. 상기 확산방지막은 통상 TiN막, Ta막 및 TaN막 중 어느 하나의 막을 사용한다.
그러나, 전술한 종래기술의 경우에는, 상기 확산방지막이 그의 역할을 원활하게 수행하기 위해서는 충분한 두께로 형성되어야 하는데, 그렇게 되면, 금속간의 고 저항 화합물 생성은 방지할 수 있으나, 확산방지막이 두껍게 형성되는 것에 비해 상대적으로 구리막이 차지하는 비중이 감소하게 되어 콘택저항이 충분히 감소되지 않게 된다.
따라서, 상기와 같은 콘택저항의 감소 효과를 향상시키고자 확산방지막의 두께를 감소시키게 되면, 상부 금속배선인 구리막의 확산으로 인해 하부 금속배선인 알루미늄막 내에 보이드의 발생 및 고 저항 화합물을 생성시키게 되고, 그래서, 콘택저항 상승을 유발하게 되어, 그 결과, 반도체 소자의 특성 및 신뢰성을 감소시키게 된다.
본 발명은, 확산방지막의 특성을 개선할 수 있는 반도체 소자의 배선 및 그의 형성방법을 제공한다.
또한, 본 발명은 반도체 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 배선 및 그의 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 배선은, 절연막 내에 소정 패턴으로 다마신(Damascene)된 금속배선; 및 상기 금속배선의 다마신된 면에 형성되고, Ta 계열막/제1TiN막/제2TiN막의 삼중막의 구조를 갖는 확산방지막;을 포함한다.
상기 금속배선은 하부에서 도전성 패턴과 콘택하도록 형성된다.
상기 도전성 패턴은 알루미늄으로 이루어진다.
상기 금속배선은 싱글(Single) 트렌치 구조로 다마신 되어 형성된다.
상기 금속배선은 듀얼(Dual) 트렌치 구조로 다마신 되어 형성된다.
상기 금속배선은 트렌치와 그 저면에 콘택홀이 결합된 공간에 형성된다.
상기 Ta 계열막은 TaN막 또는 Ta막으로 이루어진다.
상기 Ta 계열막은 5∼100Å의 두께를 갖는다.
상기 제1TiN막은 20∼200Å의 두께를 갖는다.
상기 제2TiN막은 10∼100Å의 두께를 갖는다.
상기 제2TiN막은 상기 제1TiN막이 플라즈마 또는 열처리되어 수행된다.
상기 금속배선은 구리막으로 이루어진다.
또한, 본 발명에 따른 반도체 소자의 배선 형성방법은, 절연막에 다마신 패턴을 형성하는 제1단계; 상기 다마신 패턴의 프로파일을 따라 이루는 면들에 Ta 계열막/제1TiN막/제2TiN막의 삼중막의 구조를 갖는 확산방지막을 형성하는 제2단계; 및 상기 확산방지막 상부의 상기 다마신 패턴에 금속배선을 형성하는 제3단계;를 포함한다.
상기 금속배선은 하부에서 도전성 패턴과 콘택하도록 형성한다.
상기 도전성 패턴은 알루미늄으로 형성한다.
상기 금속배선은 싱글(Single) 트렌치 구조로 다마신하여 형성한다.
상기 금속배선은 듀얼(Dual) 트렌치 구조로 다마신하여 형성한다.
상기 금속배선은 트렌치와 그 저면에 콘택홀이 결합된 공간에 형성한다.
상기 Ta 계열막은 TaN막 또는 Ta막으로 형성한다.
상기 Ta 계열막은 ALD(Atomic Layer Deposition), CVD(Chemical Vapor Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나의 방식을 이용하여 형성한다.
상기 Ta 계열막은 5∼100Å의 두께로 형성한다.
상기 제1TiN막은 CVD 방식으로 형성한다.
상기 제1TiN막은 MOCVD(Metal Organic Chemical Vapor Deposition) 방식으로 형성한다.
상기 제1TiN막은 TDMAT, TDEAT, TEMAT의 증착용 소스를 이용하여 형성한다.
상기 제1TiN막은 20∼200Å의 두께로 형성한다.
상기 제2TiN막은 10∼100Å의 두께로 형성한다.
상기 제2TiN막은 상기 제1TiN막을 플라즈마 또는 열처리 수행하여 형성한다.
상기 플라즈마 처리는 N2 또는 NH3의 가스를 이용하여 수행한다.
상기 플라즈마처리는 200∼500℃의 온도에서 1∼100torr의 압력으로 100∼1kW의 RF power를 인가하여 수행한다.
상기 금속배선은 구리막으로 형성한다.
게다가, 본 발명에 따른 반도체 소자의 배선 형성방법은,
하부 금속배선이 형성된 반도체 기판 상에 다마신 패턴을 갖는 절연막을 형성하는 단계; 상기 다마신 패턴을 포함한 절연막 상에 확산방지막을 형성하는 단계; 상기 확산방지막 상에 다마신 패턴을 매립하도록 금속막을 형성하는 단계; 및 상기 금속막과 확산방지막을 상기 절연막이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 상부 금속배선을 형성하는 단계;를 포함하며, 상기 확산방지막은 Ta 계열막/제1TiN막/제2TiN막의 삼중막 구조로 형성한다.
상기 하부 금속배선은 알루미늄으로 형성한다.
상기 상부 금속배선은 싱글(Single) 트렌치 구조로 다마신하여 형성한다.
상기 상부 금속배선은 듀얼(Dual) 트렌치 구조로 다마신하여 형성한다.
상기 상부 금속배선은 트렌치와 그 저면에 콘택홀이 결합된 공간에 형성한다.
상기 Ta 계열막은 TaN막 또는 Ta막으로 형성한다.
상기 Ta 계열막은 ALD(Atomic Layer Deposition), CVD(Chemical Vapor Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나의 방식을 이용하여 형성한다.
상기 Ta 계열막은 5∼100Å의 두께로 형성한다.
상기 제1TiN막은 CVD 방식으로 형성한다.
상기 제1TiN막은 MOCVD(Metal Organic Chemical Vapor Deposition) 방식으로 형성한다.
상기 제1TiN막은 TDMAT, TDEAT, TEMAT의 증착용 소스를 이용하여 형성한다.
상기 제1TiN막은 20∼200Å의 두께로 형성한다.
상기 제2TiN막은 10∼100Å의 두께로 형성한다.
상기 제2TiN막은 상기 제1TiN막을 플라즈마 또는 열처리 수행하여 형성한다.
상기 플라즈마 처리는 N2 또는 NH3의 가스를 이용하여 수행한다.
상기 플라즈마처리는 200∼500℃의 온도에서 1∼100torr의 압력으로 100∼1kW의 RF power를 인가하여 수행한다.
상기 금속배선은 구리막으로 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 다마신 공정을 이용하여 알루미늄막 및 구리막을 적용한 금속배 선의 형성시, 확산방지막으로서 Ta막/제1TiN막/제2TiN막 또는 TaN막/제1TiN막/제2TiN막의 삼중막 중 어느 하나의 구조의 막을 형성한다. 이때, 상기 제2TiN막은 상기 제2TiN막을 플라즈마 또는 열처리하여 형성한다.
이렇게 하면, 상기 삼중막 구조로 이루어진 확산방지막의 제1TiN막 내에 함유된 다량의 산소 성분이 상기 Ta막 또는 TaN막의 입계에 확산 침투하는 스터핑(Stuffing) 현상을 발생시키게 되어, 확산방지막의 두께를 종래의 그것보다 감소시킴과 아울러, 확산방지막의 특성을 개선할 수 있다.
또한, 상기 제2TiN막은 플라즈마 또는 열처리에 의해 산소를 완전히 제거함으로써, 상부 금속배선인 구리막과 접촉시 화합물의 생성을 원천적으로 방지할 수 있으므로, 확산방지막의 특성을 더욱 효과적으로 개선할 수 있다.
따라서, 본 발명은 상기 확산방지막의 특성을 개선하여 누설 전류와 콘택 저항을 감소시킬 수 있으며, 이를 통해, 소자 특성 및 신뢰성을 향상시킬 수 있다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 금속배선은, 게이트 및 캐패시터와 같은 소정의 하부구조물(도시안됨)이 구비된 반도체 기판(100) 상에 상기 하부구조물을 덮도록 층간절연막(102)이 형성되고, 상기 층간절연막(102) 내에 하부 금속배선(104)이 형성된다.
그리고, 상기 하부 금속배선(104)을 포함한 반도체 기판(100) 상에 상기 하부 금속배선(104)을 노출시키는 제1 및 제2절연막(108, 112)이 차례로 형성된다. 여기서, 상기 제1 및 제2절연막(108, 112) 내에는, 금속배선을 다마신 하기 위해 식각에 의한 홈이 형성되며, 상기 홈은 다마신 패턴(D')이라 정의한다.
상기 제1 및 제2절연막(108, 112)의 표면에는 각각 적어도 하나 이상의 베리어막(106, 110)이 형성된다. 상기 하부 금속배선(104)은 알류미늄막으로 이루어지며, 상기 베리어막(106, 110)은 SiN막과 같은 물질로 이루어진다.
여기서, 상기 다마신 패턴(D')은, 듀얼 다마신 공정에 형성되는 경우에는, 트렌치 및 콘택홀로 형성되며, 싱글 다마신 공정에 형성되는 경우에는, 트렌치 또는 콘택홀로 형성된다.
상기 다마신 패턴(D')의 표면 상에는 확산방지막(122)이 형성되며, 상기 다마신 패턴(D') 표면 상에 형성된 확산방지막(122) 상에 상기 다마신 패턴(D')을 매립하도록 금속막(120)이 형성되어 상기 하부 금속배선(104)과 전기적으로 콘택되는 상부 금속배선(124)이 형성된다.
상기 확산방지막(122)은 Ta막(114) 또는 TaN막 상에 MOCVD(Metal Organic Chemical Vapor Deposition) 방식에 의해 형성된 제1TiN막(116) 및 제2TiN막(118)이 차례로 형성되며, 상기 Ta막(114), 제1TiN막(116) 및 제2TiN막(118)은 각각 5∼100Å, 20∼200Å 및 10∼100Å의 두께를 갖도록 형성된다. 상기 제2TiN막(118)은 상기 제1TiN막(116)막이 플라즈마 또는 열처리 수행되어 형성된다.
또한, 상기 상부 금속배선(120)은 구리막으로 형성된다.
여기서, 본 발명은 상기와 같이 확산방지막을 Ta막/제1TiN막/제2TiN막 또는 TaN막/제1TiN막/제2TiN막의 삼중막과 같은 구조로 형성함으로써, 상기 제1TiN막 내 에 함유된 다량의 산소 성분이 상기 Ta막 또는 TaN막의 입계에 확산 침투하는 스터핑(Stuffing) 현상을 발생시키게 되어, 확산방지막의 특성을 개선할 수 있다.
또한, 상기 제2TiN막은 플라즈마 또는 열처리에 의해 산소가 완전히 제거됨으로써, 상부 금속배선인 구리막과 접촉시 화합물의 생성을 원천적으로 방지할 수 있으므로, 확산방지막의 종래의 그것보다 감소시킴과 아울러, 확산방지막의 특성을 더욱 효과적으로 개선할 수 있다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 게이트 및 비트라인과 같은 하부구조물(도시안됨)이 형성된 반도체 기판(200) 상에 상기 하부구조물을 덮도록 층간절연막(202)을 형성하고, 상기 층간절연막(202) 내에 하부 금속배선(204)을 형성한다. 그리고, 상기 하부금속배선(204)이 형성된 층간절연막(202) 상에 제1절연막(208) 및 제2절연막(212)을 차례로 형성한다.
여기서, 상기 제1절연막(208) 및 제2절연막(212) 내에는, 금속배선을 다마신 하기 위한 식각에 의한 홈을 형성하며, 상기 홈은 다마신 패턴(D')이라 정의한다.상기 제1절연막(208) 및 제2절연막(212) 표면에는 각각 적어도 하나 이상의 베리어막(206, 210)이 형성된다.
이때, 상기 다마신 패턴(D')은 듀얼 다마신 공정에 적용할 경우, 트렌치 및 콘택홀로 형성할 수 있으며, 싱글 다마신 공정에 적용할 경우에는 트렌치 또는 콘택홀로 형성할 수 있다. 또한, 상기 하부 금속배선은 알루미늄막으로 형성하고, 상 기 베리어막(206, 210)은 SiN막으로 형성한다.
도 2b를 참조하면, 상기 다마신 패턴(D')의 표면 상에 Ta막(214) 또는 TaN막을 형성한다. 상기 Ta막(214) 또는 TaN막은 ALD(Atomic Layer Deposition), CVD(Chemical Vapor Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나의 방식을 이용하여 형성하며, 5∼100Å 정도의 두께를 갖도록 형성한다.
도 2c를 참조하면, 상기 Ta막(214) 또는 TaN막 상에 CVD 방식 중에 하나인 MOCVD(Metal Organic Chemical Vapor Deposition) 방식을 이용하여 제1TiN막(216)을 형성한다. 상기 제1TiN막(216)은 TDMAT, TDEAT 및 TEMAT의 증착용 소스를 이용하여 형성하며, 20∼200Å 정도의 두께로 형성한다.
도 2d를 참조하면, 상기 제1TiN막(216)에 대해 플라즈마 또는 열처리를 수행하여 상기 제1TiN막(216) 표면의 일정부분을 조밀한 박막층으로 개질화시켜 상기 제1TiN막(216) 상에 제2TiN막(218)을 형성시켜 Ta막/제1TiN막/제2TiN막 또는 TaN막/제1TiN막/제2TiN막의 삼중막과 같은 구조를 갖는 확산방지막(222)을 형성한다.
여기서, 상기 플라즈마 처리는 200∼500℃의 온도에서 1∼100torr의 압력 및 100∼1kW의 RF power를 가하여 N2 또는 NH3의 가스를 이용하여 수행하는 것이 바람직하다.
이때, 상기 제1TiN막(216)의 개질화는 상기 제1TiN막(216) 표면에서 주로 발생하므로 상기 제1TiN막(216) 내부에서는 개질화가 발생되지 않으며, 상기 제1TiN막(216)이 개질화되어 형성되는 제2TiN막(218)은 그 두께가 10∼100Å 정도의 범위 로 형성하도록 한다.
도 2e를 참조하면, 상기 확산방지막(222) 상에 상기 다마신 패턴(D')을 매립하도록 금속막(220)을 매립한다. 상기 금속막(220)은 구리막으로 형성한다.
도 2f를 참조하면, 상기 금속막(220) 및 상기 확산방지막(222)을 상기 제2절연막(212)이 노출될때까지 CMP(Chemical Mechanical Polishing)하여 상부 금속배선(224)을 형성한다.
이 경우, 본 발명은, 상기와 같이 Ta막 또는 TaN막 상에 다량의 산소 성분이 함유된 제1 및 제2TiN막을 형성함으로써, 상기 제1 및 제2TiN막 상에 함유된 산소가 상기 Ta막 또는 TaN막의 입계에 확산 침투하여 스터핑(Stuffing) 현상을 발생시키므로, 확산방지막의 두께를 종래의 그것보다 감소시킴과 아울러, 확산방지막의 특성을 개선할 수 있다.
또한, 상기 제2TiN막 내에 함유된 산소를 플라즈마 또는 열처리에 의해 완전히 제거함으로써, 상부 금속배선인 구리막과 접촉시 생성하는 화합물의 발생을 원천적으로 방지할 수 있으므로, 확산방지막의 특성을 더욱 효과적으로 개선할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 알루미늄막과 구리막을 각각 하부 및 상부 금속배선으로 적용하는 반도체 소자에 있어서, 확산방지막으로서 Ta막 또는 TaN막 상에 다량의 산소가 함유된 제1TiN막 및 산소가 함유되지 않은 제2TiN막을 차례로 형성함으로써, 상기 Ta막 또는 TaN막의 입계에 제1TiN막의 산소가 확산하여 침투하는 스터핑(Stuffing) 현상을 발생시키게 되어, 확산방지막의 두께를 종래의 그것보다 감소시킴과 아울러, 확산방지막의 특성을 개선할 수 있다.
또한, 본 발명은 산소가 함유되지 않은 상기 제2TiN막에 의해 상부 금속배선인 구리막과 확산방지막의 접촉시 화합물의 생성을 원천적으로 방지할 수 있으므로, 확산방지막의 특성을 더욱 효과적으로 개선할 수 있다.
따라서, 본 발명은 상기 확산방지막의 특성을 개선하여 누설 전류와 콘택 저항을 감소시킬 수 있으며, 이를 통해, 소자 특성 및 신뢰성을 향상시킬 수 있다.

Claims (47)

  1. 절연막 내에 소정 패턴으로 다마신(Damascene)된 금속배선; 및
    상기 금속배선의 다마신된 면에 형성되고, Ta 계열막/제1TiN막/제2TiN막의 삼중막의 구조를 갖는 확산방지막;
    을 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  2. 제 1 항에 있어서,
    상기 금속배선은 하부에서 도전성 패턴과 콘택하도록 형성된 것을 특징으로 하는 반도체 소자의 배선.
  3. 제 2 항에 있어서,
    상기 도전성 패턴은 알루미늄으로 이루어진 것을 특징으로 하는 반도체 소자의 배선.
  4. 제 1 항에 있어서,
    상기 금속배선은 싱글(Single) 트렌치 구조로 다마신 되어 형성된 것을 특징으로 하는 반도체 소자의 배선.
  5. 제 1 항에 있어서,
    상기 금속배선은 듀얼(Dual) 트렌치 구조로 다마신 되어 형성된 것을 특징으로 하는 반도체 소자의 배선.
  6. 제 1 항에 있어서,
    상기 금속배선은 트렌치와 그 저면에 콘택홀이 결합된 공간에 형성된 것을 특징으로 하는 반도체 소자의 배선.
  7. 제 1 항에 있어서,
    상기 Ta 계열막은 TaN막 또는 Ta막으로 이루어진 것을 특징으로 하는 반도체 소자의 배선.
  8. 제 1 항에 있어서,
    상기 Ta 계열막은 5∼100Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 배선.
  9. 제 1 항에 있어서,
    상기 제1TiN막은 20∼200Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 배선.
  10. 제 1 항에 있어서,
    상기 제2TiN막은 10∼100Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 배선.
  11. 제 1 항에 있어서,
    상기 제2TiN막은 상기 제1TiN막이 플라즈마 또는 열처리되어 수행된 것을 특징으로 하는 반도체 소자의 금속배선.
  12. 제 1 항에 있어서,
    상기 금속배선은 구리막으로 이루어진 것을 특징으로 하는 반도체 소자의 배선.
  13. 절연막에 다마신 패턴을 형성하는 제1단계;
    상기 다마신 패턴의 프로파일을 따라 이루는 면들에 Ta 계열막/제1TiN막/제2TiN막의 삼중막의 구조를 갖는 확산방지막을 형성하는 제2단계; 및
    상기 확산방지막 상부의 상기 다마신 패턴에 금속배선을 형성하는 제3단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  14. 제 13 항에 있어서,
    상기 금속배선은 하부에서 도전성 패턴과 콘택하도록 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  15. 제 14 항에 있어서,
    상기 도전성 패턴은 알루미늄으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  16. 제 13 항에 있어서,
    상기 금속배선은 싱글(Single) 트렌치 구조로 다마신하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  17. 제 13 항에 있어서,
    상기 금속배선은 듀얼(Dual) 트렌치 구조로 다마신하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  18. 제 13 항에 있어서,
    상기 금속배선은 트렌치와 그 저면에 콘택홀이 결합된 공간에 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  19. 제 13 항에 있어서,
    상기 Ta 계열막은 TaN막 또는 Ta막으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  20. 제 13 항에 있어서,
    상기 Ta 계열막은 ALD(Atomic Layer Deposition), CVD(Chemical Vapor Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나의 방식을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  21. 제 13 항에 있어서,
    상기 Ta 계열막은 5∼100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  22. 제 13 항에 있어서,
    상기 제1TiN막은 CVD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  23. 제 13 항에 있어서,
    상기 제1TiN막은 MOCVD(Metal Organic Chemical Vapor Deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  24. 제 13 항에 있어서,
    상기 제1TiN막은 TDMAT, TDEAT, TEMAT의 증착용 소스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  25. 제 13 항에 있어서,
    상기 제1TiN막은 20∼200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  26. 제 13 항에 있어서,
    상기 제2TiN막은 10∼100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  27. 제 13 항에 있어서,
    상기 제2TiN막은 상기 제1TiN막을 플라즈마 또는 열처리 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  28. 제 27 항에 있어서,
    상기 플라즈마 처리는 N2 또는 NH3의 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  29. 제 27 항에 있어서,
    상기 플라즈마처리는 200∼500℃의 온도에서 1∼100torr의 압력으로 100∼1kW의 RF power를 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  30. 제 13 항에 있어서,
    상기 금속배선은 구리막으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  31. 하부 금속배선이 형성된 반도체 기판 상에 다마신 패턴을 갖는 절연막을 형성하는 단계;
    상기 다마신 패턴을 포함한 절연막 상에 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 다마신 패턴을 매립하도록 금속막을 형성하는 단계; 및
    상기 금속막과 확산방지막을 상기 절연막이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 상부 금속배선을 형성하는 단계;
    를 포함하며,
    상기 확산방지막은 Ta 계열막/제1TiN막/제2TiN막의 삼중막 구조로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  32. 제 31 항에 있어서,
    상기 하부 금속배선은 알루미늄으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  33. 제 32 항에 있어서,
    상기 상부 금속배선은 싱글(Single) 트렌치 구조로 다마신하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  34. 제 31 항에 있어서,
    상기 상부 금속배선은 듀얼(Dual) 트렌치 구조로 다마신하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  35. 제 31 항에 있어서,
    상기 상부 금속배선은 트렌치와 그 저면에 콘택홀이 결합된 공간에 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  36. 제 31 항에 있어서,
    상기 Ta 계열막은 TaN막 또는 Ta막으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  37. 제 31 항에 있어서,
    상기 Ta 계열막은 ALD(Atomic Layer Deposition), CVD(Chemical Vapor Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나의 방식을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  38. 제 31 항에 있어서,
    상기 Ta 계열막은 5∼100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  39. 제 31 항에 있어서,
    상기 제1TiN막은 CVD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  40. 제 31 항에 있어서,
    상기 제1TiN막은 MOCVD(Metal Organic Chemical Vapor Deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  41. 제 31 항에 있어서,
    상기 제1TiN막은 TDMAT, TDEAT, TEMAT의 증착용 소스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  42. 제 31 항에 있어서,
    상기 제1TiN막은 20∼200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  43. 제 31 항에 있어서,
    상기 제2TiN막은 10∼100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  44. 제 31 항에 있어서,
    상기 제2TiN막은 상기 제1TiN막을 플라즈마 또는 열처리 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  45. 제 44 항에 있어서,
    상기 플라즈마 처리는 N2 또는 NH3의 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  46. 제 44 항에 있어서,
    상기 플라즈마처리는 200∼500℃의 온도에서 1∼100torr의 압력으로 100∼1kW의 RF power를 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
  47. 제 31 항에 있어서,
    상기 금속배선은 구리막으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1020070063249A 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법 KR20080114057A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063249A KR20080114057A (ko) 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063249A KR20080114057A (ko) 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법

Publications (1)

Publication Number Publication Date
KR20080114057A true KR20080114057A (ko) 2008-12-31

Family

ID=40371213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063249A KR20080114057A (ko) 2007-06-26 2007-06-26 반도체 소자의 배선 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR20080114057A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276636B2 (en) 2015-11-12 2019-04-30 SK Hynix Inc. Electronic device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276636B2 (en) 2015-11-12 2019-04-30 SK Hynix Inc. Electronic device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US20100314765A1 (en) Interconnection structure of semiconductor integrated circuit and method for making the same
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US8278218B2 (en) Electrical conductor line having a multilayer diffusion barrier for use in a semiconductor device and method for forming the same
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
US7682967B2 (en) Method of forming metal wire in semiconductor device
JP2006196642A (ja) 半導体装置およびその製造方法
KR20080114057A (ko) 반도체 소자의 배선 및 그의 형성방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR100967130B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US20090283908A1 (en) Metal line of semiconductor device and method for forming the same
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR20080062556A (ko) 반도체 소자의 금속배선 형성방법
KR100920040B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100924546B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20090001197A (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination