JP2004342702A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004342702A JP2004342702A JP2003135051A JP2003135051A JP2004342702A JP 2004342702 A JP2004342702 A JP 2004342702A JP 2003135051 A JP2003135051 A JP 2003135051A JP 2003135051 A JP2003135051 A JP 2003135051A JP 2004342702 A JP2004342702 A JP 2004342702A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- film
- insulating layer
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/42—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】コンタクトを含む配線におけるバリアメタル膜を確実に成膜し、コンタクトを含む配線の信頼性を向上する半導体装置を提供する。
【解決手段】下地層３＋４＋５＋３２と、第１絶縁層１４＋１５と、テーパー部２０と、バリアメタル層１８と、第１導体部１９とを具備する半導体装置を用いる。下地層は、基板４０上に設けられている。第１絶縁層は、下地層を覆うように設けられている。テーパー部は、第１絶縁層の表面から下地層へ延びる第１凹部１７における底部３２−１の端部に沿って設けられ、底部の中央に向うテーパー面を有する。バリアメタル層は、テーパー面とテーパー部に覆われていない第１凹部の側面及び底部３２−１とを覆うように設けられる。第１導体部は、バリアメタル層の表面を覆い、且つ、第１凹部を充填するように設けられた銅を含む金属からなる。
【選択図】 図１
【解決手段】下地層３＋４＋５＋３２と、第１絶縁層１４＋１５と、テーパー部２０と、バリアメタル層１８と、第１導体部１９とを具備する半導体装置を用いる。下地層は、基板４０上に設けられている。第１絶縁層は、下地層を覆うように設けられている。テーパー部は、第１絶縁層の表面から下地層へ延びる第１凹部１７における底部３２−１の端部に沿って設けられ、底部の中央に向うテーパー面を有する。バリアメタル層は、テーパー面とテーパー部に覆われていない第１凹部の側面及び底部３２−１とを覆うように設けられる。第１導体部は、バリアメタル層の表面を覆い、且つ、第１凹部を充填するように設けられた銅を含む金属からなる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に関し、特に、配線及びコンタクトプラグの材料として銅を含む金属膜を用いた半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置において、配線材料として銅を含む金属を用いる場合、一般にダマシン法が用いられている。ダマシン法のうち、シングルダマシン法では、下層配線、ビアプラグ、上層配線がそれぞれ別々に形成される。ビアプラグには、タングステン膜が用いられることが多いが、配線及びビアプラグの微細化に伴い、ビアプラグにも銅を含む金属が用いられるようになってきている。このようにビアプラグに銅を用いた従来のシングルダマシン構造の製造方法について、特開２００２−２８９６８９号公報（特許文献１）における「図８」に関する記述を参考にして説明する。
【０００３】
図１３〜図１５は、シングルダマシン構造を構成する配線及びビアプラグの製造方法を示す断面図である。ここでは、２つの層のそれぞれに設けられた配線と、それらを繋ぐビアプラグとを形成する例を示す。
【０００４】
図１３（ａ）に示すように、基板１４０上において、層間絶縁膜１０１上のストッパ絶縁層１０２及び低誘電率絶縁層１０３の中に、第１層の配線１０６が設けられる。配線１０６は、銅（Ｃｕ）の配線１２９とタンタル／窒化タンタル（Ｔａ／ＴａＮ）のバリアメタル層１２８を含み、ダマシン構造を有する。従来知られた配線製造プロセスで設けられる。そして、配線１０６と低誘電率絶縁層１０３とを覆うようにストッパ絶縁膜１０４ａが設けられる。更に、ストッパ絶縁膜１０４ａを覆うように層間絶縁膜１０５ａが設けられる。
【０００５】
続いて、図１３（ｂ）に示すように、フォトリソグラフィーのプロセスを用いて、ストッパ絶縁膜１０４ａと層間絶縁膜１０５ａとにビアホール１０７を形成する。その際、ビアホール１０７は、有機剥離液により洗浄され、非水系溶液（例示：イソプロピルアルコール）によりリンスされる。ビアホール１０７を形成されたストッパ絶縁膜１０４ａと層間絶縁膜１０５ａを、それぞれ、ストッパ絶縁層１０４と層間絶縁層１０５とする。次に、図１３（ｃ）に示すように、層間絶縁層１０５とビアホール１０７の側壁（側面）及び底部とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜１０８ａをスパッタ法で設ける。このときビアホール１０７ａとなる。続いて、図１３（ｄ）に示すように、バリアメタル膜１０８ａを覆うようにＣｕからなるシード導体膜１０９ａを設ける。このときビアホール１０７ｂとなる。次に、図１４（ａ）に示すように、シード導体膜１０９ａを覆い、且つ、ビアホール１０７を埋めるようにＣｕからなる導体膜１０９ｂを設ける。そして、図１４（ｂ）に示すように、層間絶縁層１０５表面及びビアホール１０７上方における不要なバリアメタル膜１０８ａ、シード導体膜１０９ａ及び導体膜１０９ｂをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で除去する。このようにして、バリアメタル層１０８及び導体層１０９とからなるビアプラグ１３２（コンタクト）が形成される。
【０００６】
次に、図１４（ｃ）に示すように、ビアプラグ１３２と層間絶縁膜１０５とを覆うようにストッパ絶縁膜１１２ａが設けられる。更に、ストッパ絶縁膜１１２ａを覆うように低誘電率絶縁膜１１３ａが設けられる。続いて、図１４（ｄ）に示すように、フォトリソグラフィーのプロセスを用いて、ストッパ絶縁膜１１２ａと低誘電率絶縁膜１１３ａとに第２層の配線溝１１７を形成する。このとき、配線溝１１７を形成されたストッパ絶縁膜１１２ａと低誘電率絶縁膜１１３ａを、それぞれ、ストッパ絶縁層１１２と低誘電率絶縁層１１３とする。次に、図１５（ａ）に示すように、低誘電率絶縁層１１３と配線溝１１７の側壁及び底部とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜１１８ａをスパッタ法で設ける。このとき配線溝１１７ａとなる。続いて、図１５（ｂ）に示すように、バリアメタル膜１１８ａを覆うようにＣｕからなるシード導体膜１１９ａを設ける。このとき配線溝１１７ｂとなる。次に、図１５（ｃ）に示すように、シード導体膜１１９ａを覆い、且つ、ビアプラグ１１７を埋めるようにＣｕからなる導体膜１１９ｂを設ける。そして、図１５（ｄ）に示すように、低誘電率絶縁層１１３表面及び配線溝１１７上方における不要なバリアメタル膜１１８ａ、シード導体膜１１９ａ及び導体膜１１９ｂをＣＭＰで除去する。このようにして、バリアメタル層１１８及び導体層１１９とからなる配線１３３が形成される。
【０００７】
そして、以上の図１３〜図１５の製造方法により、シングルダマシン構造を構成する配線及びビアプラグが形成される。
【０００８】
特開２００２−２８９６８９号公報（特許文献１）は、他に半導体集積回路装置とその製造方法の技術を開示している。この技術の半導体集積回路装置は、半導体基板と、第１絶縁層と、第１導電層と、第１上側導電性バリア層と、第２絶縁層と、第２導電層と、第２上側導電性バリア層とを有する。半導体基板は、複数の半導体素子を形成している。第１絶縁層は、前記半導体基板上に形成されている。第１導電層は、前記第１絶縁層に埋め込まれている。そして、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む。第１上側導電性バリア層は、前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する。第２絶縁層は、前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成されている。第２導電層は、前記第２絶縁層に埋め込んで形成されている。そして、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む。第２上側導電性バリア層は、前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する。
【０００９】
この技術の半導体集積回路装置は、パッド部の剥がれを防止し、ビア孔と耐湿リング溝とのエッチングにおいて、下層配線へのダメージを最小にすることを目的としている。
【００１０】
また、関連する技術として特開２０００−３３２１０３号公報（特許文献２）には、半導体装置、その製造方法およびその製造装置の技術が開示されている。この技術の半導体装置、その製造方法およびその製造装置は、半導体基板と、第１配線層と、層間絶縁膜と、スルーホールとを備える。当該装置は更に、隙間充填部材と、バリアメタル膜と、第２配線層とを備える。第１配線層は、前記半導体基板の上に設けられ、その上に反射防止膜を有する。層間絶縁膜は、前記第１配線層を覆うように、前記半導体基板の上に設けられている。スルーホールは、前記層間絶縁膜及び前記反射防止膜を貫通し、前記第１配線層の表面の一部を露出させる。そして、前記スルーホールにおいて、前記反射防止膜の庇が水平方向に延びている。隙間充填部材は、前記庇の下の隙間部分を埋める。バリアメタル膜は、前記第１配線層の露出面、前記スルーホールの内壁面及び前記層間絶縁膜の表面を連続的に被覆する。第２配線層は、前記スルーホールを通って、前記第１配線層に前記バリアメタル膜を介在させて接続されるように前記層間絶縁膜の上に設けられている。前記隙間充填部材は、前記半導体基板の表面をスパッタエッチすることによって得られた材料で形成されてもよい。
【００１１】
具体的には、この半導体装置は、異なる２つの層のアルミニウム配線同士をつなぐために下層のアルミニウム配線上に設けられるスルーホールにおいて、アルミニウム配線とその表面に設けられた反射防止膜との間に生じる隙間を、隙間充填材で埋めている。
【００１２】
この技術の目的は、スルーホール部において上層の配線が断線しないように改善された半導体装置、その製造方法およびその製造装置を提供することにある。
【００１３】
【特許文献１】
特開２００２−２８９６８９号公報（図８）
【特許文献２】
特開２０００−３３２１０３号公報（図１〜図６）
【発明が解決しようとする課題】
近年、半導体装置は、ますます微細化が進んでいる。そのため、配線やビアプラグのアスペクト比が大きくなる傾向にある。既述の図１５（ｄ）のシングルダマシン構造を構成する配線１０６、１３３及びビアプラグ１３２において、ビアプラグ１３２のアスペクト比が大きくなった場合の状況を図１６（ａ）に示す。ビアホール１０７の底部に近い側壁（側面）及び側壁と底部とが交差する部分を含む端部１２０は、ビアホール１０７のアスペクト比が大きい場合、バリアメタル膜１０８ａが成膜されにくい。それは、端部１２０には、バリアメタル膜１０８ａの材料が届きにくいためである。バリアメタル膜１０８ａが成膜されない場合、シード導体膜１０９ａを構成する銅（Ｃｕ）が、ストッパ絶縁層１０４や層間絶縁層１０５の絶縁材料（例示：酸化シリコン）に直接接触することになる。その部分の銅の膜は、膜質が良好でなく、例えば非晶質を多く含むようになる。それは、特に、層間絶縁層１０５と接触した場合について顕著である。その原因の一つとしては、層間絶縁層１０５にビアホール１０７を形成した後の洗浄工程における残留水分及び剥離液が、層間絶縁層１０５に含まれていることにある。
【００１４】
そして、絶縁材料に直接成膜された銅は、図１６（ｂ）に示すように、後工程の高温プロセス（例示：層間絶縁膜の成膜工程）による熱ストレスで凝集反応を起こす。すなわち、導体部１０９のＣｕは、動き回り、熱的に安定な状態を有する球状又はそれに近い形状の導体１２６となる。そして、ビアプラグ１３２に空間１２５が発生し、ビアプラグ１３２がオープンになる。そして、ビアプラグ１３２が断線する。同様の発生過程から、このような断線は、ビアプラグ１３２だけでなくアスペクト比の大きい配線についても発生する。
【００１５】
ビアプラグのようなコンタクトや配線におけるバリアメタル膜を確実に成膜することが可能な技術が望まれている。コンタクトや配線における銅（Ｃｕ）のマイグレーションを防止し、コンタクトや配線における切断を防止する技術が求められている。コンタクトや配線の信頼性を向上する技術が望まれている。
【００１６】
従って、本発明の目的は、コンタクトを含む配線の信頼性を向上した半導体装置及び半導体装置の製造方法を提供することである。
【００１７】
また、本発明の別の目的は、コンタクトを含む配線における切断を防止する半導体装置及び半導体装置の製造方法を提供することである。
【００１８】
本発明の更に別の目的は、コンタクトを含む配線における銅（Ｃｕ）のマイグレーションを防止する半導体装置及び半導体装置の製造方法を提供することである。
【００１９】
本発明の更に別の目的は、コンタクトを含む配線におけるバリアメタル膜を確実に成膜することが可能な半導体装置及び半導体装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２１】
従って、上記課題を解決するために、本発明の半導体装置は、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）と、第１絶縁層（２４＋２５／１４＋１５）と、テーパー部（３０／２０）と、バリアメタル層（２８／１８）と、第１導体部（２９／１９）とを具備する。下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）は、基板（４０）上に設けられている。第１絶縁層（２４＋２５／１４＋１５）は、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）を覆うように設けられている。テーパー部（３０／２０）は、第１絶縁層（２４＋２５／１４＋１５）の表面から下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）へ延びる第１凹部（２７／１７）における底部（３３−１／３２−１）の端部に沿って設けられ、底部（３３−１／３２−１）の中央に向うテーパー面（３０−１／２０−１）を有する。バリアメタル層（２８／１８）は、テーパー面（３０−１／２０−１）とテーパー部（３０／２０）に覆われていない第１凹部（２７／１７）の側面（２７−１／１７−１）及び底部（３３−１／３２−１）とを覆うように設けられる。第１導体部（２９／１９）は、バリアメタル層（２８／１８）の表面を覆い、且つ、第１凹部（２７／１７）を充填するように設けられた銅を含む金属からなる。
【００２２】
本発明では、第１凹部（２７／１７）にテーパー部（３０／２０）を設けているので、バリアメタル層（２８／１８）を第１凹部（２７／１７）内の側壁（２７−１／１７−１）、テーパー面（３０−１／２０−１）及び底部（３３−１／３２−１）の全面を覆うように適正に設けることが出来る。それにより、第１導体部（２９／１９）が直接第１絶縁層（２４＋２５／１４＋１５）と接することがなくなる。従って、第１導体部（２９／１９）の凝集やストレスマイグレーションのような現象を防止することが出来る。そして、第１導体部（２９／１９）の切断を防ぎ、半導体装置の信頼性を向上することが可能となる。
【００２３】
ここで、バリアメタル層（２８／１８）及び第１導体部（２９／１９）は、半導体装置における配線やビアプラグに例示される。
【００２４】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）は、銅を含む第２導体部（３３／３２）を含む。底部（３３−１／３２−１）に、第２導体部（３３／３２）の少なくとも一部が露出される。
【００２５】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３）は、第２絶縁層（１４＋１５）を含む。底部（３３−１）に、第２導体部（１４＋１５）の一部が露出される。
【００２６】
上記の半導体装置において、第２導体部（３２）は、第１配線（３２）である。第１凹部（１７）は、第１配線（３２）と第１絶縁層（１４＋１５）上に形成される第２配線（３４）とを接続するビアプラグ（３３）のコンタクトホール（１７）である。テーパー部（２０）は、実質的に第２導体部（３２）と同じ材料で構成される。
【００２７】
テーパー部（２０）が、第２導体部（６）と同じ材料で構成されるので、第１導体（１９）と第２導体（３２）との接触に関わる断面積は、テーパー部（２０）を設けていない場合に比較して低下しない。
【００２８】
上記の半導体装置において、第１凹部（２７）は、第１絶縁層（２４＋２５）に延在する配線溝（２７）である。テーパー部（３０）の一部は、実質的に第２絶縁層（１４＋１５）と同じ材料で構成される。
【００２９】
上記の半導体装置において、テーパー部（３０／２０）は、第２導体部（３３／３２）と異なる材料で構成される。
【００３０】
本発明により、テーパー部（３０／２０）を作製する材料の選択肢が広がる。
【００３１】
上記の半導体装置において、凹部（２７／１７）のアスペクト比は、２以上である。
【００３２】
本発明は、アスペクト比が２以上の凹部（２７／１７）に対して、より顕著に上記効果を奏する。
【００３３】
また、本発明の半導体装置の製造方法は、（ａ）〜（ｅ）ステップを具備する。（ａ）ステップは、基板（４０）上の下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）の表面を覆うように設けられた第１絶縁層（２４＋２５／１４＋１５）に、第１絶縁層（２４＋２５／１４＋１５）の表面から下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）へ延びる第１凹部（２７／１７）を形成する。（ｂ）ステップは、第１凹部（２７／１７）の底部（３３−１／３２−１）の端部に沿って、底部（３３−１／３２−１）の中央に向かうテーパー面（３０−１／２０−１）を有するテーパー部（３０／２０）を形成する。（ｃ）ステップは、テーパー面（３０−１／２０−１）とテーパー部（３０／２０）に覆われていない第１凹部（２７／１７）の側面及び底部（３３−１／３２−１）と第１絶縁層（２４＋２５／１４＋１５）の表面とを覆うように、導体としてのバリアメタル膜（２８ａ／１８ａ）を形成する。（ｄ）ステップは、バリアメタル膜（２８ａ／１８ａ）の表面を覆い、且つ、第１凹部（２７／１７）を充填するように、銅を含む金属からなる第１導体部（２９／１９）を形成する。（ｅ）ステップは、第１絶縁層（２４＋２５／１４＋１５）の表面が露出するように、バリアメタル膜（２８ａ／１８ａ）と第１導体部（２９／１９）とを除去し第１凹部（２７／１７）内にバリアメタル膜（２８ａ／１８ａ）と第１導体部（２９／１９）とを残存させる。
【００３４】
本発明では、第１凹部（２７／１７）にテーパー部（３０／２０）を設けているので、バリアメタル層（２８／１８）を第１凹部（２７／１７）の内側全面を覆うように適正に設けることが出来る。それにより、第１導体部（２９／１９）が直接第１絶縁層（２４＋２５／１４＋１５）と接することがなくなる。従って、第１導体部（２９／１９）の凝集やストレスマイグレーションのような現象を防止することが出来る。そして、第１導体部（２９／１９）の切断を防ぎ、半導体装置の信頼性を向上することが可能となる。
【００３５】
ここで、バリアメタル層（２８／１８）及び第１導体部（２９／１９）は、半導体装置における配線やビアプラグに例示される。
【００３６】
上記の半導体装置の製造方法において、（ｂ）ステップは、（ｂ１）ステップを備える。（ｂ１）ステップは、底部（３３−１／３２−１）に露出した下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）をスパッタエッチングして、エッチングされた下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）表面の材料を底部（３３−１／３２−１）の端部に堆積させて、テーパー部（３０／２０）を形成するステップを備える。
【００３７】
本発明では、底部（３３−１／３２−１）をエッチングして、テーパー部（３０／２０）を設ける。そのため、プロセスの変更がわずかで、低コストで実施することが出来る。また、設計の変更をほとんど行うことなく実施することが出来る。
【００３８】
上記の半導体装置の製造方法において、（ｂ）ステップは、（ｂ２）〜（ｂ３）ステップを備える。（ｂ２）ステップは、側面（２７−１／１７−１）と底部（３３−１／３２−１）と第１絶縁層（２４＋２５／１４＋１５）とを覆うように、補助膜（２０ａ）を形成する。（ｂ３）ステップは、補助膜（２０ａ）をエッチバックし、底部（３３−１／３２−１）の端部に補助膜（２０ａ）を残存させて、テーパー部（３０／２０）を形成する。
【００３９】
本発明では、補助膜（２０ａ）を形成後に、補助膜（２０ａ）のうちの不要な部分を除去してテーパー部（３０／２０）を形成する。従って、テーパー部（３０／２０）の材質を自在に選択することが出来る。
【００４０】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）は、銅を含む第２導体部（３３／３２）を含む。底部（３３−１／３２−１）の一部に、第２導体部（３３／３２）の一部が露出される。
【００４１】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３）は、第２絶縁層（１４＋１５）を含む。底部（３３−１）の他の一部に、第２導体部（１４＋１５）の一部が露出される。
【００４２】
更に、本発明の半導体装置は、配線（３２）と、絶縁膜（１４＋１５）と、コンタクトプラグ（１９）と、バリアメタル膜（１８）と、金属膜（２０）とを具備する。配線（３２）は、基板（４０）上に設けられた銅を含む金属からなる。絶縁膜（１４＋１５）は、配線（３２）を覆うように設けられている。コンタクトプラグ（１９）は、絶縁膜（１４＋１５）の表面から配線（３２）の上面へ延びるコンタクトホール（１７）に埋め込まれ、銅を含む金属からなる。バリアメタル膜（１８）は、コンタクトプラグ（１９）と絶縁膜（１４＋１５）との間に設けられている。金属膜（２０）は、コンタクトホール（１７）の底部の側壁において、バリアメタル膜（１８）と絶縁膜（１４＋１５）との間に設けられ、配線（３２）と実質的に同じ材料からなる。
【００４３】
【発明の実施の形態】
以下、本発明の半導体装置及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
【００４４】
本発明の半導体装置及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
【００４５】
本実施例では、二層の配線及びそれらを繋ぐビアプラグを有する半導体装置に本発明を適用した例を説明する。本発明を配線にも適用するのは、以下の理由による。すなわち、半導体装置における配線幅の微細化に伴い、配線においてもアスペクト比が大きくなっている。その場合、バリアメタル層の形成が困難になり、その結果として銅が凝集し配線が断線するというビアプラグの場合と同様の課題が生じる。
【００４６】
本発明は、更に多層の配線構造を有する半導体装置においても適用することが可能である。
【００４７】
まず、本発明の半導体装置の実施の形態の構成について説明する。
【００４８】
図１は、本発明の半導体装置の実施の形態の構成を示す断面図である。本発明の半導体装置は、基板４０上に設けられ、層間絶縁層３、ストッパ絶縁層４、低誘電率絶縁層５、第１テーパー部１０、バリアメタル層８と導体部９とを含む第１配線３２、ストッパ絶縁層１４、層間絶縁層１５、第２テーパー部２０とバリアメタル層１８と導体部１９とを含むビアプラグ３３、ストッパ絶縁層２４、低誘電率絶縁層２５、第３テーパー部３０、バリアメタル層２８と導体部２９とを含む第２配線３４、ストッパ絶縁層３６を具備する。
【００４９】
図２は、半導体装置における二層の配線とそれらを繋ぐビアプラグの部分の三次元的な関係を示す斜視図である。ある層の第１配線３２は、ビアプラグ３３により第２配線３４に接続される。図１は、図２における断面Ｓ１を示している。また、第２配線３４の断面Ｓ２は、第１配線３２の断面と同様である。
【００５０】
図１について詳細に説明する。
【００５１】
基板４０は、シリコンのような半導体基板や、二酸化シリコンや窒化シリコンのような無機系の絶縁膜を形成された半導体基板（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）でも良い。あるいは、複数の配線構造や素子が埋め込まれた絶縁膜の多層構造を有する半導体基板でも良い。本実施例では、シリコン基板である。
【００５２】
層間絶縁層３は、基板４０を覆うように設けられている。ＣＶＤ法やスピンコート法などで形成された絶縁膜である。有機系の材料を用い、配線間や配線と素子、素子間を絶縁する。配線の寄生容量を低減するために、低誘電率の材料を用いる。本実施例においては、二酸化シリコン（比誘電率４．２）に代表される無機系の絶縁膜と異なり、例えば３．０以下の低い比誘電率を有する有機ポリマー系の低誘電率膜を用いる。
【００５３】
ストッパ絶縁層４は、層間絶縁層３を覆うように設けられている。層間絶縁膜３上に、ＣＶＤ法やスピンコート法などで形成された絶縁膜である。第１配線３２の配線溝７を形成するフォトリソグラフィーのプロセスにおいて、層間絶縁膜３を保護する。二酸化シリコンや窒化シリコン、炭化シリコンのような無機系の材料を用いる。また、有機物、有機基、水素、水酸基等を不純物としてドープした二酸化シリコンでも良い。本実施例では、炭化窒化シリコン（ＳｉＣＮ）である。膜厚は、例えば、およそ５０ｎｍである。
【００５４】
低誘電率絶縁層５は、ストッパ絶縁層４を覆うように設けられている。ＣＶＤ法やスピンコート法などで形成された絶縁膜である。有機系の材料を用い、配線間や配線と素子、素子間を絶縁する。配線の寄生容量を低減するために、低誘電率の材料を用いる。本実施例においては、層間絶縁膜３と同様に、例えば、３．０以下の低い比誘電率を有する有機ポリマー系の低誘電率膜を用いる。膜厚は、例えば、およそ３００ｎｍである。
【００５５】
配線溝７は、低誘電率絶縁層５の上面から低誘電率絶縁層５及びストッパ絶縁層４を貫通し、層間絶縁層２３に達するように設けられる。内部に第１配線３２が形成される。配線溝７の底部は、層間絶縁層３の上部の一部である接触部３−１に対応する。
【００５６】
第１テーパー部１０は、配線溝７において、配線溝７の側壁と底部（接触部３−１）とが交わる交差部分（底部の端部）に設けられている。底部の中央に向うテーパー面を有する。第１テーパー部１０は、前述の交差部分を埋めて、バリアメタル層８用の膜が形成しにくい交差部分の形状を改善している。
【００５７】
第１テーパー部１０は、アスペクト比（配線厚み／配線幅）が大きい配線溝７に対して適用することが好ましい。アスペクト比が大きいほど配線溝７の底部の端部へバリアメタル層８を形成し難くなるからである。バリアメタル層８の底部の端部への形成が困難なアスペクト比としては、アスペクト比≧２．０、である。
【００５８】
第１テーパー部１０は、層間絶縁層３の上部をエッチングして形成する。すなわち、スパッタエッチングの条件を適切に制御することにより、層間絶縁層３の上部からスパッタされた材料が交差部分に付着して、第１テーパー部１０が形成される。従って、第１テーパー部１０の材質は、層間絶縁層３と同じ絶縁体である。この場合、層間絶縁層３からスパッタされた絶縁体の体積と、第１テーパー部１０の体積とが概ね等しいので、第１配線３２の断面積は、殆ど変化しない。従って、配線の設計を殆ど変えることなく、第１テーパー部１０を設けることができる。
【００５９】
第１配線３２は、配線溝７を埋めるように設けられている。第１配線３２は、バリアメタル層８と導体部９とを含む。第１配線３２の大きさは、例えば、幅２２０ｎｍ、深さ４５０ｎｍである。
【００６０】
バリアメタル層８は、配線溝７の側壁（第１テーパー部１０のテーパー面を含む）及び底部を覆うように設けられている。スパッタ法により形成された金属薄膜である。導体部９が層間絶縁層５へ拡散することや、導体部９が凝集することを防止する。高融点金属（耐酸化性金属）あるいはその窒化物である。例えば、タンタルや窒化タンタル、窒化チタン、それらの積層膜などである。本実施例では、タンタル／窒化タンタル（Ｔａ／ＴａＮ）の積層膜である。膜厚は、例えば、およそ３０ｎｍである。
【００６１】
導体部９は、バリアメタル層８を設けられた配線溝７を満たす（埋める）ように設けられている。スパッタ法、メッキ法などにより形成された金属である。この部分は、配線用に、抵抗率の低い金属で形成される。例えば、銅、銅−アルミニウムのような銅を含む金属である。本実施例では、銅（Ｃｕ）を用いる。
【００６２】
ストッパ絶縁層１４は、低誘電率絶縁層５と第１配線３２とを覆うように設けられている。材質、製法及び膜厚は、ストッパ絶縁層４と同様である。
【００６３】
また、層間絶縁層１５は、ストッパ絶縁層１４を覆うように設けられている。材質及び製法は、層間絶縁層３と同様である。膜厚は、例えば、およそ４００ｎｍである。
【００６４】
ビアホール１７は、層間絶縁層１５の上面から層間絶縁層１５及びストッパ絶縁層１４を貫通し、第１配線３２に達するように設けられる。内部にビアプラグ３３が形成される。ビアホール１７の底部は、第１配線３２の上部の一部である接合部３２−１に対応する。
【００６５】
第２テーパー部２０は、ビアホール１７において、ビアホール１７の側壁と底部（接合部３２−１）とが交わる交差部分（底部の端部）に設けられている。底部の中央に向うテーパー面を有する。第２テーパー部２０は、前述の交差部分を埋めて、バリアメタル層１８用の膜が形成しにくい交差部分の形状を改善している。第２テーパー部２０は、バリアメタル層１８と導体部１９と共にビアプラグ３３を形成する。
【００６６】
第２テーパー部２０は、アスペクト比が大きいビアホール１７に対して適用することが好ましい。アスペクト比が大きいほどビアホール１７の底部の端部へバリアメタル層１８を形成し難くなるからである。バリアメタル層１８の底部の端部への形成が困難なアスペクト比としては、アスペクト比≧２．０、である。
【００６７】
第２テーパー部２０は、第１配線３２の上部をスパッタエッチングして形成する。すなわち、スパッタエッチングの条件を適切に制御することにより、第１配線部６の上部からスパッタされた材料が交差部分に付着して、第２テーパー部２０が形成される。従って、第２テーパー部２０の材質は第１配線３２と同じ銅を含む金属である。スパッタエッチングの温度は、第２テーパー部２０を形成する部分の温度が銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。第２テーパー部２０は、銅を含む金属であるので、ビアプラグ３３の抵抗値はほとんど変化しない。すなわち、配線の設計を殆ど変えることなく、第２テーパー部２０を設けることができる。
【００６８】
ビアプラグ３３は、ビアホール１７を埋めるように設けられている。ビアプラグ３３は、バリアメタル層１８と導体部１９と第２テーパー部２０とを含む。ビアプラグ３３の大きさは、例えば、幅２００ｎｍ、深さ４５０ｎｍである。
【００６９】
バリアメタル層１８は、ビアホール１７の側壁（第２テーパー部２０のテーパー面を含む）及び底部を覆うように設けられている。スパッタ法により形成された金属薄膜である。導体部１９が層間絶縁層１５へ拡散することや、導体部１９が凝集することを防止する。高融点金属（耐酸化性金属）あるいはその窒化物である。例えば、タンタルや窒化タンタル、窒化チタン、それらの積層膜などである。本実施例では、タンタル／窒化タンタル（Ｔａ／ＴａＮ）の積層膜である。膜厚は、例えば、およそ３０ｎｍである。成膜温度は、成膜時に第２テーパー部２０の温度が第２テーパー部２０に含まれる銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。
【００７０】
導体部１９は、バリアメタル層１８を設けられたビアホール１７を満たす（埋める）ように設けられている。スパッタ法、メッキ法などにより形成された金属である。この部分は、コンタクト用に、抵抗率の低い金属で形成される。例えば、銅、銅−アルミニウムのような銅を含む金属である。本実施例では、銅（Ｃｕ）を用いる。
【００７１】
ストッパ絶縁層２４は、層間絶縁層１５を覆うように設けられている。材質、製法及び膜厚は、ストッパ絶縁層４と同様である。
【００７２】
低誘電率絶縁層２５は、ストッパ絶縁膜２４を覆うように設けられている。材質、製法及び膜厚は、低誘電率絶縁層５と同様である。
【００７３】
配線溝２７は、低誘電率絶縁層２５の上面からビアプラグ３３及び層間絶縁層１５に達するように設けられる。内部に第２配線３４が形成される。配線溝２７の底部は、ビアプラグ３３の上部の一部である接合部３３−１に対応する。
【００７４】
第３テーパー部３０は、配線溝２７において、配線溝２７の側壁と底部（接合部３３−１）とが交わる交差部分（底部の端部）に設けられている。底部の中央に向うテーパー面を有する。第３テーパー部３０は、前述の交差部分を埋めて、バリアメタル層２８用の膜が形成しにくい交差部分の形状を改善している。第３テーパー部３０のビアプラグ３３との接続部分は、バリアメタル層２８と導体部２９と共に第２配線３４を形成する。
【００７５】
第３テーパー部３０は、アスペクト比（配線厚み／配線幅）が大きい配線溝２７に対して適用することが好ましい。アスペクト比が大きいほど配線溝２７の底部の端部へバリアメタル層２８を形成し難くなるからである。バリアメタル層２８の底部の端部への形成が困難なアスペクト比としては、アスペクト比≧２．０、である。
【００７６】
第３テーパー部３０は、ビアプラグ３３及び層間絶縁層１５（ただし、主にビアプラグ３３）の上部をエッチングして形成する。すなわち、スパッタエッチングの条件を適切に制御することにより、ビアプラグ３３及び層間絶縁層１５の上部からスパッタされた材料が交差部分に付着して、第３テーパー部３０が形成される。従って、第３テーパー部３０の材質は、ビアプラグ３３上（断面Ｓ１）において主成分がビアプラグ３３と同じ銅を含む金属であり、一部に層間絶縁層１５と同じ絶縁体を含むことがある。また、層間絶縁層１５上（断面Ｓ２）において主成分が層間絶縁層１５と同じ絶縁体を含む。スパッタエッチングの温度は、第３テーパー部３０を形成する部分の温度が銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。この場合、ビアプラグ３３上での第３テーパー部３０の抵抗率は、概ねビアプラグ３３の金属の抵抗率となるので、第１配線３２の断面積は、殆ど変化しない。また、層間絶縁層１５からスパッタされた絶縁体の体積と、第３テーパー部３０の体積とが概ね等しいので、第２配線３４の断面積は、殆ど変化しない。従って、配線の設計を殆ど変えることなく、第３テーパー部３０を設けることができる。
【００７７】
第２配線３４は、配線溝２７を埋めるように設けられている。第２配線３４は、バリアメタル層２８と導体部２９とを含む。第２配線３４の大きさは、例えば、幅２２０ｎｍ、深さ４５０ｎｍである。
【００７８】
バリアメタル層２８は、配線溝７の側壁（第３テーパー部３０のテーパー面を含む）及び底部を覆うように設けられている。材質、製法及び膜厚は、バリアメタル層８と同様である。ただし、成膜温度は、成膜時に第３テーパー部３０の温度が第３テーパー部３０に含まれる銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。
【００７９】
導体部２９は、バリアメタル層２８を設けられた配線溝２７を満たす（埋める）ように設けられている。材質及び製法は、導体部９と同様である。
【００８０】
ストッパ絶縁層３６は、低誘電率絶縁層２５と第２配線３４とを覆うように設けられている。材質、製法及び膜厚は、ストッパ絶縁層４と同様である。
【００８１】
ここで、第１テーパー部１０〜第３テーパー部３０について更に説明する。
【００８２】
図３（ａ）は、第１テーパー部１０及び第３テーパー部３０を含む配線溝７及び配線溝２７の断面を含む斜視図である。軸Ｍは、基板４０に垂直な方向の軸を示す。第１テーパー部１０及び第３テーパー部３０の構造は同じなので、ここでは、第１テーパー部１０について説明する。
【００８３】
第１テーパー部１０は、配線溝７の側壁７−１と底部である接触部３−１との交差部分（底部の端部）に沿って設けられている。そして、底部の中央に向うテーパー面１０−１を有する。このテーパー面１０−１により、配線溝７における底部の端部のようなバリアメタル層８の形成し難い場所をなくすことが出来る。
【００８４】
テーパー面１０−１と底部（接触部３−１）とで形成される面は、軸Ｍの図中の矢印に示される方向（低誘電率絶縁層５から基板４０に向かう方向）について、凸に滑らかに形成されていても良い。この場合も、この凸に滑らかなため、配線溝７におけるバリアメタル層８の形成し難い場所をなくすことが出来る。
【００８５】
第１テーパー部１０は、以下のような形状でも良い。すなわち、配線溝７における基板４０に垂直な方向の断面に関して、側壁７−１における第４有効面（図中Ｓ４で表示）と、テーパー面１０−１における第５有効面（図中Ｓ５で表示）とが交差する角度（図中θ３で表示）が９０度を超え、１８０度未満となる。それと同時に、第５有効面と接触部３−１における第５有効面（図中Ｓ６で表示）とが交差する角度（図中θ４で表示）が９０度を超え、１８０度未満となる。テーパーこの場合も、各有効面の交差部分の角度が緩やかになるので、配線溝７におけるバリアメタル層８の形成し難い場所をなくすことが出来る。ただし、各有効面は、平面である必要はなく、バリアメタル層８の形成が困難にならない程度に曲面や小さな凹凸を有していても良い。
【００８６】
すなわち、側壁７−１（第１配線３２）の幅に比較して、底部の幅は第１テーパー部１０により絞られて、小さくなっている。テーパー面１０−１において、その幅は、上部における側壁７−１の幅に等しい値から単調に減少し、底部における接触部３−１の幅と等しい値となる。
【００８７】
このような側壁７−１、テーパー面１０−１及び接触部３−１を含む配線溝７の底側の形状により、配線溝７の底に均一のバリアメタル層８を容易に形成することが出来る。それに加えて、側壁７−１の下方かつ第１テーパー部１０よりも上の側壁７−１であって、バリアメタル層８の形成しにくい場所（以下、「難成膜箇所」ともいう）についても以下のような効果がある。まず、難成膜箇所よりも下側については、テーパー面１０−１にバリアメタル層８が容易に形成される。一方、難成膜箇所よりも上側については、側壁７−１の上部でありバリアメタル層８が容易に形成される。すなわち、バリアメタル層８用の膜を成膜中に、難成膜箇所の上下から膜成長が進むことになる。従って、難成膜箇所にも、確実にバリアメタル層８を形成することが出来る。以上から、配線溝７におけるバリアメタル層８の形成し難い場所をなくすことが可能となる。そして、配線溝７の内面全体にバリアメタル層８を確実に形成することが可能となる。
【００８８】
図３（ｂ）は、第２テーパー部２０を含むビアホール１７の断面を含む斜視図である。軸Ｌは、円柱形状のビアホール１７の中心軸を示す。
【００８９】
第２テーパー部２０は、ビアホール１７の側壁１７−１と底部である接合部６−１との交差部分（底部の端部）に沿って設けられている。そして、底部の中央に向うテーパー面２０−１を有する。このテーパー面２０−１により、ビアホール１７における底部の端部のようなバリアメタル層１８の形成し難い場所をなくすことが出来る。
【００９０】
テーパー面１０−１と底部（接合部３２−１）とで形成される面は、軸Ｌの図中の矢印に示される方向（層間絶縁層１５から基板４０に向かう方向）について、凸に滑らかに形成されていても良い。この場合も、この凸に滑らかなため、ビアホール１７におけるバリアメタル層１８の形成し難い場所をなくすことが出来る。
【００９１】
第２テーパー部２０は、以下のような形状でも良い。すなわち、ビアホール１７における基板４０に垂直な方向の断面に関して、側壁１７−１における第１有効（内周）面（図中Ｓ１で表示）と、テーパー面２０−１における第２有効（内周）面（図中Ｓ２で表示）とが交差する角度（図中θ１で表示）が９０度を超え、１８０度未満となる。それと同時に、第２有効面と接合部３２−１における第３有効面（図中Ｓ３で表示）とが交差する角度（図中θ２で表示）が９０度を超え、１８０度未満となる。この場合も、各有効面の交差部分の角度が緩やかになるので、ビアホール１７におけるバリアメタル層１８の形成し難い場所をなくすことが出来る。ただし、各有効面は、平面である必要はなく、バリアメタル層１８の形成が困難にならない程度に曲面や小さな凹凸を有していても良い。
【００９２】
すなわち、側壁１７−１の直径に比較して、底部の直径は第２テーパー部２０により絞られて、小さくなっている。テーパー面２０−１において、その直径は、上部での側壁１７−１の直径に等しい値から単調に減少し、底部での接合部３２−１の直径と等しい値となる。
【００９３】
このような側壁１７−１、テーパー面２０−１及び接合部３２−１を含むビアホール１７の底側の形状により、ビアホール１７の底に均一のバリアメタル層１８を容易に形成することが出来る。それに加えて、側壁１７−１の下方かつ第２テーパー部２０よりも上の側壁１７−１であって、バリアメタル層１８の形成しにくい難成膜箇所についても以下のような効果がある。まず、難成膜箇所よりも下側については、テーパー面２０−１にバリアメタル層１８が容易に形成される。一方、難成膜箇所よりも上側については、側壁１７−１の上部でありバリアメタル層１８が容易に形成される。すなわち、バリアメタル層１８用の膜を成膜中に、難成膜箇所の上下から膜成長が進むことになる。従って、難成膜箇所にも、確実にバリアメタル層１８を形成することが出来る。以上から、ビアホール１７におけるバリアメタル層１８の形成し難い場所をなくすことが可能となる。そして、ビアホール１７の内面全体にバリアメタル層８を確実に形成することが可能となる。
【００９４】
たたし、ビアホール１７は、正確な円柱形状をなしている必要はなく、また、角柱形状でも良い。その場合、軸Ｌは、底部の中央付近を通過する基板４０に垂直な直線を示す。
【００９５】
次に、本発明の半導体装置の製造方法の実施の形態について説明する。
【００９６】
図４から図１１、及び図１は、本発明の半導体装置の製造方法の実施の形態を示す断面図である。シングルダマシン構造の配線の製造方法を示している。ここでは、２つの層のそれぞれに設けられた配線と、それらを繋ぐコンタクトとを形成する。
【００９７】
図４（ａ）を参照して、基板４０上において、層間絶縁膜３ａを覆うようにストッパ絶縁膜４ａが設けられる。そしてその上を覆うように、低誘電率絶縁膜５ａが設けられる。
【００９８】
続いて、図４（ａ）の状態において、まず、低誘電率絶縁膜５ａ上に形成されたフォトレジストに、配線溝７の形状を露光する。そして、配線溝７の形状のフォトレジストを除去する。次に、低誘電率絶縁膜５ａをストッパ絶縁膜４ａまで選択的にエッチングし、配線溝７の上部を形成する。その後、ストッパ絶縁膜４ａをエッチバックし、配線溝７の下部を形成する。このとき、配線溝７の底部には、層間絶縁膜３ａの上部の一部が露出する。続いて、フォトレジストをアッシングにより除去する。その後、有機剥離液により、配線溝７を洗浄する。そして、非水系溶液により、配線溝７をリンスする。以上により、図４（ｂ）のように配線溝７が形成される。このとき、配線溝７を形成された層間絶縁膜５ａ及びストッパ絶縁膜４ａを、それぞれ層間絶縁層５及びストッパ絶縁層４とする。
【００９９】
次に、図４（ｂ）の状態において、Ａｒイオンを配線溝７の底部に照射するスパッタエッチングを行う。それにより、配線溝７底部に露出した層間絶縁膜３ａ上部が、スパッタされる。スパッタされた層間絶縁膜３ａの材料は、配線溝７の側壁と底部とが交わる交差部分に堆積する。この部分が第１テーパー部１０である。また、層間絶縁膜３ａの上部のエッチングされた後の部分が接触部３−１である。この状態が、図４（ｃ）である。このとき、配線溝７ａとなる。接触部３−１を形成された層間絶縁膜３ａを、層間絶縁層３とする。
【０１００】
このとき、層間絶縁膜３ａをＡｒイオンでスパッタする条件は、製造される半導体装置の各部の材料や寸法に基づいて、実験的に決定される。
【０１０１】
一例としては、以下のような条件を用いることが出来る。
【０１０２】
配線溝の大きさ：開口部０．２２μｍ×深さ０．４μｍ
アスペクト比：２
スパッタ圧力：０．３ｍＴｏｒｒ（Ａｒガス）
投入ＲＦ電力（１３．５６ＭＨｚ）： ３００Ｗ／１００ｃｍ２
基板温度（ウェハ温度）：室温以下
次に、図４（ｃ）の状態において、配線溝７ａの側壁（第１テーパー部１０の側壁を含む）及び底部と低誘電率絶縁層５の表面とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜８ａをスパッタ法で形成する。このとき、第１テーパー部１０が配線溝７ａの側壁と底部とが交わる交差部分に存在する。交差部分の角が埋まることにより、バリアメタル膜８ａの材料を、容易に、配線溝７ａの底の隅にも行き渡らせることが出来るようになる。そして、図３（ａ）で説明したように、難成膜箇所にもバリアメタル膜８ａを形成することが出来る。すなわち、配線溝７ａ全体にバリアメタル膜８ａを成膜することが可能となる。この状態が、図４（ｄ）である。このとき、配線溝７ｂとなる。
【０１０３】
続いて、図４（ｄ）の状態において、バリアメタル膜８ａを覆うようにシード導体膜９ａを設ける。シード導体膜９ａは、スパッタ法、ＣＶＤ法などにより形成された金属薄膜である。導体部９を構成する材料で形成される。ここでは、スパッタ法により銅（Ｃｕ）薄膜を形成する。シード導体膜９ａは、後述するように、銅メッキで導体部９を完成させる際、そのシードとなる。この状態が、図５（ａ）である。このとき、配線溝７ｃとなる。
【０１０４】
次に、図５（ａ）の状態において、シード導体膜９ａを覆い、且つ、配線溝７ｃを埋めるようにＣｕからなる導体膜９ｂをメッキ法により形成する。この状態が、図５（ｂ）である。
【０１０５】
続いて、図５（ｂ）の状態において、層間絶縁層５の表面が露出し、シート導体膜９ａ及び導体膜９ａを埋め込まれた配線溝７の上方における不要な膜を無くすように、バリアメタル膜８ａ、シード導体膜９ａ及び導体膜９ｂをＣＭＰで除去する。このようにして、バリアメタル層８及び導体層９ｃとからなる第１配線３２ａが形成される。この状態が、図５（ｃ）である。
【０１０６】
次に、図５（ｃ）の状態において、第１配線３２ａと層間絶縁層５とを覆うようにストッパ絶縁膜１４ａが設けられる。この状態が、図５（ｄ）である。
【０１０７】
図５（ｄ）を参照して、ストッパ絶縁膜１４ａを覆うように層間絶縁膜１５ａが設けられる。この状態が、図６（ａ）である。
【０１０８】
続いて、図６（ａ）の状態において、層間絶縁膜１５ａ上に形成されたフォトレジストに、ビアホール１７の形状を露光する。そして、ビアホール１７の形状のフォトレジストを除去する。次に、層間絶縁膜１５ａをストッパ絶縁膜１４ａまで選択的にエッチングし、ビアホール１７の上部を形成する。続いて、フォトレジストをアッシングにより除去する。その後、ストッパ絶縁膜１４ａをエッチバックし、ビアホール１７の下部を形成する。このとき、ビアホール１７の底部には、第１配線３２ａの上部の一部が露出する。その後、有機剥離液により、ビアホール１７を洗浄する。そして、非水系溶液により、ビアホール１７をリンスする。以上により、図６（ｂ）のようにビアホール１７が形成される。ビアホール１７は、円柱状の空間（孔）である。このとき、ビアホール１７を形成されたストッパ絶縁膜１４ａと層間絶縁膜１５ａを、それぞれ、ストッパ絶縁層１４と層間絶縁層１５ｂとする。
【０１０９】
次に、図６（ｂ）の状態において、Ａｒイオンをビアホール１７の底部に照射するスパッタエッチングを行う。それにより、ビアホール１７底部に露出した第１配線３２ａ（導体部９ｃ）の上部のＣｕが、スパッタされる。スパッタされたＣｕの全部又は一部は、ビアホール１７の側壁と底部とが交わる交差部分に堆積する。この部分が第２テーパー部２０である。また、第１配線３２ａの上部のエッチングされた部分（ビアホール１７の底部）が接合部３２−１である。この状態が、図７（ａ）である。
【０１１０】
第２テーパー部２０は、第１配線３２ａと同じ導体（Ｃｕ）であるので、ビアプラグ３３の断面積を減少させない。従って、ビアプラグ３３の抵抗値に影響を与えない。このスパッタエッチングは、ビアホール１７の底部の温度が室温以下となるように行う。従って、第２テーパー部２０のＣｕは、凝集しない。また、このプロセスは、同時にビアホール１７表面の酸化膜を除去する。すなわち、ビアプラグ３３と第１配線３２ａとの接触抵抗を低減することも出来る。このとき、ビアホール１７、第１配線３２ａ、導体部９ｃは、ビアホール１７ａ、第１配線３２、導体部９となる。
【０１１１】
このとき、第１配線３２ａをＡｒイオンでスパッタ（スパッタエッチング）する条件は、製造される半導体装置の各部の材料や寸法に基づいて、実験的に決定される。
【０１１２】
一例としては、以下のような条件を用いることが出来る。
【０１１３】
ビアホールの大きさ：開口部０．２μｍ×深さ０．４μｍ
アスペクト比：２．０
スパッタ圧力：０．３ｍＴｏｒｒ（Ａｒガス）
投入ＲＦ電力：３００Ｗ／１００ｃｍ２ （１３．５６ＭＨｚ）
ウェハ温度：室温以下
次に、図７（ａ）の状態において、ビアホール１７ａの側壁（第２テーパー部２０の側壁を含む）及び底部と層間絶縁層１５ｂの表面とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜１８ａをスパッタ法で形成する。このとき、第２テーパー部２０がビアホール１７ａの側壁と底部とが交わる交差部分に存在する。交差部分の角が埋まることにより、バリアメタル膜１８ａの材料を、容易に、ビアホール１７ａの底の隅にも行き渡らせることが出来るようになる。そして、図３（ｂ）で説明したように、難成膜箇所にもバリアメタル膜１８ａを形成することが出来る。すなわち、ビアホール１７ａ全体にバリアメタル膜１８ａを成膜することが可能となる。この状態が、図７（ｂ）である。このとき、ビアホール１７ｂとなる。
【０１１４】
このスパッタは、ビアホール１７の底部の温度が室温以下となるように行う。従って、第２テーパー部２０のＣｕは、凝集しない。また、一度、バリアメタル膜１８ａを成膜すると、第２テーパー部２０のＣｕの表面エネルギーをゼロにすることが出来る。それにより、第２テーパー部２０のＣｕの凝集を抑制することが出来る。
【０１１５】
続いて、図７（ｂ）の状態において、バリアメタル膜１８ａを覆うようにシード導体膜１９ａを設ける。シード導体膜１９ａは、スパッタ法、ＣＶＤ法などにより形成された金属薄膜である。導体部１９を構成する材料で形成される。ここでは、スパッタ法により銅（Ｃｕ）薄膜を形成する。シード導体膜１９ａは、後述するように、銅メッキで導体部１９を完成させる際、そのシードとなる。この状態が、図８（ａ）である。このとき、ビアホール１７ｃとなる。
【０１１６】
次に、図８（ａ）の状態において、シード導体膜１９ａを覆い、且つ、ビアホール１７ｃを埋めるようにＣｕからなる導体膜１９ｂをメッキ法により形成する。この状態が、図８（ｂ）である。
【０１１７】
続いて、図８（ｂ）の状態において、層間絶縁層１５ｂの表面が露出し、シート導体膜１９ａ及び導体膜１９ａを埋め込まれたビアホール１７の上方における不要な膜を無くすように、バリアメタル膜１８ａ、シード導体膜１９ａ及び導体膜１９ｂをＣＭＰで除去する。このようにして、バリアメタル層１８ｂ、導体層１９ｃ及び第２テーパー部２０からなるビアプラグ３３ａ（コンタクト）が形成される。この状態が、図９（ａ）である。
【０１１８】
次に、図９（ａ）の状態において、ビアプラグ３３ａと層間絶縁層１５ｂとを覆うようにストッパ絶縁膜２４ａが設けられる。更に、ストッパ絶縁膜２４ａを覆うように低誘電率絶縁膜２５ａが設けられる。この状態が、図９（ｂ）である。
【０１１９】
次に、図９（ｂ）の状態において、まず、低誘電率絶縁膜２５ａ上に形成されたフォトレジストに、配線溝２７の形状を露光する。そして、配線溝２７の形状のフォトレジストを除去する。次に、低誘電率絶縁膜２５ａをストッパ絶縁膜２４ａまで選択的にエッチングし、配線溝２７の上部を形成する。続いて、フォトレジストをアッシングにより除去する。その後、ストッパ絶縁膜２４ａをエッチバックし、配線溝２７の下部を形成する。このとき、配線溝２７の底部には、層間絶縁層１５ｂの表面の一部及びビアプラグ３３の上部が露出する。その後、有機剥離液により、配線溝２７を洗浄する。そして、非水系溶液により、配線溝２７をリンスする。以上により、図１０のように配線溝２７が形成される。このとき、配線溝２７を形成されたストッパ絶縁膜２４ａと低誘電率絶縁膜２５ａを、それぞれ、ストッパ絶縁層２４と低誘電率絶縁層２５とする。
【０１２０】
次に、図１０の状態において、Ａｒイオンを配線溝２７の底部に照射するスパッタエッチングを行う。それにより、（１）ビアプラグ３２と接続している箇所（図２、断面Ｓ１）は、配線溝２７底部に露出した層間絶縁層１５ｂの表面の一部及びビアプラグ３３ａ上部が、スパッタされる。スパッタされた層間絶縁層１５ｂ及びビアプラグ３３ａの材料は、配線溝２７の側壁と底部とが交わる交差部分に堆積する。（２）一方、ビアプラグ３２と接続せず配線溝２７のみの箇所（図２、断面Ｓ２）は、配線溝２７底部に露出した層間絶縁層１５ｂの表面の一部が、スパッタされる。
【０１２１】
これらのスパッタリングされた部分が第３テーパー部３０である。また、ビアプラグ３３ａの上部のエッチングされた後の部分、又は、層間絶縁層１５の上部のエッチングされた後の部分が接合部３３−１である。この状態が、図１１である。このとき、層間絶縁層１５ｂ、配線溝２７、ビアプラグ３３ａ（導体部１９ａ）は、それぞれ層間絶縁層１５、配線溝２７ａ、ビアプラグ３３（導体部１９）となる。
【０１２２】
第３テーパー部３０は、ビアプラグ３２と接続している箇所については、その大部分はビアプラグ３３ａと同じ導体（Ｃｕ）であるので、第２配線３４の断面積を減少させない。従って、第２配線３４の抵抗値に影響を与えない。このスパッタエッチングは、配線溝２７の底部の温度が室温以下となるように行う。従って、第３テーパー部３０のＣｕは、凝集しない。また、このプロセスは、同時に配線溝２７表面の酸化膜を除去する。すなわち、第２配線３４とビアプラグ３３との接触抵抗を低減することも出来る。
【０１２３】
このとき、層間絶縁層１５及びビアプラグ３３ａをＡｒイオンでスパッタする条件は、製造される半導体装置の各部の材料や寸法に基づいて、実験的に決定される。一例としては、前述の層間絶縁膜３ａをＡｒイオンでスパッタする場合と同様の条件を用いることが出来る。
【０１２４】
次に、図１１の状態において、配線溝２７ａの側壁（第３テーパー部３０の側壁を含む）及び底部と低誘電率絶縁層２５の表面とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜２８ａをスパッタ法で形成する。このとき、第３テーパー部３０が配線溝２７ａの側壁と底部とが交わる交差部分に存在する。交差部分の角が埋まることにより、バリアメタル膜２８ａの材料を、容易に、配線溝２７ａの底の隅にも行き渡らせることが出来るようになる。そして、図３（ａ）で説明したように、難成膜箇所にもバリアメタル膜２８ａを形成することが出来る。すなわち、配線溝２７ａ全体にバリアメタル膜２８ａを成膜することが可能となる。この状態は、図示していないが、図４（ｄ）の場合と同様である。
【０１２５】
このスパッタは、配線溝２７の底部の温度が室温以下となるように行う。従って、第３テーパー部３０のＣｕは、凝集しない。また、一度、バリアメタル膜２８ａを成膜すると、第３テーパー部３０のＣｕの表面エネルギーをゼロにすることが出来る。それにより、第３テーパー部３０のＣｕの凝集を抑制することが出来る。
【０１２６】
以下、第１配線３２の場合と同様にして、バリアメタル膜２８ａを覆うシード導体膜２９ａ、シード導体膜２９ａを覆い配線溝２７を埋める導体膜２９ｂを連続して形成する。その後、低誘電率絶縁層２５の表面が露出し、シート導体膜２９ａ及び導体膜２９ａを埋め込まれた配線溝２７の上方における不要な膜を無くすように、バリアメタル膜２８ａ、シード導体膜２９ａ及び導体膜２９ｂをＣＭＰで除去する。このようにして、バリアメタル層２８、導体層２９及び第３テーパー部３０とからなる第２配線３４が形成される。そして、その上にストッパ絶縁層３６を形成した状態が、図１である。
【０１２７】
以上の図４から図１１、及び図１のプロセスを具備する方法により、本発明の半導体装置が製造される。
【０１２８】
本発明では、第１テーパー部１０及び第３テーパー部３０を、それぞれ第１配線３２及び第２配線３４の底部に設けている。同様に、第２テーパー部２０をビアホール１７の底部に設けている。従って、バリアメタル膜を、配線及びビアホールの底部の全面に均一に成膜することができる。加えて、難成膜箇所の上下からバリアメタル膜が成長するので、難成膜箇所についてもバリアメタル膜を確実に成膜することが出来る。従って、配線及びビアホールの内面全体にバリアメタル膜を確実に形成することが可能となる。
【０１２９】
それにより、バリアメタル膜が概ねに均一に成膜されるので、シード導体膜や導体膜は、配線及びビアホールの外側の低誘電率絶縁層や層間絶縁層、ストッパ絶縁層に直接接触することは無い。従って、後工程のプロセスによる熱サイクルにより発生する、銅（Ｃｕ）のマイグレーションや凝集を防止することが可能となる。そして、配線における断線を防止することが出来、配線の信頼性を向上させることが可能となる。
【０１３０】
本実施の形態では、第１配線３２、ビアプラグ３３及び第２配線３４の上部をスパッタエッチングして第１テーパー部１０〜第３テーパー部３０を設けている。しかし、成膜により各テーパー部を形成しても良い。それを示しているのが図１２である。
【０１３１】
図１２は、テーパー部を形成する他の方法を示す断面図である。ここでは、第１テーパー部１０〜第３テーパー部３０のうち、第２テーパー部２０を例にして説明する。図６（ｂ）の状態において、ビアホール１７の側面及び底部と層間絶縁層１５の表面に、第２テーパー部２０を形成する材料で薄膜２０ａを形成する。この膜は、バリアメタル膜１８ａよりも厚く成膜することが好ましい。例えば、６０ｎｍである。この場合、第２テーパー部２０が無くてもビアホール１７の内側前面に概ね均一に成膜することが出来る。この状態が、図１２（ａ）である。このとき、ビアホール１７ｄとなる。
【０１３２】
その後、薄膜２０ａをエッチバックする。エッチバックの条件を適切に制御することにより、薄膜２０ａの一部を、ビアホール１７ｄの底部と側壁との交差部に残すことが出来る。その部分は、第２テーパー部２０のような形状を有するテーパー部２０ｂとなる。この状態が図１２（ｂ）である。これは、図７（ａ）に対応する。他のプロセスは、上記実施の形態と同様である。
【０１３３】
図１２の場合、エッチバックの条件は、薄膜２０ａの材料や、製造される半導体装置の各部の材料及び寸法に基づいて、実験的に決定される。また、薄膜２０ａの材料は、金属であることが好ましい。テーパー部２０ｂによるビアプラグ３３の断面積を減少させないからである。更に、バリアメタル膜１８ａよりも、より均一に成膜しやすい金属が好ましい。図１２（ａ）のように成膜を行う際、ビアホール１７ｄの底部と側壁との交差部にも確実に成膜できるからである。そのような金属としては、アルミニウムが例示される。アルミニウムの場合、層間絶縁層１５や、ストッパ絶縁層１４に拡散することがない。
【０１３４】
この場合でも、図４から図１１、及び図１のプロセスで製造した半導体装置と同様の効果を得ることが出来る。
【０１３５】
また、テーパー部２０ｂを形成する材料の選択の幅を広げることが出来る。それにより、テーパー部２０ｂの形成の信頼性をより向上できる。
【０１３６】
【発明の効果】
本発明により、コンタクトを含む配線におけるバリアメタル膜を確実に成膜し、コンタクトを含む配線の信頼性を向上することができる。
【図面の簡単な説明】
【図１】図１は、本発明の半導体装置の実施の形態の構成を示す断面図である。
【図２】図２は、半導体装置における二層の配線とそれらを繋ぐビアプラグの部分の斜視図である。
【図３】図３（ａ）は、テーパー部を含む配線の断面を含む斜視図である。図３（ｂ）は、テーパー部を含むビアホールの断面を含む斜視図である。
【図４】図４（ａ）〜（ｄ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図５】図５（ａ）〜（ｄ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図６】図６（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図７】図７（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図８】図８（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図９】図９（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図１０】図１０は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図１１】図１１は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図１２】図１２（ａ）（ｂ）は、テーパー部を形成する他の方法を示す断面図である。
【図１３】図１３（ａ）〜（ｄ）は、従来のシングルダマシン構造のビアプラグの製造方法を示す断面図である。
【図１４】図１４（ａ）〜（ｄ）は、従来のシングルダマシン構造のビアプラグの製造方法を示す断面図である。
【図１５】図１５（ａ）〜（ｄ）は、従来のシングルダマシン構造のビアプラグの製造方法を示す断面図である。
【図１６】図１６（ａ）（ｂ）は、アスペクト比が大きいシングルダマシン構造のビアプラグを示す断面図である。
【符号の説明】
３、５ 層間絶縁層
３−１ 接触部
３ｓ５ａ 層間絶縁膜
４、１４、２４ ストッパ絶縁層
４ａ、１４ａ、２４ａ ストッパ絶縁膜
５、２５ 低誘電率絶縁層
５ａ、２５ａ 低誘電率絶縁膜
７、７ａ、７ｂ、７ｃ、２７、２７ａ、２７ｂ 配線溝
７−１、１７−１、２７−１ 側壁
８、１８、２８ バリアメタル層
８ａ、１８ａ、２８ａ バリアメタル膜
９、１９、２９ 導体部
９ａ、１９ａ、２９ａ シード導体膜
９ｂ、１９ｂ、２９ｂ 導体膜
１０ 第１テーパー部
１０−１、２０−１、３０−１ テーパー面
１７、１７ａ、１７ｂ、１７ｃ、１７ｄ ビアホール
２０ 第２テーパー部
３０ 第３テーパー部
２０ａ 補助膜
３２ 第１配線
３２−１、３３−１ 接合部（底部）
３３ ビアプラグ
３４ 第２配線
４０ 基板
１０１、１０５、 層間絶縁層
１０５ａ 層間絶縁膜
１０２、１０４、１１２ ストッパ絶縁層
１０４ａ、１１２ａ ストッパ絶縁膜
１０３、１１３ 低誘電率絶縁層
１１３ａ 低誘電率絶縁膜
１０６ 第１配線
１０７ ビアホール
１０８、１１８ バリアメタル層
１０８ａ、１１８ａ バリアメタル膜
１０９、１１９ 導体部
１０９ａ、１１９ａ シード導体膜
１０９ｂ、１１９ｂ 導体膜
１１７ 配線溝
１２０ 端部
１４０ 基板
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置の製造方法に関し、特に、配線及びコンタクトプラグの材料として銅を含む金属膜を用いた半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置において、配線材料として銅を含む金属を用いる場合、一般にダマシン法が用いられている。ダマシン法のうち、シングルダマシン法では、下層配線、ビアプラグ、上層配線がそれぞれ別々に形成される。ビアプラグには、タングステン膜が用いられることが多いが、配線及びビアプラグの微細化に伴い、ビアプラグにも銅を含む金属が用いられるようになってきている。このようにビアプラグに銅を用いた従来のシングルダマシン構造の製造方法について、特開２００２−２８９６８９号公報（特許文献１）における「図８」に関する記述を参考にして説明する。
【０００３】
図１３〜図１５は、シングルダマシン構造を構成する配線及びビアプラグの製造方法を示す断面図である。ここでは、２つの層のそれぞれに設けられた配線と、それらを繋ぐビアプラグとを形成する例を示す。
【０００４】
図１３（ａ）に示すように、基板１４０上において、層間絶縁膜１０１上のストッパ絶縁層１０２及び低誘電率絶縁層１０３の中に、第１層の配線１０６が設けられる。配線１０６は、銅（Ｃｕ）の配線１２９とタンタル／窒化タンタル（Ｔａ／ＴａＮ）のバリアメタル層１２８を含み、ダマシン構造を有する。従来知られた配線製造プロセスで設けられる。そして、配線１０６と低誘電率絶縁層１０３とを覆うようにストッパ絶縁膜１０４ａが設けられる。更に、ストッパ絶縁膜１０４ａを覆うように層間絶縁膜１０５ａが設けられる。
【０００５】
続いて、図１３（ｂ）に示すように、フォトリソグラフィーのプロセスを用いて、ストッパ絶縁膜１０４ａと層間絶縁膜１０５ａとにビアホール１０７を形成する。その際、ビアホール１０７は、有機剥離液により洗浄され、非水系溶液（例示：イソプロピルアルコール）によりリンスされる。ビアホール１０７を形成されたストッパ絶縁膜１０４ａと層間絶縁膜１０５ａを、それぞれ、ストッパ絶縁層１０４と層間絶縁層１０５とする。次に、図１３（ｃ）に示すように、層間絶縁層１０５とビアホール１０７の側壁（側面）及び底部とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜１０８ａをスパッタ法で設ける。このときビアホール１０７ａとなる。続いて、図１３（ｄ）に示すように、バリアメタル膜１０８ａを覆うようにＣｕからなるシード導体膜１０９ａを設ける。このときビアホール１０７ｂとなる。次に、図１４（ａ）に示すように、シード導体膜１０９ａを覆い、且つ、ビアホール１０７を埋めるようにＣｕからなる導体膜１０９ｂを設ける。そして、図１４（ｂ）に示すように、層間絶縁層１０５表面及びビアホール１０７上方における不要なバリアメタル膜１０８ａ、シード導体膜１０９ａ及び導体膜１０９ｂをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で除去する。このようにして、バリアメタル層１０８及び導体層１０９とからなるビアプラグ１３２（コンタクト）が形成される。
【０００６】
次に、図１４（ｃ）に示すように、ビアプラグ１３２と層間絶縁膜１０５とを覆うようにストッパ絶縁膜１１２ａが設けられる。更に、ストッパ絶縁膜１１２ａを覆うように低誘電率絶縁膜１１３ａが設けられる。続いて、図１４（ｄ）に示すように、フォトリソグラフィーのプロセスを用いて、ストッパ絶縁膜１１２ａと低誘電率絶縁膜１１３ａとに第２層の配線溝１１７を形成する。このとき、配線溝１１７を形成されたストッパ絶縁膜１１２ａと低誘電率絶縁膜１１３ａを、それぞれ、ストッパ絶縁層１１２と低誘電率絶縁層１１３とする。次に、図１５（ａ）に示すように、低誘電率絶縁層１１３と配線溝１１７の側壁及び底部とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜１１８ａをスパッタ法で設ける。このとき配線溝１１７ａとなる。続いて、図１５（ｂ）に示すように、バリアメタル膜１１８ａを覆うようにＣｕからなるシード導体膜１１９ａを設ける。このとき配線溝１１７ｂとなる。次に、図１５（ｃ）に示すように、シード導体膜１１９ａを覆い、且つ、ビアプラグ１１７を埋めるようにＣｕからなる導体膜１１９ｂを設ける。そして、図１５（ｄ）に示すように、低誘電率絶縁層１１３表面及び配線溝１１７上方における不要なバリアメタル膜１１８ａ、シード導体膜１１９ａ及び導体膜１１９ｂをＣＭＰで除去する。このようにして、バリアメタル層１１８及び導体層１１９とからなる配線１３３が形成される。
【０００７】
そして、以上の図１３〜図１５の製造方法により、シングルダマシン構造を構成する配線及びビアプラグが形成される。
【０００８】
特開２００２−２８９６８９号公報（特許文献１）は、他に半導体集積回路装置とその製造方法の技術を開示している。この技術の半導体集積回路装置は、半導体基板と、第１絶縁層と、第１導電層と、第１上側導電性バリア層と、第２絶縁層と、第２導電層と、第２上側導電性バリア層とを有する。半導体基板は、複数の半導体素子を形成している。第１絶縁層は、前記半導体基板上に形成されている。第１導電層は、前記第１絶縁層に埋め込まれている。そして、第１配線層と、第１パッド層と、該第１配線層、第１パッド層の外側を囲むように配置された第１耐湿リング層とを含む。第１上側導電性バリア層は、前記第１導電層のうち、前記第１パッド層と前記第１耐湿リング層それぞれの上面から前記第１絶縁層上に延在する。第２絶縁層は、前記第１上側導電性バリア層を覆って、前記第１絶縁層上に形成されている。第２導電層は、前記第２絶縁層に埋め込んで形成されている。そして、前記第１配線層に達する第２配線層、および前記第１上側導電性バリア層に達する第２パッド層と第２耐湿リング層とを含む。第２上側導電性バリア層は、前記第２導電層のうち、前記第２パッド層と前記第２耐湿リング層それぞれの上面から前記第２絶縁層上に延在する。
【０００９】
この技術の半導体集積回路装置は、パッド部の剥がれを防止し、ビア孔と耐湿リング溝とのエッチングにおいて、下層配線へのダメージを最小にすることを目的としている。
【００１０】
また、関連する技術として特開２０００−３３２１０３号公報（特許文献２）には、半導体装置、その製造方法およびその製造装置の技術が開示されている。この技術の半導体装置、その製造方法およびその製造装置は、半導体基板と、第１配線層と、層間絶縁膜と、スルーホールとを備える。当該装置は更に、隙間充填部材と、バリアメタル膜と、第２配線層とを備える。第１配線層は、前記半導体基板の上に設けられ、その上に反射防止膜を有する。層間絶縁膜は、前記第１配線層を覆うように、前記半導体基板の上に設けられている。スルーホールは、前記層間絶縁膜及び前記反射防止膜を貫通し、前記第１配線層の表面の一部を露出させる。そして、前記スルーホールにおいて、前記反射防止膜の庇が水平方向に延びている。隙間充填部材は、前記庇の下の隙間部分を埋める。バリアメタル膜は、前記第１配線層の露出面、前記スルーホールの内壁面及び前記層間絶縁膜の表面を連続的に被覆する。第２配線層は、前記スルーホールを通って、前記第１配線層に前記バリアメタル膜を介在させて接続されるように前記層間絶縁膜の上に設けられている。前記隙間充填部材は、前記半導体基板の表面をスパッタエッチすることによって得られた材料で形成されてもよい。
【００１１】
具体的には、この半導体装置は、異なる２つの層のアルミニウム配線同士をつなぐために下層のアルミニウム配線上に設けられるスルーホールにおいて、アルミニウム配線とその表面に設けられた反射防止膜との間に生じる隙間を、隙間充填材で埋めている。
【００１２】
この技術の目的は、スルーホール部において上層の配線が断線しないように改善された半導体装置、その製造方法およびその製造装置を提供することにある。
【００１３】
【特許文献１】
特開２００２−２８９６８９号公報（図８）
【特許文献２】
特開２０００−３３２１０３号公報（図１〜図６）
【発明が解決しようとする課題】
近年、半導体装置は、ますます微細化が進んでいる。そのため、配線やビアプラグのアスペクト比が大きくなる傾向にある。既述の図１５（ｄ）のシングルダマシン構造を構成する配線１０６、１３３及びビアプラグ１３２において、ビアプラグ１３２のアスペクト比が大きくなった場合の状況を図１６（ａ）に示す。ビアホール１０７の底部に近い側壁（側面）及び側壁と底部とが交差する部分を含む端部１２０は、ビアホール１０７のアスペクト比が大きい場合、バリアメタル膜１０８ａが成膜されにくい。それは、端部１２０には、バリアメタル膜１０８ａの材料が届きにくいためである。バリアメタル膜１０８ａが成膜されない場合、シード導体膜１０９ａを構成する銅（Ｃｕ）が、ストッパ絶縁層１０４や層間絶縁層１０５の絶縁材料（例示：酸化シリコン）に直接接触することになる。その部分の銅の膜は、膜質が良好でなく、例えば非晶質を多く含むようになる。それは、特に、層間絶縁層１０５と接触した場合について顕著である。その原因の一つとしては、層間絶縁層１０５にビアホール１０７を形成した後の洗浄工程における残留水分及び剥離液が、層間絶縁層１０５に含まれていることにある。
【００１４】
そして、絶縁材料に直接成膜された銅は、図１６（ｂ）に示すように、後工程の高温プロセス（例示：層間絶縁膜の成膜工程）による熱ストレスで凝集反応を起こす。すなわち、導体部１０９のＣｕは、動き回り、熱的に安定な状態を有する球状又はそれに近い形状の導体１２６となる。そして、ビアプラグ１３２に空間１２５が発生し、ビアプラグ１３２がオープンになる。そして、ビアプラグ１３２が断線する。同様の発生過程から、このような断線は、ビアプラグ１３２だけでなくアスペクト比の大きい配線についても発生する。
【００１５】
ビアプラグのようなコンタクトや配線におけるバリアメタル膜を確実に成膜することが可能な技術が望まれている。コンタクトや配線における銅（Ｃｕ）のマイグレーションを防止し、コンタクトや配線における切断を防止する技術が求められている。コンタクトや配線の信頼性を向上する技術が望まれている。
【００１６】
従って、本発明の目的は、コンタクトを含む配線の信頼性を向上した半導体装置及び半導体装置の製造方法を提供することである。
【００１７】
また、本発明の別の目的は、コンタクトを含む配線における切断を防止する半導体装置及び半導体装置の製造方法を提供することである。
【００１８】
本発明の更に別の目的は、コンタクトを含む配線における銅（Ｃｕ）のマイグレーションを防止する半導体装置及び半導体装置の製造方法を提供することである。
【００１９】
本発明の更に別の目的は、コンタクトを含む配線におけるバリアメタル膜を確実に成膜することが可能な半導体装置及び半導体装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２１】
従って、上記課題を解決するために、本発明の半導体装置は、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）と、第１絶縁層（２４＋２５／１４＋１５）と、テーパー部（３０／２０）と、バリアメタル層（２８／１８）と、第１導体部（２９／１９）とを具備する。下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）は、基板（４０）上に設けられている。第１絶縁層（２４＋２５／１４＋１５）は、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）を覆うように設けられている。テーパー部（３０／２０）は、第１絶縁層（２４＋２５／１４＋１５）の表面から下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）へ延びる第１凹部（２７／１７）における底部（３３−１／３２−１）の端部に沿って設けられ、底部（３３−１／３２−１）の中央に向うテーパー面（３０−１／２０−１）を有する。バリアメタル層（２８／１８）は、テーパー面（３０−１／２０−１）とテーパー部（３０／２０）に覆われていない第１凹部（２７／１７）の側面（２７−１／１７−１）及び底部（３３−１／３２−１）とを覆うように設けられる。第１導体部（２９／１９）は、バリアメタル層（２８／１８）の表面を覆い、且つ、第１凹部（２７／１７）を充填するように設けられた銅を含む金属からなる。
【００２２】
本発明では、第１凹部（２７／１７）にテーパー部（３０／２０）を設けているので、バリアメタル層（２８／１８）を第１凹部（２７／１７）内の側壁（２７−１／１７−１）、テーパー面（３０−１／２０−１）及び底部（３３−１／３２−１）の全面を覆うように適正に設けることが出来る。それにより、第１導体部（２９／１９）が直接第１絶縁層（２４＋２５／１４＋１５）と接することがなくなる。従って、第１導体部（２９／１９）の凝集やストレスマイグレーションのような現象を防止することが出来る。そして、第１導体部（２９／１９）の切断を防ぎ、半導体装置の信頼性を向上することが可能となる。
【００２３】
ここで、バリアメタル層（２８／１８）及び第１導体部（２９／１９）は、半導体装置における配線やビアプラグに例示される。
【００２４】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）は、銅を含む第２導体部（３３／３２）を含む。底部（３３−１／３２−１）に、第２導体部（３３／３２）の少なくとも一部が露出される。
【００２５】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３）は、第２絶縁層（１４＋１５）を含む。底部（３３−１）に、第２導体部（１４＋１５）の一部が露出される。
【００２６】
上記の半導体装置において、第２導体部（３２）は、第１配線（３２）である。第１凹部（１７）は、第１配線（３２）と第１絶縁層（１４＋１５）上に形成される第２配線（３４）とを接続するビアプラグ（３３）のコンタクトホール（１７）である。テーパー部（２０）は、実質的に第２導体部（３２）と同じ材料で構成される。
【００２７】
テーパー部（２０）が、第２導体部（６）と同じ材料で構成されるので、第１導体（１９）と第２導体（３２）との接触に関わる断面積は、テーパー部（２０）を設けていない場合に比較して低下しない。
【００２８】
上記の半導体装置において、第１凹部（２７）は、第１絶縁層（２４＋２５）に延在する配線溝（２７）である。テーパー部（３０）の一部は、実質的に第２絶縁層（１４＋１５）と同じ材料で構成される。
【００２９】
上記の半導体装置において、テーパー部（３０／２０）は、第２導体部（３３／３２）と異なる材料で構成される。
【００３０】
本発明により、テーパー部（３０／２０）を作製する材料の選択肢が広がる。
【００３１】
上記の半導体装置において、凹部（２７／１７）のアスペクト比は、２以上である。
【００３２】
本発明は、アスペクト比が２以上の凹部（２７／１７）に対して、より顕著に上記効果を奏する。
【００３３】
また、本発明の半導体装置の製造方法は、（ａ）〜（ｅ）ステップを具備する。（ａ）ステップは、基板（４０）上の下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）の表面を覆うように設けられた第１絶縁層（２４＋２５／１４＋１５）に、第１絶縁層（２４＋２５／１４＋１５）の表面から下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）へ延びる第１凹部（２７／１７）を形成する。（ｂ）ステップは、第１凹部（２７／１７）の底部（３３−１／３２−１）の端部に沿って、底部（３３−１／３２−１）の中央に向かうテーパー面（３０−１／２０−１）を有するテーパー部（３０／２０）を形成する。（ｃ）ステップは、テーパー面（３０−１／２０−１）とテーパー部（３０／２０）に覆われていない第１凹部（２７／１７）の側面及び底部（３３−１／３２−１）と第１絶縁層（２４＋２５／１４＋１５）の表面とを覆うように、導体としてのバリアメタル膜（２８ａ／１８ａ）を形成する。（ｄ）ステップは、バリアメタル膜（２８ａ／１８ａ）の表面を覆い、且つ、第１凹部（２７／１７）を充填するように、銅を含む金属からなる第１導体部（２９／１９）を形成する。（ｅ）ステップは、第１絶縁層（２４＋２５／１４＋１５）の表面が露出するように、バリアメタル膜（２８ａ／１８ａ）と第１導体部（２９／１９）とを除去し第１凹部（２７／１７）内にバリアメタル膜（２８ａ／１８ａ）と第１導体部（２９／１９）とを残存させる。
【００３４】
本発明では、第１凹部（２７／１７）にテーパー部（３０／２０）を設けているので、バリアメタル層（２８／１８）を第１凹部（２７／１７）の内側全面を覆うように適正に設けることが出来る。それにより、第１導体部（２９／１９）が直接第１絶縁層（２４＋２５／１４＋１５）と接することがなくなる。従って、第１導体部（２９／１９）の凝集やストレスマイグレーションのような現象を防止することが出来る。そして、第１導体部（２９／１９）の切断を防ぎ、半導体装置の信頼性を向上することが可能となる。
【００３５】
ここで、バリアメタル層（２８／１８）及び第１導体部（２９／１９）は、半導体装置における配線やビアプラグに例示される。
【００３６】
上記の半導体装置の製造方法において、（ｂ）ステップは、（ｂ１）ステップを備える。（ｂ１）ステップは、底部（３３−１／３２−１）に露出した下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）をスパッタエッチングして、エッチングされた下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）表面の材料を底部（３３−１／３２−１）の端部に堆積させて、テーパー部（３０／２０）を形成するステップを備える。
【００３７】
本発明では、底部（３３−１／３２−１）をエッチングして、テーパー部（３０／２０）を設ける。そのため、プロセスの変更がわずかで、低コストで実施することが出来る。また、設計の変更をほとんど行うことなく実施することが出来る。
【００３８】
上記の半導体装置の製造方法において、（ｂ）ステップは、（ｂ２）〜（ｂ３）ステップを備える。（ｂ２）ステップは、側面（２７−１／１７−１）と底部（３３−１／３２−１）と第１絶縁層（２４＋２５／１４＋１５）とを覆うように、補助膜（２０ａ）を形成する。（ｂ３）ステップは、補助膜（２０ａ）をエッチバックし、底部（３３−１／３２−１）の端部に補助膜（２０ａ）を残存させて、テーパー部（３０／２０）を形成する。
【００３９】
本発明では、補助膜（２０ａ）を形成後に、補助膜（２０ａ）のうちの不要な部分を除去してテーパー部（３０／２０）を形成する。従って、テーパー部（３０／２０）の材質を自在に選択することが出来る。
【００４０】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３／３＋４＋５＋３２）は、銅を含む第２導体部（３３／３２）を含む。底部（３３−１／３２−１）の一部に、第２導体部（３３／３２）の一部が露出される。
【００４１】
上記の半導体装置において、下地層（３＋４＋５＋３２＋１４＋１５＋３３）は、第２絶縁層（１４＋１５）を含む。底部（３３−１）の他の一部に、第２導体部（１４＋１５）の一部が露出される。
【００４２】
更に、本発明の半導体装置は、配線（３２）と、絶縁膜（１４＋１５）と、コンタクトプラグ（１９）と、バリアメタル膜（１８）と、金属膜（２０）とを具備する。配線（３２）は、基板（４０）上に設けられた銅を含む金属からなる。絶縁膜（１４＋１５）は、配線（３２）を覆うように設けられている。コンタクトプラグ（１９）は、絶縁膜（１４＋１５）の表面から配線（３２）の上面へ延びるコンタクトホール（１７）に埋め込まれ、銅を含む金属からなる。バリアメタル膜（１８）は、コンタクトプラグ（１９）と絶縁膜（１４＋１５）との間に設けられている。金属膜（２０）は、コンタクトホール（１７）の底部の側壁において、バリアメタル膜（１８）と絶縁膜（１４＋１５）との間に設けられ、配線（３２）と実質的に同じ材料からなる。
【００４３】
【発明の実施の形態】
以下、本発明の半導体装置及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
【００４４】
本発明の半導体装置及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
【００４５】
本実施例では、二層の配線及びそれらを繋ぐビアプラグを有する半導体装置に本発明を適用した例を説明する。本発明を配線にも適用するのは、以下の理由による。すなわち、半導体装置における配線幅の微細化に伴い、配線においてもアスペクト比が大きくなっている。その場合、バリアメタル層の形成が困難になり、その結果として銅が凝集し配線が断線するというビアプラグの場合と同様の課題が生じる。
【００４６】
本発明は、更に多層の配線構造を有する半導体装置においても適用することが可能である。
【００４７】
まず、本発明の半導体装置の実施の形態の構成について説明する。
【００４８】
図１は、本発明の半導体装置の実施の形態の構成を示す断面図である。本発明の半導体装置は、基板４０上に設けられ、層間絶縁層３、ストッパ絶縁層４、低誘電率絶縁層５、第１テーパー部１０、バリアメタル層８と導体部９とを含む第１配線３２、ストッパ絶縁層１４、層間絶縁層１５、第２テーパー部２０とバリアメタル層１８と導体部１９とを含むビアプラグ３３、ストッパ絶縁層２４、低誘電率絶縁層２５、第３テーパー部３０、バリアメタル層２８と導体部２９とを含む第２配線３４、ストッパ絶縁層３６を具備する。
【００４９】
図２は、半導体装置における二層の配線とそれらを繋ぐビアプラグの部分の三次元的な関係を示す斜視図である。ある層の第１配線３２は、ビアプラグ３３により第２配線３４に接続される。図１は、図２における断面Ｓ１を示している。また、第２配線３４の断面Ｓ２は、第１配線３２の断面と同様である。
【００５０】
図１について詳細に説明する。
【００５１】
基板４０は、シリコンのような半導体基板や、二酸化シリコンや窒化シリコンのような無機系の絶縁膜を形成された半導体基板（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）でも良い。あるいは、複数の配線構造や素子が埋め込まれた絶縁膜の多層構造を有する半導体基板でも良い。本実施例では、シリコン基板である。
【００５２】
層間絶縁層３は、基板４０を覆うように設けられている。ＣＶＤ法やスピンコート法などで形成された絶縁膜である。有機系の材料を用い、配線間や配線と素子、素子間を絶縁する。配線の寄生容量を低減するために、低誘電率の材料を用いる。本実施例においては、二酸化シリコン（比誘電率４．２）に代表される無機系の絶縁膜と異なり、例えば３．０以下の低い比誘電率を有する有機ポリマー系の低誘電率膜を用いる。
【００５３】
ストッパ絶縁層４は、層間絶縁層３を覆うように設けられている。層間絶縁膜３上に、ＣＶＤ法やスピンコート法などで形成された絶縁膜である。第１配線３２の配線溝７を形成するフォトリソグラフィーのプロセスにおいて、層間絶縁膜３を保護する。二酸化シリコンや窒化シリコン、炭化シリコンのような無機系の材料を用いる。また、有機物、有機基、水素、水酸基等を不純物としてドープした二酸化シリコンでも良い。本実施例では、炭化窒化シリコン（ＳｉＣＮ）である。膜厚は、例えば、およそ５０ｎｍである。
【００５４】
低誘電率絶縁層５は、ストッパ絶縁層４を覆うように設けられている。ＣＶＤ法やスピンコート法などで形成された絶縁膜である。有機系の材料を用い、配線間や配線と素子、素子間を絶縁する。配線の寄生容量を低減するために、低誘電率の材料を用いる。本実施例においては、層間絶縁膜３と同様に、例えば、３．０以下の低い比誘電率を有する有機ポリマー系の低誘電率膜を用いる。膜厚は、例えば、およそ３００ｎｍである。
【００５５】
配線溝７は、低誘電率絶縁層５の上面から低誘電率絶縁層５及びストッパ絶縁層４を貫通し、層間絶縁層２３に達するように設けられる。内部に第１配線３２が形成される。配線溝７の底部は、層間絶縁層３の上部の一部である接触部３−１に対応する。
【００５６】
第１テーパー部１０は、配線溝７において、配線溝７の側壁と底部（接触部３−１）とが交わる交差部分（底部の端部）に設けられている。底部の中央に向うテーパー面を有する。第１テーパー部１０は、前述の交差部分を埋めて、バリアメタル層８用の膜が形成しにくい交差部分の形状を改善している。
【００５７】
第１テーパー部１０は、アスペクト比（配線厚み／配線幅）が大きい配線溝７に対して適用することが好ましい。アスペクト比が大きいほど配線溝７の底部の端部へバリアメタル層８を形成し難くなるからである。バリアメタル層８の底部の端部への形成が困難なアスペクト比としては、アスペクト比≧２．０、である。
【００５８】
第１テーパー部１０は、層間絶縁層３の上部をエッチングして形成する。すなわち、スパッタエッチングの条件を適切に制御することにより、層間絶縁層３の上部からスパッタされた材料が交差部分に付着して、第１テーパー部１０が形成される。従って、第１テーパー部１０の材質は、層間絶縁層３と同じ絶縁体である。この場合、層間絶縁層３からスパッタされた絶縁体の体積と、第１テーパー部１０の体積とが概ね等しいので、第１配線３２の断面積は、殆ど変化しない。従って、配線の設計を殆ど変えることなく、第１テーパー部１０を設けることができる。
【００５９】
第１配線３２は、配線溝７を埋めるように設けられている。第１配線３２は、バリアメタル層８と導体部９とを含む。第１配線３２の大きさは、例えば、幅２２０ｎｍ、深さ４５０ｎｍである。
【００６０】
バリアメタル層８は、配線溝７の側壁（第１テーパー部１０のテーパー面を含む）及び底部を覆うように設けられている。スパッタ法により形成された金属薄膜である。導体部９が層間絶縁層５へ拡散することや、導体部９が凝集することを防止する。高融点金属（耐酸化性金属）あるいはその窒化物である。例えば、タンタルや窒化タンタル、窒化チタン、それらの積層膜などである。本実施例では、タンタル／窒化タンタル（Ｔａ／ＴａＮ）の積層膜である。膜厚は、例えば、およそ３０ｎｍである。
【００６１】
導体部９は、バリアメタル層８を設けられた配線溝７を満たす（埋める）ように設けられている。スパッタ法、メッキ法などにより形成された金属である。この部分は、配線用に、抵抗率の低い金属で形成される。例えば、銅、銅−アルミニウムのような銅を含む金属である。本実施例では、銅（Ｃｕ）を用いる。
【００６２】
ストッパ絶縁層１４は、低誘電率絶縁層５と第１配線３２とを覆うように設けられている。材質、製法及び膜厚は、ストッパ絶縁層４と同様である。
【００６３】
また、層間絶縁層１５は、ストッパ絶縁層１４を覆うように設けられている。材質及び製法は、層間絶縁層３と同様である。膜厚は、例えば、およそ４００ｎｍである。
【００６４】
ビアホール１７は、層間絶縁層１５の上面から層間絶縁層１５及びストッパ絶縁層１４を貫通し、第１配線３２に達するように設けられる。内部にビアプラグ３３が形成される。ビアホール１７の底部は、第１配線３２の上部の一部である接合部３２−１に対応する。
【００６５】
第２テーパー部２０は、ビアホール１７において、ビアホール１７の側壁と底部（接合部３２−１）とが交わる交差部分（底部の端部）に設けられている。底部の中央に向うテーパー面を有する。第２テーパー部２０は、前述の交差部分を埋めて、バリアメタル層１８用の膜が形成しにくい交差部分の形状を改善している。第２テーパー部２０は、バリアメタル層１８と導体部１９と共にビアプラグ３３を形成する。
【００６６】
第２テーパー部２０は、アスペクト比が大きいビアホール１７に対して適用することが好ましい。アスペクト比が大きいほどビアホール１７の底部の端部へバリアメタル層１８を形成し難くなるからである。バリアメタル層１８の底部の端部への形成が困難なアスペクト比としては、アスペクト比≧２．０、である。
【００６７】
第２テーパー部２０は、第１配線３２の上部をスパッタエッチングして形成する。すなわち、スパッタエッチングの条件を適切に制御することにより、第１配線部６の上部からスパッタされた材料が交差部分に付着して、第２テーパー部２０が形成される。従って、第２テーパー部２０の材質は第１配線３２と同じ銅を含む金属である。スパッタエッチングの温度は、第２テーパー部２０を形成する部分の温度が銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。第２テーパー部２０は、銅を含む金属であるので、ビアプラグ３３の抵抗値はほとんど変化しない。すなわち、配線の設計を殆ど変えることなく、第２テーパー部２０を設けることができる。
【００６８】
ビアプラグ３３は、ビアホール１７を埋めるように設けられている。ビアプラグ３３は、バリアメタル層１８と導体部１９と第２テーパー部２０とを含む。ビアプラグ３３の大きさは、例えば、幅２００ｎｍ、深さ４５０ｎｍである。
【００６９】
バリアメタル層１８は、ビアホール１７の側壁（第２テーパー部２０のテーパー面を含む）及び底部を覆うように設けられている。スパッタ法により形成された金属薄膜である。導体部１９が層間絶縁層１５へ拡散することや、導体部１９が凝集することを防止する。高融点金属（耐酸化性金属）あるいはその窒化物である。例えば、タンタルや窒化タンタル、窒化チタン、それらの積層膜などである。本実施例では、タンタル／窒化タンタル（Ｔａ／ＴａＮ）の積層膜である。膜厚は、例えば、およそ３０ｎｍである。成膜温度は、成膜時に第２テーパー部２０の温度が第２テーパー部２０に含まれる銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。
【００７０】
導体部１９は、バリアメタル層１８を設けられたビアホール１７を満たす（埋める）ように設けられている。スパッタ法、メッキ法などにより形成された金属である。この部分は、コンタクト用に、抵抗率の低い金属で形成される。例えば、銅、銅−アルミニウムのような銅を含む金属である。本実施例では、銅（Ｃｕ）を用いる。
【００７１】
ストッパ絶縁層２４は、層間絶縁層１５を覆うように設けられている。材質、製法及び膜厚は、ストッパ絶縁層４と同様である。
【００７２】
低誘電率絶縁層２５は、ストッパ絶縁膜２４を覆うように設けられている。材質、製法及び膜厚は、低誘電率絶縁層５と同様である。
【００７３】
配線溝２７は、低誘電率絶縁層２５の上面からビアプラグ３３及び層間絶縁層１５に達するように設けられる。内部に第２配線３４が形成される。配線溝２７の底部は、ビアプラグ３３の上部の一部である接合部３３−１に対応する。
【００７４】
第３テーパー部３０は、配線溝２７において、配線溝２７の側壁と底部（接合部３３−１）とが交わる交差部分（底部の端部）に設けられている。底部の中央に向うテーパー面を有する。第３テーパー部３０は、前述の交差部分を埋めて、バリアメタル層２８用の膜が形成しにくい交差部分の形状を改善している。第３テーパー部３０のビアプラグ３３との接続部分は、バリアメタル層２８と導体部２９と共に第２配線３４を形成する。
【００７５】
第３テーパー部３０は、アスペクト比（配線厚み／配線幅）が大きい配線溝２７に対して適用することが好ましい。アスペクト比が大きいほど配線溝２７の底部の端部へバリアメタル層２８を形成し難くなるからである。バリアメタル層２８の底部の端部への形成が困難なアスペクト比としては、アスペクト比≧２．０、である。
【００７６】
第３テーパー部３０は、ビアプラグ３３及び層間絶縁層１５（ただし、主にビアプラグ３３）の上部をエッチングして形成する。すなわち、スパッタエッチングの条件を適切に制御することにより、ビアプラグ３３及び層間絶縁層１５の上部からスパッタされた材料が交差部分に付着して、第３テーパー部３０が形成される。従って、第３テーパー部３０の材質は、ビアプラグ３３上（断面Ｓ１）において主成分がビアプラグ３３と同じ銅を含む金属であり、一部に層間絶縁層１５と同じ絶縁体を含むことがある。また、層間絶縁層１５上（断面Ｓ２）において主成分が層間絶縁層１５と同じ絶縁体を含む。スパッタエッチングの温度は、第３テーパー部３０を形成する部分の温度が銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。この場合、ビアプラグ３３上での第３テーパー部３０の抵抗率は、概ねビアプラグ３３の金属の抵抗率となるので、第１配線３２の断面積は、殆ど変化しない。また、層間絶縁層１５からスパッタされた絶縁体の体積と、第３テーパー部３０の体積とが概ね等しいので、第２配線３４の断面積は、殆ど変化しない。従って、配線の設計を殆ど変えることなく、第３テーパー部３０を設けることができる。
【００７７】
第２配線３４は、配線溝２７を埋めるように設けられている。第２配線３４は、バリアメタル層２８と導体部２９とを含む。第２配線３４の大きさは、例えば、幅２２０ｎｍ、深さ４５０ｎｍである。
【００７８】
バリアメタル層２８は、配線溝７の側壁（第３テーパー部３０のテーパー面を含む）及び底部を覆うように設けられている。材質、製法及び膜厚は、バリアメタル層８と同様である。ただし、成膜温度は、成膜時に第３テーパー部３０の温度が第３テーパー部３０に含まれる銅（Ｃｕ）を凝集させない程度に低いことが好ましい。そのような温度として、室温又はそれ以下の温度に基板４０を保つことが好ましい。
【００７９】
導体部２９は、バリアメタル層２８を設けられた配線溝２７を満たす（埋める）ように設けられている。材質及び製法は、導体部９と同様である。
【００８０】
ストッパ絶縁層３６は、低誘電率絶縁層２５と第２配線３４とを覆うように設けられている。材質、製法及び膜厚は、ストッパ絶縁層４と同様である。
【００８１】
ここで、第１テーパー部１０〜第３テーパー部３０について更に説明する。
【００８２】
図３（ａ）は、第１テーパー部１０及び第３テーパー部３０を含む配線溝７及び配線溝２７の断面を含む斜視図である。軸Ｍは、基板４０に垂直な方向の軸を示す。第１テーパー部１０及び第３テーパー部３０の構造は同じなので、ここでは、第１テーパー部１０について説明する。
【００８３】
第１テーパー部１０は、配線溝７の側壁７−１と底部である接触部３−１との交差部分（底部の端部）に沿って設けられている。そして、底部の中央に向うテーパー面１０−１を有する。このテーパー面１０−１により、配線溝７における底部の端部のようなバリアメタル層８の形成し難い場所をなくすことが出来る。
【００８４】
テーパー面１０−１と底部（接触部３−１）とで形成される面は、軸Ｍの図中の矢印に示される方向（低誘電率絶縁層５から基板４０に向かう方向）について、凸に滑らかに形成されていても良い。この場合も、この凸に滑らかなため、配線溝７におけるバリアメタル層８の形成し難い場所をなくすことが出来る。
【００８５】
第１テーパー部１０は、以下のような形状でも良い。すなわち、配線溝７における基板４０に垂直な方向の断面に関して、側壁７−１における第４有効面（図中Ｓ４で表示）と、テーパー面１０−１における第５有効面（図中Ｓ５で表示）とが交差する角度（図中θ３で表示）が９０度を超え、１８０度未満となる。それと同時に、第５有効面と接触部３−１における第５有効面（図中Ｓ６で表示）とが交差する角度（図中θ４で表示）が９０度を超え、１８０度未満となる。テーパーこの場合も、各有効面の交差部分の角度が緩やかになるので、配線溝７におけるバリアメタル層８の形成し難い場所をなくすことが出来る。ただし、各有効面は、平面である必要はなく、バリアメタル層８の形成が困難にならない程度に曲面や小さな凹凸を有していても良い。
【００８６】
すなわち、側壁７−１（第１配線３２）の幅に比較して、底部の幅は第１テーパー部１０により絞られて、小さくなっている。テーパー面１０−１において、その幅は、上部における側壁７−１の幅に等しい値から単調に減少し、底部における接触部３−１の幅と等しい値となる。
【００８７】
このような側壁７−１、テーパー面１０−１及び接触部３−１を含む配線溝７の底側の形状により、配線溝７の底に均一のバリアメタル層８を容易に形成することが出来る。それに加えて、側壁７−１の下方かつ第１テーパー部１０よりも上の側壁７−１であって、バリアメタル層８の形成しにくい場所（以下、「難成膜箇所」ともいう）についても以下のような効果がある。まず、難成膜箇所よりも下側については、テーパー面１０−１にバリアメタル層８が容易に形成される。一方、難成膜箇所よりも上側については、側壁７−１の上部でありバリアメタル層８が容易に形成される。すなわち、バリアメタル層８用の膜を成膜中に、難成膜箇所の上下から膜成長が進むことになる。従って、難成膜箇所にも、確実にバリアメタル層８を形成することが出来る。以上から、配線溝７におけるバリアメタル層８の形成し難い場所をなくすことが可能となる。そして、配線溝７の内面全体にバリアメタル層８を確実に形成することが可能となる。
【００８８】
図３（ｂ）は、第２テーパー部２０を含むビアホール１７の断面を含む斜視図である。軸Ｌは、円柱形状のビアホール１７の中心軸を示す。
【００８９】
第２テーパー部２０は、ビアホール１７の側壁１７−１と底部である接合部６−１との交差部分（底部の端部）に沿って設けられている。そして、底部の中央に向うテーパー面２０−１を有する。このテーパー面２０−１により、ビアホール１７における底部の端部のようなバリアメタル層１８の形成し難い場所をなくすことが出来る。
【００９０】
テーパー面１０−１と底部（接合部３２−１）とで形成される面は、軸Ｌの図中の矢印に示される方向（層間絶縁層１５から基板４０に向かう方向）について、凸に滑らかに形成されていても良い。この場合も、この凸に滑らかなため、ビアホール１７におけるバリアメタル層１８の形成し難い場所をなくすことが出来る。
【００９１】
第２テーパー部２０は、以下のような形状でも良い。すなわち、ビアホール１７における基板４０に垂直な方向の断面に関して、側壁１７−１における第１有効（内周）面（図中Ｓ１で表示）と、テーパー面２０−１における第２有効（内周）面（図中Ｓ２で表示）とが交差する角度（図中θ１で表示）が９０度を超え、１８０度未満となる。それと同時に、第２有効面と接合部３２−１における第３有効面（図中Ｓ３で表示）とが交差する角度（図中θ２で表示）が９０度を超え、１８０度未満となる。この場合も、各有効面の交差部分の角度が緩やかになるので、ビアホール１７におけるバリアメタル層１８の形成し難い場所をなくすことが出来る。ただし、各有効面は、平面である必要はなく、バリアメタル層１８の形成が困難にならない程度に曲面や小さな凹凸を有していても良い。
【００９２】
すなわち、側壁１７−１の直径に比較して、底部の直径は第２テーパー部２０により絞られて、小さくなっている。テーパー面２０−１において、その直径は、上部での側壁１７−１の直径に等しい値から単調に減少し、底部での接合部３２−１の直径と等しい値となる。
【００９３】
このような側壁１７−１、テーパー面２０−１及び接合部３２−１を含むビアホール１７の底側の形状により、ビアホール１７の底に均一のバリアメタル層１８を容易に形成することが出来る。それに加えて、側壁１７−１の下方かつ第２テーパー部２０よりも上の側壁１７−１であって、バリアメタル層１８の形成しにくい難成膜箇所についても以下のような効果がある。まず、難成膜箇所よりも下側については、テーパー面２０−１にバリアメタル層１８が容易に形成される。一方、難成膜箇所よりも上側については、側壁１７−１の上部でありバリアメタル層１８が容易に形成される。すなわち、バリアメタル層１８用の膜を成膜中に、難成膜箇所の上下から膜成長が進むことになる。従って、難成膜箇所にも、確実にバリアメタル層１８を形成することが出来る。以上から、ビアホール１７におけるバリアメタル層１８の形成し難い場所をなくすことが可能となる。そして、ビアホール１７の内面全体にバリアメタル層８を確実に形成することが可能となる。
【００９４】
たたし、ビアホール１７は、正確な円柱形状をなしている必要はなく、また、角柱形状でも良い。その場合、軸Ｌは、底部の中央付近を通過する基板４０に垂直な直線を示す。
【００９５】
次に、本発明の半導体装置の製造方法の実施の形態について説明する。
【００９６】
図４から図１１、及び図１は、本発明の半導体装置の製造方法の実施の形態を示す断面図である。シングルダマシン構造の配線の製造方法を示している。ここでは、２つの層のそれぞれに設けられた配線と、それらを繋ぐコンタクトとを形成する。
【００９７】
図４（ａ）を参照して、基板４０上において、層間絶縁膜３ａを覆うようにストッパ絶縁膜４ａが設けられる。そしてその上を覆うように、低誘電率絶縁膜５ａが設けられる。
【００９８】
続いて、図４（ａ）の状態において、まず、低誘電率絶縁膜５ａ上に形成されたフォトレジストに、配線溝７の形状を露光する。そして、配線溝７の形状のフォトレジストを除去する。次に、低誘電率絶縁膜５ａをストッパ絶縁膜４ａまで選択的にエッチングし、配線溝７の上部を形成する。その後、ストッパ絶縁膜４ａをエッチバックし、配線溝７の下部を形成する。このとき、配線溝７の底部には、層間絶縁膜３ａの上部の一部が露出する。続いて、フォトレジストをアッシングにより除去する。その後、有機剥離液により、配線溝７を洗浄する。そして、非水系溶液により、配線溝７をリンスする。以上により、図４（ｂ）のように配線溝７が形成される。このとき、配線溝７を形成された層間絶縁膜５ａ及びストッパ絶縁膜４ａを、それぞれ層間絶縁層５及びストッパ絶縁層４とする。
【００９９】
次に、図４（ｂ）の状態において、Ａｒイオンを配線溝７の底部に照射するスパッタエッチングを行う。それにより、配線溝７底部に露出した層間絶縁膜３ａ上部が、スパッタされる。スパッタされた層間絶縁膜３ａの材料は、配線溝７の側壁と底部とが交わる交差部分に堆積する。この部分が第１テーパー部１０である。また、層間絶縁膜３ａの上部のエッチングされた後の部分が接触部３−１である。この状態が、図４（ｃ）である。このとき、配線溝７ａとなる。接触部３−１を形成された層間絶縁膜３ａを、層間絶縁層３とする。
【０１００】
このとき、層間絶縁膜３ａをＡｒイオンでスパッタする条件は、製造される半導体装置の各部の材料や寸法に基づいて、実験的に決定される。
【０１０１】
一例としては、以下のような条件を用いることが出来る。
【０１０２】
配線溝の大きさ：開口部０．２２μｍ×深さ０．４μｍ
アスペクト比：２
スパッタ圧力：０．３ｍＴｏｒｒ（Ａｒガス）
投入ＲＦ電力（１３．５６ＭＨｚ）： ３００Ｗ／１００ｃｍ２
基板温度（ウェハ温度）：室温以下
次に、図４（ｃ）の状態において、配線溝７ａの側壁（第１テーパー部１０の側壁を含む）及び底部と低誘電率絶縁層５の表面とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜８ａをスパッタ法で形成する。このとき、第１テーパー部１０が配線溝７ａの側壁と底部とが交わる交差部分に存在する。交差部分の角が埋まることにより、バリアメタル膜８ａの材料を、容易に、配線溝７ａの底の隅にも行き渡らせることが出来るようになる。そして、図３（ａ）で説明したように、難成膜箇所にもバリアメタル膜８ａを形成することが出来る。すなわち、配線溝７ａ全体にバリアメタル膜８ａを成膜することが可能となる。この状態が、図４（ｄ）である。このとき、配線溝７ｂとなる。
【０１０３】
続いて、図４（ｄ）の状態において、バリアメタル膜８ａを覆うようにシード導体膜９ａを設ける。シード導体膜９ａは、スパッタ法、ＣＶＤ法などにより形成された金属薄膜である。導体部９を構成する材料で形成される。ここでは、スパッタ法により銅（Ｃｕ）薄膜を形成する。シード導体膜９ａは、後述するように、銅メッキで導体部９を完成させる際、そのシードとなる。この状態が、図５（ａ）である。このとき、配線溝７ｃとなる。
【０１０４】
次に、図５（ａ）の状態において、シード導体膜９ａを覆い、且つ、配線溝７ｃを埋めるようにＣｕからなる導体膜９ｂをメッキ法により形成する。この状態が、図５（ｂ）である。
【０１０５】
続いて、図５（ｂ）の状態において、層間絶縁層５の表面が露出し、シート導体膜９ａ及び導体膜９ａを埋め込まれた配線溝７の上方における不要な膜を無くすように、バリアメタル膜８ａ、シード導体膜９ａ及び導体膜９ｂをＣＭＰで除去する。このようにして、バリアメタル層８及び導体層９ｃとからなる第１配線３２ａが形成される。この状態が、図５（ｃ）である。
【０１０６】
次に、図５（ｃ）の状態において、第１配線３２ａと層間絶縁層５とを覆うようにストッパ絶縁膜１４ａが設けられる。この状態が、図５（ｄ）である。
【０１０７】
図５（ｄ）を参照して、ストッパ絶縁膜１４ａを覆うように層間絶縁膜１５ａが設けられる。この状態が、図６（ａ）である。
【０１０８】
続いて、図６（ａ）の状態において、層間絶縁膜１５ａ上に形成されたフォトレジストに、ビアホール１７の形状を露光する。そして、ビアホール１７の形状のフォトレジストを除去する。次に、層間絶縁膜１５ａをストッパ絶縁膜１４ａまで選択的にエッチングし、ビアホール１７の上部を形成する。続いて、フォトレジストをアッシングにより除去する。その後、ストッパ絶縁膜１４ａをエッチバックし、ビアホール１７の下部を形成する。このとき、ビアホール１７の底部には、第１配線３２ａの上部の一部が露出する。その後、有機剥離液により、ビアホール１７を洗浄する。そして、非水系溶液により、ビアホール１７をリンスする。以上により、図６（ｂ）のようにビアホール１７が形成される。ビアホール１７は、円柱状の空間（孔）である。このとき、ビアホール１７を形成されたストッパ絶縁膜１４ａと層間絶縁膜１５ａを、それぞれ、ストッパ絶縁層１４と層間絶縁層１５ｂとする。
【０１０９】
次に、図６（ｂ）の状態において、Ａｒイオンをビアホール１７の底部に照射するスパッタエッチングを行う。それにより、ビアホール１７底部に露出した第１配線３２ａ（導体部９ｃ）の上部のＣｕが、スパッタされる。スパッタされたＣｕの全部又は一部は、ビアホール１７の側壁と底部とが交わる交差部分に堆積する。この部分が第２テーパー部２０である。また、第１配線３２ａの上部のエッチングされた部分（ビアホール１７の底部）が接合部３２−１である。この状態が、図７（ａ）である。
【０１１０】
第２テーパー部２０は、第１配線３２ａと同じ導体（Ｃｕ）であるので、ビアプラグ３３の断面積を減少させない。従って、ビアプラグ３３の抵抗値に影響を与えない。このスパッタエッチングは、ビアホール１７の底部の温度が室温以下となるように行う。従って、第２テーパー部２０のＣｕは、凝集しない。また、このプロセスは、同時にビアホール１７表面の酸化膜を除去する。すなわち、ビアプラグ３３と第１配線３２ａとの接触抵抗を低減することも出来る。このとき、ビアホール１７、第１配線３２ａ、導体部９ｃは、ビアホール１７ａ、第１配線３２、導体部９となる。
【０１１１】
このとき、第１配線３２ａをＡｒイオンでスパッタ（スパッタエッチング）する条件は、製造される半導体装置の各部の材料や寸法に基づいて、実験的に決定される。
【０１１２】
一例としては、以下のような条件を用いることが出来る。
【０１１３】
ビアホールの大きさ：開口部０．２μｍ×深さ０．４μｍ
アスペクト比：２．０
スパッタ圧力：０．３ｍＴｏｒｒ（Ａｒガス）
投入ＲＦ電力：３００Ｗ／１００ｃｍ２ （１３．５６ＭＨｚ）
ウェハ温度：室温以下
次に、図７（ａ）の状態において、ビアホール１７ａの側壁（第２テーパー部２０の側壁を含む）及び底部と層間絶縁層１５ｂの表面とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜１８ａをスパッタ法で形成する。このとき、第２テーパー部２０がビアホール１７ａの側壁と底部とが交わる交差部分に存在する。交差部分の角が埋まることにより、バリアメタル膜１８ａの材料を、容易に、ビアホール１７ａの底の隅にも行き渡らせることが出来るようになる。そして、図３（ｂ）で説明したように、難成膜箇所にもバリアメタル膜１８ａを形成することが出来る。すなわち、ビアホール１７ａ全体にバリアメタル膜１８ａを成膜することが可能となる。この状態が、図７（ｂ）である。このとき、ビアホール１７ｂとなる。
【０１１４】
このスパッタは、ビアホール１７の底部の温度が室温以下となるように行う。従って、第２テーパー部２０のＣｕは、凝集しない。また、一度、バリアメタル膜１８ａを成膜すると、第２テーパー部２０のＣｕの表面エネルギーをゼロにすることが出来る。それにより、第２テーパー部２０のＣｕの凝集を抑制することが出来る。
【０１１５】
続いて、図７（ｂ）の状態において、バリアメタル膜１８ａを覆うようにシード導体膜１９ａを設ける。シード導体膜１９ａは、スパッタ法、ＣＶＤ法などにより形成された金属薄膜である。導体部１９を構成する材料で形成される。ここでは、スパッタ法により銅（Ｃｕ）薄膜を形成する。シード導体膜１９ａは、後述するように、銅メッキで導体部１９を完成させる際、そのシードとなる。この状態が、図８（ａ）である。このとき、ビアホール１７ｃとなる。
【０１１６】
次に、図８（ａ）の状態において、シード導体膜１９ａを覆い、且つ、ビアホール１７ｃを埋めるようにＣｕからなる導体膜１９ｂをメッキ法により形成する。この状態が、図８（ｂ）である。
【０１１７】
続いて、図８（ｂ）の状態において、層間絶縁層１５ｂの表面が露出し、シート導体膜１９ａ及び導体膜１９ａを埋め込まれたビアホール１７の上方における不要な膜を無くすように、バリアメタル膜１８ａ、シード導体膜１９ａ及び導体膜１９ｂをＣＭＰで除去する。このようにして、バリアメタル層１８ｂ、導体層１９ｃ及び第２テーパー部２０からなるビアプラグ３３ａ（コンタクト）が形成される。この状態が、図９（ａ）である。
【０１１８】
次に、図９（ａ）の状態において、ビアプラグ３３ａと層間絶縁層１５ｂとを覆うようにストッパ絶縁膜２４ａが設けられる。更に、ストッパ絶縁膜２４ａを覆うように低誘電率絶縁膜２５ａが設けられる。この状態が、図９（ｂ）である。
【０１１９】
次に、図９（ｂ）の状態において、まず、低誘電率絶縁膜２５ａ上に形成されたフォトレジストに、配線溝２７の形状を露光する。そして、配線溝２７の形状のフォトレジストを除去する。次に、低誘電率絶縁膜２５ａをストッパ絶縁膜２４ａまで選択的にエッチングし、配線溝２７の上部を形成する。続いて、フォトレジストをアッシングにより除去する。その後、ストッパ絶縁膜２４ａをエッチバックし、配線溝２７の下部を形成する。このとき、配線溝２７の底部には、層間絶縁層１５ｂの表面の一部及びビアプラグ３３の上部が露出する。その後、有機剥離液により、配線溝２７を洗浄する。そして、非水系溶液により、配線溝２７をリンスする。以上により、図１０のように配線溝２７が形成される。このとき、配線溝２７を形成されたストッパ絶縁膜２４ａと低誘電率絶縁膜２５ａを、それぞれ、ストッパ絶縁層２４と低誘電率絶縁層２５とする。
【０１２０】
次に、図１０の状態において、Ａｒイオンを配線溝２７の底部に照射するスパッタエッチングを行う。それにより、（１）ビアプラグ３２と接続している箇所（図２、断面Ｓ１）は、配線溝２７底部に露出した層間絶縁層１５ｂの表面の一部及びビアプラグ３３ａ上部が、スパッタされる。スパッタされた層間絶縁層１５ｂ及びビアプラグ３３ａの材料は、配線溝２７の側壁と底部とが交わる交差部分に堆積する。（２）一方、ビアプラグ３２と接続せず配線溝２７のみの箇所（図２、断面Ｓ２）は、配線溝２７底部に露出した層間絶縁層１５ｂの表面の一部が、スパッタされる。
【０１２１】
これらのスパッタリングされた部分が第３テーパー部３０である。また、ビアプラグ３３ａの上部のエッチングされた後の部分、又は、層間絶縁層１５の上部のエッチングされた後の部分が接合部３３−１である。この状態が、図１１である。このとき、層間絶縁層１５ｂ、配線溝２７、ビアプラグ３３ａ（導体部１９ａ）は、それぞれ層間絶縁層１５、配線溝２７ａ、ビアプラグ３３（導体部１９）となる。
【０１２２】
第３テーパー部３０は、ビアプラグ３２と接続している箇所については、その大部分はビアプラグ３３ａと同じ導体（Ｃｕ）であるので、第２配線３４の断面積を減少させない。従って、第２配線３４の抵抗値に影響を与えない。このスパッタエッチングは、配線溝２７の底部の温度が室温以下となるように行う。従って、第３テーパー部３０のＣｕは、凝集しない。また、このプロセスは、同時に配線溝２７表面の酸化膜を除去する。すなわち、第２配線３４とビアプラグ３３との接触抵抗を低減することも出来る。
【０１２３】
このとき、層間絶縁層１５及びビアプラグ３３ａをＡｒイオンでスパッタする条件は、製造される半導体装置の各部の材料や寸法に基づいて、実験的に決定される。一例としては、前述の層間絶縁膜３ａをＡｒイオンでスパッタする場合と同様の条件を用いることが出来る。
【０１２４】
次に、図１１の状態において、配線溝２７ａの側壁（第３テーパー部３０の側壁を含む）及び底部と低誘電率絶縁層２５の表面とを覆うように、Ｔａ／ＴａＮからなるバリアメタル膜２８ａをスパッタ法で形成する。このとき、第３テーパー部３０が配線溝２７ａの側壁と底部とが交わる交差部分に存在する。交差部分の角が埋まることにより、バリアメタル膜２８ａの材料を、容易に、配線溝２７ａの底の隅にも行き渡らせることが出来るようになる。そして、図３（ａ）で説明したように、難成膜箇所にもバリアメタル膜２８ａを形成することが出来る。すなわち、配線溝２７ａ全体にバリアメタル膜２８ａを成膜することが可能となる。この状態は、図示していないが、図４（ｄ）の場合と同様である。
【０１２５】
このスパッタは、配線溝２７の底部の温度が室温以下となるように行う。従って、第３テーパー部３０のＣｕは、凝集しない。また、一度、バリアメタル膜２８ａを成膜すると、第３テーパー部３０のＣｕの表面エネルギーをゼロにすることが出来る。それにより、第３テーパー部３０のＣｕの凝集を抑制することが出来る。
【０１２６】
以下、第１配線３２の場合と同様にして、バリアメタル膜２８ａを覆うシード導体膜２９ａ、シード導体膜２９ａを覆い配線溝２７を埋める導体膜２９ｂを連続して形成する。その後、低誘電率絶縁層２５の表面が露出し、シート導体膜２９ａ及び導体膜２９ａを埋め込まれた配線溝２７の上方における不要な膜を無くすように、バリアメタル膜２８ａ、シード導体膜２９ａ及び導体膜２９ｂをＣＭＰで除去する。このようにして、バリアメタル層２８、導体層２９及び第３テーパー部３０とからなる第２配線３４が形成される。そして、その上にストッパ絶縁層３６を形成した状態が、図１である。
【０１２７】
以上の図４から図１１、及び図１のプロセスを具備する方法により、本発明の半導体装置が製造される。
【０１２８】
本発明では、第１テーパー部１０及び第３テーパー部３０を、それぞれ第１配線３２及び第２配線３４の底部に設けている。同様に、第２テーパー部２０をビアホール１７の底部に設けている。従って、バリアメタル膜を、配線及びビアホールの底部の全面に均一に成膜することができる。加えて、難成膜箇所の上下からバリアメタル膜が成長するので、難成膜箇所についてもバリアメタル膜を確実に成膜することが出来る。従って、配線及びビアホールの内面全体にバリアメタル膜を確実に形成することが可能となる。
【０１２９】
それにより、バリアメタル膜が概ねに均一に成膜されるので、シード導体膜や導体膜は、配線及びビアホールの外側の低誘電率絶縁層や層間絶縁層、ストッパ絶縁層に直接接触することは無い。従って、後工程のプロセスによる熱サイクルにより発生する、銅（Ｃｕ）のマイグレーションや凝集を防止することが可能となる。そして、配線における断線を防止することが出来、配線の信頼性を向上させることが可能となる。
【０１３０】
本実施の形態では、第１配線３２、ビアプラグ３３及び第２配線３４の上部をスパッタエッチングして第１テーパー部１０〜第３テーパー部３０を設けている。しかし、成膜により各テーパー部を形成しても良い。それを示しているのが図１２である。
【０１３１】
図１２は、テーパー部を形成する他の方法を示す断面図である。ここでは、第１テーパー部１０〜第３テーパー部３０のうち、第２テーパー部２０を例にして説明する。図６（ｂ）の状態において、ビアホール１７の側面及び底部と層間絶縁層１５の表面に、第２テーパー部２０を形成する材料で薄膜２０ａを形成する。この膜は、バリアメタル膜１８ａよりも厚く成膜することが好ましい。例えば、６０ｎｍである。この場合、第２テーパー部２０が無くてもビアホール１７の内側前面に概ね均一に成膜することが出来る。この状態が、図１２（ａ）である。このとき、ビアホール１７ｄとなる。
【０１３２】
その後、薄膜２０ａをエッチバックする。エッチバックの条件を適切に制御することにより、薄膜２０ａの一部を、ビアホール１７ｄの底部と側壁との交差部に残すことが出来る。その部分は、第２テーパー部２０のような形状を有するテーパー部２０ｂとなる。この状態が図１２（ｂ）である。これは、図７（ａ）に対応する。他のプロセスは、上記実施の形態と同様である。
【０１３３】
図１２の場合、エッチバックの条件は、薄膜２０ａの材料や、製造される半導体装置の各部の材料及び寸法に基づいて、実験的に決定される。また、薄膜２０ａの材料は、金属であることが好ましい。テーパー部２０ｂによるビアプラグ３３の断面積を減少させないからである。更に、バリアメタル膜１８ａよりも、より均一に成膜しやすい金属が好ましい。図１２（ａ）のように成膜を行う際、ビアホール１７ｄの底部と側壁との交差部にも確実に成膜できるからである。そのような金属としては、アルミニウムが例示される。アルミニウムの場合、層間絶縁層１５や、ストッパ絶縁層１４に拡散することがない。
【０１３４】
この場合でも、図４から図１１、及び図１のプロセスで製造した半導体装置と同様の効果を得ることが出来る。
【０１３５】
また、テーパー部２０ｂを形成する材料の選択の幅を広げることが出来る。それにより、テーパー部２０ｂの形成の信頼性をより向上できる。
【０１３６】
【発明の効果】
本発明により、コンタクトを含む配線におけるバリアメタル膜を確実に成膜し、コンタクトを含む配線の信頼性を向上することができる。
【図面の簡単な説明】
【図１】図１は、本発明の半導体装置の実施の形態の構成を示す断面図である。
【図２】図２は、半導体装置における二層の配線とそれらを繋ぐビアプラグの部分の斜視図である。
【図３】図３（ａ）は、テーパー部を含む配線の断面を含む斜視図である。図３（ｂ）は、テーパー部を含むビアホールの断面を含む斜視図である。
【図４】図４（ａ）〜（ｄ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図５】図５（ａ）〜（ｄ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図６】図６（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図７】図７（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図８】図８（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図９】図９（ａ）（ｂ）は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図１０】図１０は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図１１】図１１は、本発明の半導体装置の製造方法の実施の形態の構成を示す断面図である。
【図１２】図１２（ａ）（ｂ）は、テーパー部を形成する他の方法を示す断面図である。
【図１３】図１３（ａ）〜（ｄ）は、従来のシングルダマシン構造のビアプラグの製造方法を示す断面図である。
【図１４】図１４（ａ）〜（ｄ）は、従来のシングルダマシン構造のビアプラグの製造方法を示す断面図である。
【図１５】図１５（ａ）〜（ｄ）は、従来のシングルダマシン構造のビアプラグの製造方法を示す断面図である。
【図１６】図１６（ａ）（ｂ）は、アスペクト比が大きいシングルダマシン構造のビアプラグを示す断面図である。
【符号の説明】
３、５ 層間絶縁層
３−１ 接触部
３ｓ５ａ 層間絶縁膜
４、１４、２４ ストッパ絶縁層
４ａ、１４ａ、２４ａ ストッパ絶縁膜
５、２５ 低誘電率絶縁層
５ａ、２５ａ 低誘電率絶縁膜
７、７ａ、７ｂ、７ｃ、２７、２７ａ、２７ｂ 配線溝
７−１、１７−１、２７−１ 側壁
８、１８、２８ バリアメタル層
８ａ、１８ａ、２８ａ バリアメタル膜
９、１９、２９ 導体部
９ａ、１９ａ、２９ａ シード導体膜
９ｂ、１９ｂ、２９ｂ 導体膜
１０ 第１テーパー部
１０−１、２０−１、３０−１ テーパー面
１７、１７ａ、１７ｂ、１７ｃ、１７ｄ ビアホール
２０ 第２テーパー部
３０ 第３テーパー部
２０ａ 補助膜
３２ 第１配線
３２−１、３３−１ 接合部（底部）
３３ ビアプラグ
３４ 第２配線
４０ 基板
１０１、１０５、 層間絶縁層
１０５ａ 層間絶縁膜
１０２、１０４、１１２ ストッパ絶縁層
１０４ａ、１１２ａ ストッパ絶縁膜
１０３、１１３ 低誘電率絶縁層
１１３ａ 低誘電率絶縁膜
１０６ 第１配線
１０７ ビアホール
１０８、１１８ バリアメタル層
１０８ａ、１１８ａ バリアメタル膜
１０９、１１９ 導体部
１０９ａ、１１９ａ シード導体膜
１０９ｂ、１１９ｂ 導体膜
１１７ 配線溝
１２０ 端部
１４０ 基板
Claims (13)
- 基板上に設けられた下地層と、
前記下地層を覆うように設けられた第１絶縁層と、
前記第１絶縁層の表面から前記下地層へ延びる第１凹部における底部の端部に沿って設けられ、前記底部の中央に向うテーパー面を有するテーパー部と、
前記テーパー面と前記テーパー部に覆われていない前記第１凹部の側面及び底部とを覆うように設けられたバリアメタル層と、
前記バリアメタル層の表面を覆い、且つ、前記第１凹部を充填するように設けられた銅を含む金属からなる第１導体部と
を具備する
半導体装置。 - 請求項１に記載の半導体装置において、
前記下地層は、銅を含む金属からなる第２導体部を含み、
前記底部に、前記第２導体部の少なくとも一部が露出される
半導体装置。 - 請求項１又は２に記載の半導体装置において、
前記下地層は、第２絶縁層を含み、
前記底部に、前記第２絶縁層の一部が露出される
半導体装置。 - 請求項２に記載の半導体装置において、
前記第２導体部は、第１配線であり、
前記第１凹部は、前記第１配線と前記第１絶縁層上に形成される第２配線とを接続するビアプラグのコンタクトホールであり、
前記テーパー部は、実質的に前記第２導体部と同じ材料で構成される
半導体装置。 - 請求項３に記載の半導体装置において、
前記第１凹部は、前記第１絶縁層に延在する配線溝であり、
前記テーパー部の一部は、実質的に前記第２絶縁層と同じ材料で構成される
半導体装置。 - 請求項２に記載の半導体装置において、
前記テーパー部は、前記第２導体部と異なる材料で構成される
半導体装置。 - 請求項１乃至４のいずれか一項に記載の半導体装置において、
前記第１凹部のアスペクト比は、２以上である
半導体装置。 - （ａ）基板上の下地層の表面を覆うように設けられた第１絶縁層に、前記第１絶縁層の表面から前記下地層へ延びる第１凹部を形成するステップと、
（ｂ）前記第１凹部の底部の端部に沿って、前記底部の中央に向かうテーパー面を有するテーパー部を形成するステップと、
（ｃ）前記テーパー面と前記テーパー部に覆われていない前記第１凹部の側面及び底部と前記第１絶縁層の表面とを覆うように、バリアメタル膜を形成するステップと、
（ｄ）前記バリアメタル膜の表面を覆い、且つ、前記第１凹部を充填するように、銅を含む金属からなる第１導体部を形成するステップと、
（ｅ）前記第１絶縁層の表面が露出するように、前記バリアメタル膜と前記第１導体部とを除去し、前記第１凹部内に前記バリアメタル膜と前記第１導体部とを残存させるステップと
を具備する
半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記（ｂ）ステップは、
（ｂ１）前記底部に露出した前記下地層をスパッタエッチングし、エッチングされた前記下地層表面の材料を前記底部の端部に堆積させて、前記テーパー部を形成するステップを備える
半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記（ｂ）ステップは、
（ｂ２）前記側面と前記底部と前記第１絶縁層の表面とを覆うように、補助膜を形成するステップと、
（ｂ３）前記補助膜をエッチバックし、前記底部の端部に前記補助膜を残存させて、前記テーパー部を形成するステップと
を備える
半導体装置の製造方法。 - 請求項８乃至１０のいずれか一項に記載の半導体装置の製造方法において、
前記下地層は、銅を含む金属からなる第２導体部を含み、
前記底部の一部に、前記第２導電部の一部が露出される
半導体装置の製造方法。 - 請求項８乃至１１のいずれか一項に記載の半導体装置の製造方法において、
前記下地層は、第２絶縁層を含み、
前記底部の他の一部に、前記第２絶縁層の一部が露出される
半導体装置の製造方法。 - 基板上に設けられた銅を含む金属からなる配線と、
前記配線を覆うように設けられた絶縁膜と、
前記絶縁膜の表面から前記配線の上面へ延びるコンタクトホールに埋め込まれ、銅を含む金属からなるコンタクトプラグと、
前記コンタクトプラグと前記絶縁膜との間に設けられたバリアメタル膜と、
前記コンタクトホールの底部の側壁において、前記バリアメタル膜と前記絶縁膜との間に設けられ、前記配線と実質的に同じ材料からなる金属膜と
を具備する
半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003135051A JP2004342702A (ja) | 2003-05-13 | 2003-05-13 | 半導体装置及び半導体装置の製造方法 |
| US10/835,459 US20040251552A1 (en) | 2003-05-13 | 2004-04-30 | Semiconductor device and manufacturing method the same |
| KR1020040033822A KR20040098573A (ko) | 2003-05-13 | 2004-05-13 | 반도체장치 및 그 제조방법 |
| CNA2004100431691A CN1622321A (zh) | 2003-05-13 | 2004-05-13 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003135051A JP2004342702A (ja) | 2003-05-13 | 2003-05-13 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004342702A true JP2004342702A (ja) | 2004-12-02 |
Family
ID=33508153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003135051A Withdrawn JP2004342702A (ja) | 2003-05-13 | 2003-05-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040251552A1 (ja) |
| JP (1) | JP2004342702A (ja) |
| KR (1) | KR20040098573A (ja) |
| CN (1) | CN1622321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012057200A1 (ja) * | 2010-10-29 | 2012-05-03 | 株式会社フジクラ | 貫通配線基板の製造方法及び貫通配線基板 |
| JP5389672B2 (ja) * | 2008-01-21 | 2014-01-15 | ゴールドチャームリミテッド | 表示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| JP4832807B2 (ja) * | 2004-06-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7488679B2 (en) * | 2006-07-31 | 2009-02-10 | International Business Machines Corporation | Interconnect structure and process of making the same |
| US8241995B2 (en) * | 2006-09-18 | 2012-08-14 | International Business Machines Corporation | Bonding of substrates including metal-dielectric patterns with metal raised above dielectric |
| KR100790452B1 (ko) * | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| CN102054755B (zh) * | 2009-11-10 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| US10032712B2 (en) | 2013-03-15 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure |
| JP2016225471A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-05-13 JP JP2003135051A patent/JP2004342702A/ja not_active Withdrawn
-
2004
- 2004-04-30 US US10/835,459 patent/US20040251552A1/en not_active Abandoned
- 2004-05-13 KR KR1020040033822A patent/KR20040098573A/ko not_active Ceased
- 2004-05-13 CN CNA2004100431691A patent/CN1622321A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5389672B2 (ja) * | 2008-01-21 | 2014-01-15 | ゴールドチャームリミテッド | 表示装置 |
| WO2012057200A1 (ja) * | 2010-10-29 | 2012-05-03 | 株式会社フジクラ | 貫通配線基板の製造方法及び貫通配線基板 |
| JP2012099548A (ja) * | 2010-10-29 | 2012-05-24 | Fujikura Ltd | 貫通配線基板の製造方法及び貫通配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040098573A (ko) | 2004-11-20 |
| CN1622321A (zh) | 2005-06-01 |
| US20040251552A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744090B2 (en) | Damascene capacitor formed in metal interconnection layer | |
| KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US20030139034A1 (en) | Dual damascene structure and method of making same | |
| JP2015133509A (ja) | 銅プラグを有する半導体デバイスとその形成方法 | |
| JP4431580B2 (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| JP2004342702A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20070252277A1 (en) | Semiconductor devices and fabrication method thereof | |
| JP2003282728A (ja) | 半導体素子及びその製造方法 | |
| US7074712B2 (en) | Semiconductor device having multilevel interconnections and method of manufacturing the same | |
| JP2005340398A (ja) | 半導体装置およびその製造方法 | |
| KR100806034B1 (ko) | Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
| JP2002064140A (ja) | 半導体装置およびその製造方法 | |
| US6545358B2 (en) | Integrated circuits having plugs in conductive layers therein and related methods | |
| US6509257B1 (en) | Semiconductor device and process for making the same | |
| KR100335120B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6674171B2 (en) | Semiconductor device with a low resistance wiring | |
| US6559542B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7608535B2 (en) | Method for forming metal contact in semiconductor device | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| US7851917B2 (en) | Wiring structure and method of manufacturing the same | |
| KR100602124B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20010059520A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20030053167A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH10199977A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |