CN1622321A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1622321A
CN1622321A CNA2004100431691A CN200410043169A CN1622321A CN 1622321 A CN1622321 A CN 1622321A CN A2004100431691 A CNA2004100431691 A CN A2004100431691A CN 200410043169 A CN200410043169 A CN 200410043169A CN 1622321 A CN1622321 A CN 1622321A
Authority
CN
China
Prior art keywords
insulating barrier
conductor region
semiconductor device
film
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100431691A
Other languages
English (en)
Inventor
竹脇利至
国嶋浩之
小田典明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1622321A publication Critical patent/CN1622321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体器件，包括形成于衬底(40)上的下层(3、4、5、10、32)和覆盖下层的第一绝缘层(14、15)。形成的第一凹面区(17)从第一绝缘层的表面延伸至下层。第一锥形区(20)是沿着位于第一凹面区的底部和第一凹面区的内壁之间的夹角部分形成的，并且具有锥形表面延伸到底部的中心。第一导体区(18、19)是由含铜的材料形成的，用于填充其中形成有第一锥形区的第一凹面区。

Description

半导体器件及其制造方法
发明领域
本发明涉及半导体器件及其制造方法，更为确切地说，涉及使用含铜的金属膜作为布线和接触栓塞的半导体器件，以及这种器件的制造方法。
背景技术
在半导体器件中，当使用含铜的金属膜作为布线时，一般使用大马士革方法。在大马士革方法的单大马士革方法中，分别形成了下层布线、通路栓塞和上层布线。常用钨膜作为通路栓塞。不过，随着布线和通路栓塞的小型化，含铜金属已经被用作通路栓塞。使用铜作为通路栓塞的单大马士革结构的现有制造方法在日本公开专利申请(JP-P2002-289689A)中已经得到公开。
图1A至1L为剖面图，示出了具有单大马士革结构的布线和通路栓塞的现有制造方法。在该例中，对两个层都提供了布线，并且形成通路栓塞来将它们连接起来。
如图1A所示，阻止绝缘层102是在中间层绝缘膜101之上形成的，而中间层绝缘膜101是在衬底140之上形成的，并且第一布线层106是在低介电常数绝缘层103中形成的。第一布线层106具有大马士革结构，该结构包含有铜(Cu)布线129和钽/氮化钽(Ta/TaN)的阻挡金属层128。大马士革结构是通过使用现在已知的布线制造处理来形成的。形成的阻止绝缘膜104用于覆盖布线106和低介电常数绝缘层103。随后，形成的中间层绝缘膜105用于覆盖阻止绝缘膜104。
接下来，如图1B所示，通过使用照片平板印刷技术处理，形成了通孔107，用于穿透阻止绝缘膜104和中间层绝缘膜105。在这种情况下，用有机剥离液来洗涤通孔107，并且用非水溶液(例如异丙基醇)来漂洗它。
接下来，如图1C所示，通过溅射方法形成Ta/TaN阻挡金属膜108，用来覆盖中间层绝缘膜105和通孔107的内壁和底部。这样，此时通孔107就成为通孔107a。
接下来，如图1D所示，形成Cu种子导体膜109a，用来覆盖阻挡金属膜108。这样，此时就形成了通孔107b。
接下来，如图1E所示，形成Cu导体膜109b，用来覆盖种子导体膜109a和填充通孔107。然后，如图1F所示，通过CMP(化学机械抛光)方法除去位于中间层绝缘层105之上和通孔107上面的多余的阻挡金属膜108、种子导体膜109a和导体膜109b。这样，就形成了阻挡金属层108和导体区109(109a和109b)的通路栓塞132(或接触栓塞)。
接下来，如图1G所示，形成阻止绝缘膜112，用来覆盖通路栓塞132和中间层绝缘膜105。而且，形成低介电常数绝缘膜113，用来覆盖阻止绝缘膜112。
接下来，如图1H所示，通过使用照片平板印刷技术处理，形成布线沟槽117，用于穿过阻止绝缘膜112和低介电常数绝缘膜113。
接下来，如图1I所示，通过溅射方法形成Ta/TaN阻挡金属膜118，用来覆盖低介电常数绝缘层113和布线沟槽117的内壁和底部。
接下来，如图1J所示，形成Cu种子导体膜119a，用来覆盖阻挡金属膜118。
接下来，如图1K所示，形成Cu导体膜119b，用来覆盖种子导体膜119a和填充布线沟槽117。
接下来，如图1L所示，通过CMP方法除去位于低介电常数绝缘层113之上和布线沟槽117上面的多余的阻挡金属膜118、种子导体膜119a和导体膜119b。
这样，就形成了包括阻挡金属膜118和导体层119的布线133。
除了以上所述，后面要讲述的半导体集成电路器件在日本公开专利申请(JP-P2002-289689A)中已经公开。现有例子的半导体集成电路器件具有半导体衬底、第一绝缘层、第一导电层、第一上边导电阻挡层、第二绝缘层、第二导电层和第二上边导电阻挡层。在半导体衬底上形成多个半导体器件。第一绝缘层形成于半导体衬底上。第一导电层嵌入到第一绝缘层中。半导体器件还包括第一布线层、第一焊盘层、第一布线层，以及包围在第一焊盘层外部的第一防湿环层。第一上边导电阻挡层从位于第一导电层中的第一焊盘层和第一防湿环层中的每一个的表面延伸至第一绝缘层。在第一绝缘层上形成第二绝缘层，用来覆盖第一上边导电阻挡层。形成第二导电层，并嵌入到第二绝缘层中。第二导电层包括第二布线层，它延伸到第一布线层和第二焊盘层，和第二防湿环层，它延伸到第一上边导电阻挡层。第二上边导电阻挡层从位于第二导电层中的第二焊盘层和第二防湿环层中的每一个的表面延伸至第二绝缘层。
现有例子的半导体集成电路器件具有在蚀刻通孔和防湿环沟槽时防止焊盘区剥落和使下层布线受到的损害最小化的目的。
另外，半导体器件在日本公开专利申请(JP-P2000-332103A)中已经公开。现有例子的半导体器件包括半导体衬底、第一布线层、中间层绝缘膜和通孔。该半导体器件进一步包括缝隙填充单元、阻挡金属膜和第二布线层。提供的第一布线层位于半导体衬底之上，并且在其上具有反射防护膜。提供的中间层绝缘膜位于半导体衬底之上，用于覆盖第一布线层。通孔穿过中间层绝缘膜和反射防护膜，用于暴露出第一布线层表面的一部分。在通孔中，反射防护膜的尾部在水平方向上延伸。缝隙填充单元填充位于尾部下面的裂纹部分。第一布线层的暴露表面、通孔的壁表面和中间层绝缘膜等表面被阻挡金属膜连续地覆盖。提供的第二布线层位于中间层绝缘膜之上，用于通过阻挡金属膜和通孔与第一布线层连接起来。缝隙填充单元可以是通过溅射蚀刻半导体衬底的表面来获得的材料。
特别指出，在这种现有半导体器件中，在两个不同的层中位于铝布线和反射防护膜之间的缝隙被提供的用于连接铝布线的通孔中的缝隙填充单元所填充。这种现有技术的目的是提供这种半导体器件，在该器件中，防止了位于上层中的布线断裂在通孔中。
近年，半导体器件的小型化逐渐得到发展。因此，布线和通路栓塞的纵横比逐渐变大。图2A示出了在图1L中的单大马士革结构的布线106、133和通路栓塞132中，通路栓塞132的纵横比变大的情形。当通孔107的纵横比变大时，在侧壁和底部相交的夹角部分120中就很难形成阻挡金属膜108。这是因为阻挡金属膜108很难延伸到夹角部分120。当阻挡金属膜108没有形成时，种子导体膜109a的铜(Cu)就直接与氧化硅的阻止绝缘层104和中间层绝缘层105相接触。在接触部分中的铜膜的膜质量不是很好，一般含有许多无定形的部分。这在铜膜与中间层绝缘层105相接触的情况下特别明显。原因之一是在留有湿气这一点上，并且在通孔107形成之后的洗涤处理中，在中间层绝缘层105中留下有剥离液。
另外，如图2B所示，直接形成于绝缘膜之上的铜，会由于诸如中间层绝缘膜的形成处理等作为后处理的高温处理产生热应力而发生聚集。也就是说，在导体通路栓塞132中的Cu四处移动，并且在恒热状态下变成球状的导体126。在通路栓塞132中产生了空间125，并且通路栓塞132变成非导电的。除了通路栓塞132之外，在具有大纵横比的布线中由于类似的生成过程，也会引起这种非导电情况。
发明内容
因此本发明的一个目标是提出一种在包含接触的布线的可靠性方面得到提高的半导体器件，以及制造这种半导体器件的方法。
本发明的另一个目标是提出一种能够防止其中的包含接触的布线发生破裂的半导体器件，以及制造这种半导体器件的方法。
本发明的另一个目标是提出一种能够防止其中的包含接触的布线的铜(Cu)进行迁移的半导体器件，以及制造这种半导体器件的方法。
本发明的另一个目标是提出一种可以在其中必然形成包含接触的布线的阻挡金属膜的半导体器件，以及制造这种半导体器件的方法。
根据本发明的一个方面，半导体器件包括形成于衬底之上的下层和覆盖下层的第一绝缘层。第一凹面区从第一绝缘层的表面延伸至下层。第一锥形区是沿着位于第一凹面区的底部和第一凹面区的内壁之间的夹角部分形成的，并且具有锥形表面延伸到底部的中心。第一导体区是由含铜的材料形成的，用于填充其中形成有第一锥形区的第一凹面区。
这里，下层可包括形成于衬底之上的中间层绝缘膜，形成于中间层绝缘膜之上的第二绝缘层，以及在第二绝缘层中对应于第一导体区的位置处的由含铜材料形成的第二导体区。
下层可进一步包括沿着位于第一沟槽的底部和第一沟槽的每个侧壁之间的夹角部分形成的第二锥形区。第一沟槽可以从第二绝缘层的表面延伸至中间层绝缘膜，并且可以提供第二导体区来填充第一沟槽。
在这种情况下，第二锥形区可以是由基本上与中间层绝缘膜相同的材料来形成，并且第二导体区可以延伸至中间层绝缘膜的内部。
另外，半导体器件可以进一步包括形成于第一绝缘层和第一导体区之上的第三绝缘层，和在包括对应于第一导体区的位置的区域处的第三绝缘层中由含铜材料形成的第三导体区。在这种情况下，半导体器件可进一步包括沿着位于第二沟槽的底部和第二沟槽的每个侧壁之间的夹角部分形成的第三锥形区。第二沟槽从第三绝缘层的表面延伸至第一导体区，并且第三导体区是通过填充第二沟槽来形成的。
另外，第三锥形区可以是由基本上与第一导体区相同的材料来形成，并且第三导体区可以延伸至第一导体区的内部。
另外，第二和第三导体区分别为第一和第二布线，并且第一导体区作为接触栓塞，用来连接第一和第二布线。
另外，第一凹面区的纵横比等于或大于2。
根据本发明的另一方面，制造半导体器件的方法可以通过以下步骤来实现，(a)形成第一凹面区，它从第一绝缘层的表面延伸至下层，以便下层的表面的一部分被暴露；(b)沿着位于第一凹面区的底部和第一凹面区的内壁之间的夹角部分形成第一锥形区；以及(c)通过填充第一锥形区形成于其中的第一凹面区，来形成含铜金属的第一导体区。
这里，在(b)的形成中，可以对第一凹面区的底部使用溅射蚀刻，以便下层被蚀刻掉的材料淀积在夹角部分中，产生第一锥形区。
另外，在(b)的形成中，可以形成辅助膜，用于覆盖第一凹面区的内壁和底部，以及第一绝缘层的表面；并且可以对辅助膜使用后向蚀刻，以产生第一锥形区和从第一凹面区的内壁和底部以及第一绝缘层的表面除去辅助膜。
这里，下层包括由含铜材料制成的第二导体区，并且(a)的形成可以包括将第一凹面区中的第二导体区的一部分暴露出来。
另外，在该半导体器件的这种制造方法中，下层的形成方式可以是通过在衬底之上形成中间层绝缘膜；在中间层绝缘膜之上形成第二绝缘层；以及在所述第二绝缘层中对应于所述第一导体区的位置处，形成含铜材料的第二导体区。在这种情况下，下层的形成方式可以是进一步通过在第二绝缘层中形成第一沟槽并且从第二绝缘层的表面延伸至中间层绝缘膜；在沿着位于第一沟槽的底部和第一沟槽的每个侧壁之间的夹角部分形成第二锥形区；以及用第二导体区来填充第一沟槽。在这种情况下，第二锥形区是由基本上与中间层绝缘膜相同的材料来形成的。
另外，在该半导体器件的制造方法中，上层的形成方式可以是通过在第一绝缘层和第一导体区之上形成第三绝缘层；在第三绝缘层中形成第二沟槽并且从第三绝缘层的表面延伸至第一导体区；在沿着位于第二沟槽的底部和第二沟槽的每个侧壁之间的夹角部分形成第三锥形区；以及通过填充第二沟槽来形成含铜材料的第三导体区。在这种情况下，形成第三锥形区包括使用基本上与第一导体区相同的材料来形成第三锥形区。
另外，第二和第三导体区分别为第一和第二布线，并且第一导体区作为接触栓塞，用来连接第一和第二布线。
另外，第一凹面区的纵横比可以等于或大于2。
附图说明
图1A至1L为剖面图，示出了制造单大马士革结构的通路栓塞和布线的现有方法；
图2A和2B为剖面图，示出了在大纵横比情况下单大马士革结构的通路栓塞；
图3为剖面图，示出了根据本发明实施例的半导体器件的结构；
图4为透视图，示出了该实施例的半导体器件两个层中的一部分布线和通路栓塞；
图5A为透视图，示出了包含锥形区的布线的截面，并且图5B为透视图，示出了位于包含锥形区的通孔的横截面；
图6A至6R为剖面图，示出了在制造过程中，根据本发明实施例的半导体器件的结构；以及
图7A和7B为剖面图，示出了用于形成锥形区的另一个方法。
具体实施方式
接下来将参考附图讲述本发明的半导体器件以及制造方法。
图3为剖面图，示出了根据本发明实施例的半导体器件的结构。参考图3，在该实施例中的半导体器件位于衬底40之上，并且包括中间层绝缘层3，阻止绝缘层4，低介电常数绝缘层5，以及第一锥形区10，包含阻挡金属层8和导体区9的第一布线32，阻止绝缘层14，中间层绝缘层15，包含第二锥形区20、阻挡金属层18和导体区19的通路栓塞33，阻止绝缘层24、低介电常数绝缘层25，第三锥形区30，包含阻挡金属层28和导体区29的第二布线34，以及阻止绝缘层36。
图4为透视图，示出了该实施例的半导体器件两个层中的一部分布线和通路栓塞。第一布线32通过通路栓塞33与第二布线34相连接。图3示出了沿着图4中的半导体器件的平面S1的横截面。另外，第二布线34沿着平面S2的剖面图与第一布线32的剖面图相同。
再次参考图3，衬底40可以是硅材料的半导体衬底，或者SOI(绝缘体硅)衬底，其中形成有硅氧化物或硅氮化物的无机绝缘膜。作为替代，可以使用具有多层结构的半导体衬底，其中在绝缘膜中嵌入了多个布线层和元件。在该实施例中使用了硅衬底。提供了中间层绝缘层3，用于覆盖衬底40。
中间层绝缘层3为通过CVD方法或旋涂方法形成的绝缘膜。中间层绝缘层3是由有机材料形成的，用于在布线和布线之间，布线和器件之间，以及器件和器件进行电气绝缘。中间层绝缘层3是由低介电常数的材料形成的，用于减小布线的寄生电容。在该实施例中，中间层绝缘层3不是诸如硅氧化物膜(其相对介电常数为4.2)等无机绝缘膜，而是由相对介电常数等于或小于3.0的有机聚合物制成的低介电常数膜。
提供的阻止绝缘层4用于覆盖中间层绝缘层3。阻止绝缘层4是通过CVD方法或旋涂方法在中间层绝缘层3之上形成的绝缘膜。阻止绝缘层4在通过照片平板印刷方法形成用于第一布线32的布线沟槽7的处理过程中，保护着中间层绝缘层3。阻止绝缘层4是由诸如硅氧化物、硅氮化物和硅碳化物等无机材料形成的。另外，阻止绝缘层4可以是由其中掺入了有机离子、有机基、氢离子、羟基等作为杂质的氧化硅形成的。在该实施例中，阻止绝缘层4是由碳氮化硅(SiCN)形成的。阻止绝缘层4具有例如约50nm厚的膜。
提供的低介电常数绝缘层5用于覆盖阻止绝缘层4。低介电常数绝缘层5是通过CVD方法或旋涂方法形成的绝缘膜。低介电常数绝缘层5是由有机物质形成的，用于在布线与布线之间、布线与器件之间、以及器件与器件之间进行电气绝缘。低介电常数绝缘层5是由低介电常数的材料形成的，用于减小布线的寄生电容。例如，在该实施例中，与中间层绝缘膜3相似，形成的低介电常数绝缘层5是由相对介电常数等于或小于3.0的有机聚合物制成的低介电常数膜。低介电常数绝缘层5具有例如约300nm厚的膜。
提供的布线沟槽7从低介电常数绝缘层5的表面穿过低介电常数绝缘层5和阻止绝缘层4一直到中间层绝缘层23。第一布线32是在布线沟槽7中形成的。布线沟槽7的底部对应于作为中间层绝缘层3上部的一部分的接触部分3-1。
第一锥形区10是在布线沟槽7的侧壁和底部(也就是，接触部分3-1)相交的夹角部分形成的。第一锥形区10具有朝向底部中心的锥形表面。第一锥形区10填充上面提及的夹角部分，并且改善在其中难以形成阻挡金属层8的夹角部分的形状。将第一锥形区10用于具有大纵横比(即，布线深度/布线宽度)的布线沟槽7是可取的。其原因是，当纵横比较大时，例如，等于或大于2，则将更难以在布线沟槽7中的底部夹角部分中形成阻挡金属层8。第一锥形区10是在中间层绝缘层3的上部被蚀刻时形成的。也就是说，通过适当地控制溅射蚀刻的条件，从中间层绝缘层3的上部溅射的材料粘附到夹角部分，从而形成第一锥形区10。因此，第一锥形区10是由与中间层绝缘层3相同的材料形成的。在这种情况下，第一锥形区10的体积基本上等于从中间层绝缘层3溅射的部分的体积，并且第一布线32的截面很难改变。因此，在不改变布线设计的情况下，可以形成第一锥形区10。
第一布线32用于填充布线沟槽7。第一布线32包括阻挡金属层8和导体区9。例如，第一布线32的尺寸为宽220nm和高450nm。
形成的阻挡金属层8用于覆盖布线沟槽7的侧壁和底部，它包括第一锥形区10的锥形表面。阻挡金属层8是通过溅射方法由金属膜形成的。阻挡金属层8防止导体区9扩散到中间层绝缘层5中和防止导体区9发生聚集。阻挡金属层8是由高熔点金属(难熔金属)或其氮化物形成的。例如，阻挡金属层8是由钽、钽氮化物、钛氮化物或它们的一些层叠膜形成的。在该实施例中，阻挡金属层8为钽/钽氮化物(Ta/TaN)材料的层叠膜。例如，阻挡金属层8的膜厚度约为30nm。
形成的导体区9用于填充在其中形成了阻挡金属层8的布线沟槽7。导体区9是通过溅射方法或镀方法形成的金属膜。导体区9是由具有低电阻率的金属形成的。例如，导体区9是由诸如铜和铜铝合金等含铜金属形成的。在该实施例中，使用的是铜(Cu)。
形成的阻止绝缘层14用于覆盖低介电常数绝缘层5和第一布线32。阻止绝缘层14的材料、制造方法和膜厚度与阻止绝缘层4的一样。
另外，形成的中间层绝缘层15用于覆盖阻止绝缘层14。中间层绝缘层15的材料和制造方法与中间层绝缘层3的一样。例如，中间层绝缘层15的膜厚度约为400nm。
形成的通孔17用于从低介电常数绝缘层15的表面穿过中间层绝缘层15和阻止绝缘层14，到达第一布线32。通路栓塞33是在通孔17中形成的。通孔17的底部对应于作为第一布线32上部的一部分的连接部分32-1。
在通孔17中，第二锥形区20形成于内壁和底部(连接部分32-1)在其中相交的夹角部分。第二锥形区20的锥形表面朝向底部的中心。第二锥形区20填充上述夹角部分和改善在其中很难形成阻挡金属层18的夹角部分的形状。
通路栓塞33是通过使用第二锥形区20，由阻挡金属层18和导体区19来形成的。将第二锥形区20用于具有大纵横比的通孔17是可取的。其原因是，当纵横比较大时，例如，等于或大于2.0，则将更难以在通孔17的夹角部分中形成阻挡金属层18。第二锥形区20是通过溅射方法蚀刻第一布线32的上部来形成的。也就是说，通过适当地控制溅射蚀刻的条件，从第一布线32的上部溅射的材料粘附到通孔17的夹角部分，从而形成第二锥形区20。因此，第二锥形区20是由与第一布线32相同的材料形成的，并且是含铜金属。溅射蚀刻的温度应该低到第二锥形区20在其中形成的部分中的温度不会造成铜(Cu)聚集的程度。为此目的，最好将衬底40保持在室温或更低的温度下。由于第二锥形区20是由含铜金属形成的，因此通路栓塞33的电阻值很难改变。也就是说，在几乎不改变布线设计的情况下，可以形成第二锥形区10。
形成的通路栓塞33用于填充通孔17。通路栓塞33包含阻挡金属层18、导体区19和第二锥形区20。例如，通路栓塞33的尺寸为宽200nm和高450nm。
形成的阻挡金属层18用于覆盖通孔17的侧壁和底部，它包括第二锥形区20的锥形表面。阻挡金属层18是通过溅射方法形成的，并且防止导体区19扩散到中间层绝缘层15中和防止导体区19发生聚集。阻挡金属层18是由高熔点金属(耐氧化金属)或其氮化物形成的。例如，阻挡金属层18是由钽、钽氮化物、钛氮化物或它们的一些层叠膜形成的。在该实施例中，阻挡金属层18为钽/钽氮化物(Ta/TaN)材料的层叠膜。例如，阻挡金属层18的膜厚度约为30nm。膜的形成温度应该低到包含在第二锥形区20中的铜(Cu)不会发生聚集的程度。因此，最好将衬底40保持在室温或更低的温度下。
形成的导体区19用于填充在其中已经形成了阻挡金属层18的通孔17。导体区19是通过溅射方法或镀方法形成的。导体区19是由具有低电阻率的金属形成的。例如，导体区19是由诸如铜和铜铝合金等含铜金属形成的。在该实施例中，使用的是铜(Cu)。
形成的阻止绝缘层24用于覆盖中间层绝缘层15。阻止绝缘层24的材料、制造方法和膜厚度与阻止绝缘层4的一样。
形成的低介电常数绝缘层25用于覆盖阻止绝缘层24。中间层绝缘层25的材料、制造方法和膜厚度与低介电常数绝缘层5的一样。
形成的布线沟槽27用于从低介电常数绝缘层25的表面穿过中间层绝缘层15，到达通路栓塞33。第二布线34是在布线沟槽27中形成的。布线沟槽27的底部对应于作为通路栓塞33上部之一部分的连接部分33-1。
在布线沟槽27中，第三锥形区30形成于布线沟槽27的侧壁和底部(也就是接触部分33-1)相交的夹角部分。第三锥形区30的锥形表面朝向底部的中心。第三锥形区30填充上述夹角部分，并且改善在其中很难形成阻挡金属层28的夹角部分的形状。第三锥形区30是通过蚀刻通路栓塞33和中间层绝缘层15(但主要是通路栓塞33)的上部来形成的。也就是说，通过适当地控制溅射蚀刻的条件，从通路栓塞33和中间层绝缘层15的上部溅射的材料粘附到夹角部分，从而形成第三锥形区30。因此，第三锥形区30的材料的主要成分与通路栓塞33使用的是基本上一样的含铜金属，并且有时候部分地与中间层绝缘层15包含相同的绝缘体。另外，在中间层绝缘层15上的主要成分包含与中间层绝缘层15一样的绝缘体。将第三锥形区30用于具有大纵横比(布线深度/布线宽度)的布线沟槽27是可取的。当纵横比较大时，就难以在布线沟槽27的夹角部分中形成阻挡金属层28。这时的纵横比等于或大于2.0。溅射蚀刻的温度应该低到第三锥形区30在其中形成的夹角部分中不会发生铜(Cu)聚集的程度。最好将衬底40保持在室温或更低的温度下。在这种情况下，由于位于通路栓塞33之上的第三锥形区30的电阻率基本上等于通路栓塞33的金属的电阻率，因此第一布线32的截面很难改变。另外，由于从中间层绝缘层15溅射的绝缘体的体积基本上等于第三锥形区30的体积，因此第二布线34的截面很难改变。因此，在几乎不改变布线设计的情况下，可以形成第三锥形区30。
形成的第二布线34用于填充布线沟槽27。第二布线34包含阻挡金属层28和导体区29。例如，第二布线34的尺寸为宽220nm和高450nm。
形成的阻挡金属层28用于覆盖布线沟槽27的侧壁和底部，它包括第三锥形区30的锥形表面。阻挡金属层28的材料、制造方法和膜厚度与阻挡金属层8的一样。不过，膜的形成温度应该低到包含在第三锥形区30中的铜(Cu)不会发生聚集的程度。因此，最好将衬底40保持在室温或更低的温度下。
形成的导体区29用于填充在其中已经形成了阻挡金属层28的布线沟槽27。导体区29的材料和制造方法与导体区9的一样。
形成的阻止绝缘层36用于覆盖低介电常数绝缘层25和第二布线34。阻止绝缘层36的材料、制造方法和膜厚度与阻止绝缘层4的一样。
接下来，将讲述第一至第三锥形区10、20和30。
图5A为透视图，示出了包含第一锥形区10的布线沟槽7或包含第三锥形区30的布线沟槽27的截面。轴M示出了与衬底40垂直的方向。由于第一锥形区10的结构与第三锥形区30的结构一样，因此下面仅讲述第一锥形区10。
第一锥形区10是沿着位于布线沟槽7的侧壁7-1和作为底部的接触区3-1之间的夹角部分形成的。第一锥形区10的锥形表面10-1朝向底部的中心。通过这种锥形表面10-1，可以消除布线沟槽7的锐角夹角部分。
由锥形表面10-1和底部的表面(接触区3-1)形成的平面可以在如图中箭头所示的方向上(也就是从低介电常数绝缘层5到衬底40的方向上)以凸起的状态平滑地形成。在这种情况下，由于该平面处于平滑凸起状态中，因此可以除去位于在其中很难形成阻挡金属层8的布线沟槽7中的部分。
第一锥形区10可以具有如下形状。也就是说，位于在垂直于衬底40的方向上延伸的侧壁7-1的有效平面(S4)和布线沟槽7中的锥形表面10-1的有效平面(S5)之间的角(图中的θ3)大于90度并小于180度。同时，位于有效平面(S5)和接触区3-1的有效平面(S6)之间的角(图中的θ4)大于90度并小于180度。在这种情况下，由于在有效平面之间的角为钝角，因此能够除去在布线沟槽7中的其中很难形成阻挡金属层8的锐角部分。这里，每一个有效平面均不需要是扁平的平面，并且可以具有曲面和小的不均匀度，其不均匀的程度达到阻挡金属层8不难形成的程度。也就是说，对于第一锥形区10，使得其底部的宽度比两侧壁7-1之间的距离更窄。在锥形表面10-1，该距离从两侧壁7-1之间的距离开始单调减小，并且在底部等于接触区3-1的宽度。
在布线沟槽7中，以基于侧壁7-1、锥形表面10-1和包含接触区3-1的布线沟槽7的底部所决定的形状，能够很容易地形成均匀的阻挡金属层8。另外，对于位于侧壁7-1的下部和第一锥形区10上面的上部之间的区域，存在如下效应。下面将该区域称为“膜难形成区域”。在膜难形成区域，利用现有技术很难形成阻挡金属层8。不过，在本发明中，在位于膜难形成区域下面的锥形表面10-1上能够容易地形成阻挡金属层8。另外，在侧壁7-1的上部比膜难形成区域能够更容易地形成阻挡金属层8。也就是说，当形成阻挡金属层8时，膜的生长从膜难形成区域的上部和下部开始进行。因此必定能够在膜难形成区域中形成阻挡金属层8。这样，就可以在布线沟槽7中除去在其中难以形成阻挡金属层8的区域。另外，肯定能够在布线沟槽7的整个内部形成阻挡金属层8。
图5B为透视图，示出了包含第二锥形区20的通孔17的横截面。轴L示出了位于柱形通孔17上的中心轴。第二锥形区20是沿着位于通孔17的内壁17-1和作为底部的接触区32-1之间的夹角部分形成的，并且它的锥形表面20-1朝向底部的中心。通过该锥形表面20-1，可以消除诸如通孔17的夹角部分等难以在其中形成阻挡金属层18的部分。
由锥形表面20-1和底部(也就是接触区32-1)形成的平面可以在如图中箭头所示的轴L方向上(也就是从中间层绝缘层15到衬底40的方向上)以凸起的状态光滑地形成。在这种情况下，由于该平面处于光滑和凸起的状态中，因此可以从通孔17中除去在其中很难形成阻挡金属层18的区域。
第二锥形区20可以具有如下形状。也就是说，位于作为垂直于衬底40的通孔17的内部周围平面的有效平面(S1)和侧壁17-1中的锥形表面20-1的有效平面(S2)之间的角(图中的θ1)大于90度并小于180度。同时，位于有效平面(S2)和接触区或底部32-1的有效平面(S3)之间的角(图中的θ2)大于90度并小于180度。在这种情况下，由于在有效平面之间的角为钝角，因此能够消除在通孔17中形成阻挡金属层18的难度。这里，每一个有效平面需要为扁平的平面，并且可以具有曲面和小的不均匀度，其不均匀的程度达到不难形成阻挡金属层18的程度。也就是说，对于第二锥形区20，使得其底部的宽度比通孔17的直径更窄。在通孔17的上部，该直径从通孔17的直径开始单调减小，并且在底部等于接触区32-1的直径。
在通孔17的底部，以基于内壁17-1、锥形表面20-1和包含这种接触区32-1的通孔17的底部所决定的形状，能够很容易地形成均匀的阻挡金属层18。另外，对于在其中难以形成阻挡金属层18的、位于通孔下部和第二锥形区20的上部之间的膜难形成区域，存在如下效应。首先，在位于膜难形成区域的下区域中，在锥形表面20-1上能够容易地形成阻挡金属层18。另外，在上区域中，在内壁17-1上比膜难形成区域能够容易地形成阻挡金属层18。也就是说，当形成阻挡金属层18时，膜的生长从膜难形成区域的上区域和下区域开始进行。因此，必定能够在膜难形成区域中形成阻挡金属层18。这样，就能够从通孔17除去在其中难以形成阻挡金属层18的区域。另外，肯定能够在通孔17的整个内部形成阻挡金属层18。
需要指出的是，通孔17不需要是完美的圆柱形，它可以是棱柱形状。在这种情况下，轴L示出了穿过底部的中心并垂直于衬底40的直线。
下面将参考图6A至6R，来讲述根据本发明实施例的半导体器件的制造方法。
图6A至6R为剖面图，示出了在制造方法中根据本发明实施例的单大马士革结构的半导体器件。
参考图6A，形成的阻止绝缘膜4用于覆盖位于衬底40之上的中间层绝缘膜3，并且形成的低介电常数绝缘膜5用于覆盖阻止绝缘膜4。随后，在低介电常数绝缘膜5之上形成的光阻材料经过暴露后，具有布线沟槽7的图案。然后，除去了对应于布线沟槽7的图案的光阻材料。因此，将低介电常数绝缘膜5有选择地蚀刻到锥形绝缘膜4上，形成了布线沟槽7的上部。然后，再蚀刻阻止绝缘膜4，形成了布线沟槽7的下部。此时，在布线沟槽7的底部，中间层绝缘膜3的上部的一部分被暴露出来。接着，通过灰化方法除去光阻材料。然后，用有机剥离液来洗涤布线沟槽7。然后，用非水溶液来漂洗布线沟槽7。通过上述处理，就形成了布线沟槽7，如图6B所示。
接下来，如图6C所示，采用溅射蚀刻将氩离子发射到布线沟槽7的底部。这样，暴露于布线沟槽7底部的中间层绝缘层3的上部就被溅射。被溅射的中间层绝缘层3的材料淀积在布线沟槽7的侧壁与其底部相交的夹角部分中。该部分对应于第一锥形区10。另外，在蚀刻之后中间层绝缘膜3的上部中的部分为接触区3-1。此时，基于所制造的半导体器件每一部分的材料和大小，来实验地决定使用氩离子溅射中间层绝缘膜3的条件。例如，可以使用下述条件。
布线沟槽的尺寸：口径0.22μm×深度0.4μm
纵横比：2
溅射压强：0.3mTorr(氩气)
RF功率(13.56MHz)：300W/100cm2
衬底温度(晶片温度)：低于室温
接下来，如图6D所示，通过溅射方法形成Ta/TaN阻挡金属膜8，用于覆盖布线沟槽7的侧壁，包括第一锥形区10的表面及其底部，以及低电介常数绝缘膜5的表面。此时，第一锥形区10位于布线沟槽7中侧壁与底部之间的夹角部分。通过填充夹角部分，就可以很容易地将阻挡金属膜8的材料分布到布线沟槽7底部的夹角部分中。因此，正如图5A所示，阻挡金属膜8可以在膜难形成区域中形成。也就是说，阻挡金属膜8可以在整个布线沟槽7中形成。情形如图6D所示。
接下来，如图6E所示，形成种子导体膜9a，用来覆盖阻挡金属膜8。种子导体膜9a是通过溅射方法或者CVD方法形成的金属膜。种子导体膜9a由导体区9的材料形成的。这里，铜(Cu)膜是通过溅射方法形成的。当通过铜镀的方法形成导体区9时，种子导体膜9a起到种子的功能，这在后面有述。
接下来，如图6F所示，通过金属镀的方法形成铜导体膜9b，用来覆盖种子导体膜9a和填充布线沟槽7。
接下来，如图6G所示，通过CMP方法对种子导体膜9a和导体膜9b进行抛光，除去布线沟槽7之上的多余的膜。这样，就形成了阻挡金属层8和导体膜9的第一布线32。
接下来，如图6H所示，形成阻止绝缘层14，用于覆盖第一布线32和中间层绝缘层5。
接下来，如图6I所示，形成中间层绝缘层15，用于覆盖阻止绝缘层14。
接下来，如图6J所示，通过使用在中间层绝缘层15之上形成的光阻材料，暴露出通孔17的形状。然后，除去对应于通孔17的形状的光阻材料。接着，有选择地将中间层绝缘层15蚀刻到阻止绝缘膜14上，形成通孔17的上部。接着，通过灰化方法除去光阻材料。然后，向后蚀刻阻止绝缘膜14，形成通孔17的下部。此时，第一布线32的上部的一部分暴露于通孔17之上的底部。之后，用有机剥离液来洗涤通孔17。然后，用非水溶液来漂洗通孔17。通过上述处理，形成了具有圆柱形空间或孔洞的通孔17。
接下来，如图6K所示，采用溅射蚀刻将氩离子发射到通孔17的底部。在暴露于通孔17底部中的第一布线32(导体区9)的上部中的Cu被溅射。被溅射的铜的全部或一部分淀积在通孔17的内壁与其底部相交的夹角部分中。该部分为第二锥形区20。另外，第一布线32(通孔17的底部)的上部中被蚀刻的部分为接触区32-1。
第二锥形区20中是由与第一布线32相同的导体(Cu)形成的，并且没有减少通路栓塞33的截面。因此，第二锥形区20对于通路栓塞33的电阻值没有影响。在使通孔17的底部低于室温的情况下，进行溅射蚀刻处理。因此，第二锥形区20中的铜没有发生聚集。另外，同时该处理将氧化膜从通孔17的表面除去。也就是说，可以减少位于通路栓塞33和第一布线32之间的接触电阻。此时，基于所制造的半导体器件每一部分的材料和大小，来实验地决定使用氩离子溅射(溅射蚀刻)第一布线32的条件。例如，可以使用下述条件。
通孔尺寸：口径0.2μm×深度0.4μm
纵横比：2.0
溅射压强：0.3mTorr(氩气)
RF功率：300W/100cm2(13.56MHz)
晶片温度：低于室温
接下来，如图6L所示，通过溅射方法形成Ta/TaN的阻挡金属膜18，用于覆盖通孔17的内壁和底部，以及中间层绝缘层15的表面，包括第二锥形区20的表面。此时，第二锥形区20位于通孔17的内壁与它的底部相交的夹角部分。通过填充夹角部分，就可以很容易地将阻挡金属膜18的材料分布到通孔17的夹角部分中。然后，正如上面参考图5B所述，阻挡金属膜18可以在膜难形成区域中形成。也就是说，阻挡金属膜18可以在整个通孔17中形成。在使通孔17的底部低于室温的情况下进行溅射。因此，第二锥形区20中的铜没有发生聚集。另外，一旦形成了阻挡金属膜18，就可以使第二锥形区20中的铜的表面能量为零。这样，就限制了第二锥形区20中的铜的聚集。
接下来，如图6M所示，形成种子导体膜19a，用来覆盖阻挡金属膜18。种子导体膜19a是通过溅射方法或者CVD方法形成的金属膜，并且是由导体区19的材料形成的。这里，铜(Cu)膜是通过溅射方法形成的。当通过铜镀的方法形成导体区19时，种子导体膜19a起到种子的功能，这在后面有述。
接下来，如图6N所示，通过镀的方法形成铜导体膜19b，用来覆盖种子导体膜19a和填充通孔17。随后，如图6O所示，通过CMP方法除去阻挡金属膜18、种子导体膜19a和导体膜19b，以除去位于通孔17之上的多余的膜。这样，由第二锥形区20、阻挡金属膜18和导体层19形成了通路栓塞或者通路接触33。
接下来，如图6P所示，形成阻止绝缘膜24，用来覆盖通路栓塞33和中间层绝缘层15。而且，形成低电介常数绝缘膜25，用来覆盖阻止绝缘膜24。
随后，如图6Q所示，布线沟槽27的形状暴露于在低电介常数绝缘膜25之上形成的光阻材料中。然后，除去对应于布线沟槽27的形状的光阻材料。
随后，有选择地将低电介常数绝缘膜25蚀刻到阻止绝缘膜24上，形成布线沟槽27的上部。然后，通过灰化方法除去光阻材料。之后，向后蚀刻阻止绝缘膜24，形成布线沟槽27的下部。此时，中间层绝缘层15的表面的一部分和通路栓塞33的上部暴露于布线沟槽27的底部。之后，用有机剥离液来洗涤布线沟槽27，并且用非水溶液来漂洗它。通过上述处理，形成布线沟槽27。
接下来，如图6R所示，采用溅射蚀刻将氩离子发射到布线沟槽27的底部。这样，(1)在通路栓塞33形成的位置，暴露于布线沟槽27底部的中间层绝缘层15的平面的一部分和通路栓塞33的上部被溅射。被溅射的中间层绝缘层15的材料和被溅射的通路栓塞33的材料淀积在布线沟槽27的侧壁与其底部相交的夹角部分中。另一方面，(2)在通路栓塞33没有形成的位置，暴露于布线沟槽27底部的中间层绝缘层15的部分表面被溅射。这些被淀积的部分为第三锥形区30。另外，通路栓塞33上部被蚀刻的部分和中间层绝缘层15上部被蚀刻的部分形成接触区33-1。
第三锥形区30中形成通路栓塞33的那一部分主要是由与通路栓塞33相同的材料形成的，也就是说，导体(Cu)，并且第三锥形区30没有减少第二布线34的截面。因此，第三锥形区30对于第二布线34的电阻值没有影响。在使布线沟槽27的底部低于室温的情况下，进行溅射蚀刻处理。因此，第三锥形区30中的铜没有发生聚集。另外，同时该处理将氧化膜从布线沟槽27的表面除去。也就是，可以减少位于第二布线34和通路栓塞33之间的接触电阻。此时，基于所制造的半导体器件每一部分的材料和大小，来实验地决定使用氩离子溅射中间层绝缘层15和通路栓塞33的条件。例如，使用的条件可以与用氩离子溅射上述的中间层绝缘膜3的条件相同。
接下来，通过溅射方法形成Ta/TaN阻挡金属膜28，用于覆盖布线沟槽27的侧壁，包括第三锥形区30的表面及其底部，以及低电介常数绝缘膜25的表面。此时，第三锥形区30位于布线沟槽27的侧壁与底部相交的夹角部分。通过填充夹角部分，就可以很容易地将阻挡金属膜28的材料分布到布线沟槽27底部的夹角部分中。因此，正如参考图5A所述，阻挡金属膜28可以在膜难形成区域中形成。也就是，与阻挡金属膜8的形成类似，阻挡金属膜28可以在整个布线沟槽27中形成。在使布线沟槽27的底部低于室温的情况下，采用溅射处理方法。因此，第三锥形区30中的铜没有发生聚集。另外，一旦形成了阻挡金属膜28，就可以使第三锥形区30中的铜的表面能量为零。这样，就限制了第三锥形区30中的铜的聚集。
之后，与第一布线32类似，连续地形成了用于覆盖阻挡金属膜28的种子导体膜29，以及用于填充布线沟槽27并且覆盖种子导体膜29的导体膜29b。之后，通过CMP方法除去位于布线沟槽27之上的阻挡金属膜28、种子导体膜29和导体膜29的多余部分。这样，形成了阻挡金属膜28、导体层29和第三锥形区30的第二布线34。然后，阻止绝缘层36在其上形成的状态如图3所示。
在该实施例中，讲述的是将本发明应用于在两层中具有布线并且有通路栓塞将它们连接起来的半导体器件的例子。将本发明应用于布线是出于以下原因。也就是，随着半导体器件的布线宽度的小型化，纵横比变大了，甚至在布线中也是这样。在这种情况下，难以形成阻挡金属层，其结果与通路栓塞类似，产生了铜聚集的问题，使布线遭到破坏。
本发明可以应用于具有多层布线结构的半导体器件。
在本发明中，第一锥形区10和第三锥形区30分别位于第一布线32和第二布线34的底部。同样，第二锥形区20位于通孔17的底部。因此，阻挡金属膜可以均一地形成于布线和通孔的底部。另外，阻挡金属膜肯定可以形成于膜难形成区域中，因为阻挡金属膜是由膜难形成区域的上部和下部发展而来。因此，阻挡金属膜肯定可以形成于布线的整个内部之中以及通孔之上。
因为阻挡金属膜的形成基本上是均一的，所以种子导体膜和导体膜不会直接接触形成于布线和通孔之外的低电介常数绝缘层、中间层绝缘层和阻止绝缘层。因此，可以避免铜(Cu)的迁移和由后处理中的热周期所导致的聚集。另外，也可以防止布线破裂，并且可以增加布线的可靠性。
在该实施例中，通过溅射蚀刻第一布线32、通路栓塞33和第二布线34的上部，形成了第一锥形区10到第三锥形区30。不过，通过膜形成处理，可以形成各自的锥形区。如图7A和7B所示。
图7A和7B为剖面图，示出了形成锥形区的另一方法。这里，将以第一锥形区10至第三锥形区30中的第二锥形区20为例来讲述。如图7A所示，膜20的形成材料与位于通孔17的内壁和底部之上以及位于中间层绝缘层15的表面之上的第二锥形区20的材料相同。该膜最好要比阻挡金属膜18厚。例如，该膜的膜厚度为60nm。在这种情况下，即使没有第二锥形区20，膜也可以基本上均匀地形成于通孔17的整个内表面之上。之后，向后蚀刻膜20。通过适当地控制向后蚀刻的条件，可以留下膜20中位于通孔17中的底部和内壁相交的夹角部分中的一部分。左部为基本上与第二锥形区20具有相同形状的锥形区20b，如图7B所示。它对应于图6K。其他处理与上述实施例的处理相同。
对于图7A和7B的情况，基于膜20的材料和所制造的半导体器件每一部分的材料和大小，来实验地决定进行后向蚀刻的条件。另外，膜20的材料最好是金属的。在这种情况下，即使存在锥形区20，通路栓塞33的截面也不会减少。而且，最好使用金属，因为它比阻挡金属膜18形成得更为均匀。当像图7A那样形成该膜时，必定将形成夹角区。至于金属，可以以铝为例。在为铝的情况下，铝根本不会扩散到中间层绝缘层15和锥形绝缘层14中。在这种情况下，可以取得与在图6A至6R中的处理过程中所制造的半导体器件一样的效果。
另外，锥形区的材料可以从大量的材料中选取。这样，就可以进一步提高锥形区20b的可靠性。
根据本发明，在包含接触的布线中肯定能够形成阻挡性金属膜，并且还可以提高包含接触的布线的可靠性。
尽管这里已经详细地讲述了各种特定的实施例，允许对本发明进行各种修改、删除和变动，只要不偏离本发明的精神和主旨范围。因此，本发明仅限于由所附的权利要求的定义范围内。

Claims (22)

1.一种半导体器件，包括：
形成于衬底上的下层；
第一绝缘层，覆盖所述下层；
第一凹面区，从所述第一绝缘层的表面延伸至所述下层；
第一锥形区，沿着位所述于第一凹面区的底部和所述第一凹面区的内壁之间的夹角部分形成，并且具有延伸至所述底部的中心的锥形表面；
第一导体区，由含铜的材料形成，用于填充其中形成有所述第一锥形区的所述第一凹面区。
2.如权利要求1所述的半导体器件，其中所述下层包括：
形成于所述衬底上的中间层绝缘膜；
形成于所述中间层绝缘膜上的第二绝缘层；以及
在包括对应于所述第一导体区的位置的区域处的所述第二绝缘层中，由含铜材料形成的第二导体区。
3.如权利要求2所述的半导体器件，其中所述下层进一步包括：
沿着位于第一沟槽的底部和所述第一沟槽的每个侧壁之间的夹角部分形成的第二锥形区，
所述第一沟槽从所述第二绝缘层的表面延伸至所述中间层绝缘膜，并且
提供的所述第二导体区用来填充所述第一沟槽。
4.如权利要求3所述的半导体器件，其中所述第二锥形区是由基本上与所述中间层绝缘膜相同的材料来形成的。
5.如权利要求2所述的半导体器件，其中所述第二导体区延伸至所述中间层绝缘膜的内部。
6.如权利要求2所述的半导体器件，进一步包括：
形成于所述第一绝缘层和所述第一导体区上的第三绝缘层；以及
在包括对应于所述第一导体区的位置的区域处的所述第三绝缘层中，由含铜材料形成的第三导体区。
7.如权利要求6所述的半导体器件，进一步包括：
沿着位于第二沟槽的底部和所述第二沟槽的每个侧壁之间的夹角部分形成的第三锥形区，
其中所述第二沟槽从所述第三绝缘层的表面延伸至所述第一导体区，并且
所述提供的所述第三导体区用于填充所述第二沟槽。
8.如权利要求7所述的半导体器件，其中所述第三锥形区是由基本上与所述第一导体区相同的材料来形成的。
9.如权利要求6所述的半导体器件，其中所述第三导体区延伸至所述第一导体区的内部。
10.如权利要求1至9的任何一个所述的半导体器件，其中所述第二和第三导体区分别为第一和第二布线，并且
所述第一导体区作为接触栓塞，用来连接所述第一和第二布线。
11.如权利要求1至9的任何一个所述的半导体器件，其中所述第一凹面区的纵横比等于或大于2。
12.一种制造半导体器件的方法，包括如下步骤：
(a)形成第一凹面区，它从第一绝缘层的表面延伸至所述下层，以便所述下层的表面的一部分被暴露，其中所述第一绝缘层是在形成于衬底上的所述下层上形成的；
(b)沿着位于所述第一凹面区的底部和所述第一凹面区的内壁之间的夹角部分形成第一锥形区；以及
(c)通过填充所述第一锥形区形成于其中的所述第一凹面区，来形成含铜金属的第一导体区。
13.如权利要求12所述的制造半导体器件的方法，其中所述(b)步骤包括下列步骤：
对所述第一凹面区的底部进行溅射蚀刻，以便所述下层被蚀刻掉的材料淀积在所述夹角部分中，产生所述第一锥形区。
14.如权利要求12所述的制造半导体器件的方法，其中所述(b)步骤包括下述步骤：
形成辅助膜，用于覆盖所述第一凹面区的所述内壁和所述底部，以及所述第一绝缘层的表面；并且
对所述辅助膜使用后向蚀刻，以产生所述第一锥形区和从所述第一凹面区的所述内壁和所述底部以及所述第一绝缘层的表面除去所述辅助膜。
15.如权利要求12至14的任何一个所述的制造半导体器件的方法，其中所述下层包括由含铜材料制成的第二导体区，
所述(a)步骤包括下述步骤：
将所述第一凹面区中的所述第二导体区的一部分暴露出来。
16.如权利要求12至14的任何一个所述的制造半导体器件的方法，进一步包括形成所述下层的步骤，
其中形成所述下层的所述步骤包括：
在所述衬底上形成中间层绝缘膜；
在所述中间层绝缘膜上形成第二绝缘层；以及
在所述第二绝缘层中对应于所述第一导体区的位置处，形成含铜材料的第二导体区。
17.如权利要求16所述的制造半导体器件的方法，其中形成所述下层的所述步骤进一步包括如下步骤：
在所述第二绝缘层中形成第一沟槽，从所述第二绝缘层的表面延伸至所述中间层绝缘膜；
在沿着位于所述第一沟槽的底部和所述第一沟槽的每个侧壁之间的夹角部分形成第二锥形区；以及
用所述第二导体区来填充所述第一沟槽。
18.如权利要求17所述的制造半导体器件的方法，其中所述第二锥形区是由基本上与所述中间层绝缘膜相同的材料来形成的。
19.如权利要求16所述的制造半导体器件的方法，进一步包括如下步骤：
在所述第一绝缘层和所述第一导体区上形成第三绝缘层；
在所述第三绝缘层中形成第二沟槽，从所述第三绝缘层的表面延伸至所述第一导体区；
在沿着位于所述第二沟槽的底部和所述第二沟槽的每个侧壁之间的夹角部分形成第三锥形区；以及
通过填充所述第二沟槽来形成含铜材料的第三导体区。
20.如权利要求19所述的制造半导体器件的方法，其中形成所述第三锥形区的所述步骤包括使用基本上与所述第一导体区相同的材料来形成所述第三锥形区。
21.如权利要求12至14的任何一个所述的制造半导体器件的方法，其中所述第二和第三导体区分别为第一和第二布线，并且
所述第一导体区作为接触栓塞，用来连接所述第一和第二布线。
22.如权利要求12至14的任何一个所述的制造半导体器件的方法，其中所述第一凹面区的纵横比等于或大于2。
CNA2004100431691A 2003-05-13 2004-05-13 半导体器件及其制造方法 Pending CN1622321A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP135051/2003 2003-05-13
JP2003135051A JP2004342702A (ja) 2003-05-13 2003-05-13 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1622321A true CN1622321A (zh) 2005-06-01

Family

ID=33508153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100431691A Pending CN1622321A (zh) 2003-05-13 2004-05-13 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20040251552A1 (zh)
JP (1) JP2004342702A (zh)
KR (1) KR20040098573A (zh)
CN (1) CN1622321A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054755B (zh) * 2009-11-10 2014-09-03 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN106206535A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置及半导体装置的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832807B2 (ja) * 2004-06-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US8432037B2 (en) 2004-06-10 2013-04-30 Renesas Electronics Corporation Semiconductor device with a line and method of fabrication thereof
US7488679B2 (en) * 2006-07-31 2009-02-10 International Business Machines Corporation Interconnect structure and process of making the same
US8241995B2 (en) * 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
KR100790452B1 (ko) * 2006-12-28 2008-01-03 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
CN101919043B (zh) * 2008-01-21 2013-06-05 金振有限公司 显示装置
JP2012099548A (ja) * 2010-10-29 2012-05-24 Fujikura Ltd 貫通配線基板の製造方法及び貫通配線基板
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054755B (zh) * 2009-11-10 2014-09-03 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN106206535A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置及半导体装置的制造方法
US10269748B2 (en) 2015-05-29 2019-04-23 Toshiba Memory Corporation Semiconductor device and manufacturing method of semiconductor device
CN106206535B (zh) * 2015-05-29 2020-04-10 东芝存储器株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2004342702A (ja) 2004-12-02
KR20040098573A (ko) 2004-11-20
US20040251552A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
CN1309070C (zh) 半导体器件及其制造方法
US7586175B2 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
CN1211855C (zh) 带有冗余衬垫的铜导电线
CN1893020A (zh) 半导体器件及其制造方法
US9490205B2 (en) Integrated circuit interconnects and methods of making same
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1292469C (zh) 半导体器件及其制造方法
CN1893076A (zh) 半导体器件及其制造方法
CN100346466C (zh) 半导体器件及其制造方法
CN1237613C (zh) 半导体器件及其制造方法
CN1499626A (zh) 半导体器件及其制造方法
CN1677658A (zh) 半导体器件及其制造方法
CN1645607A (zh) 半导体器件及其制造方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
US8853074B2 (en) Method of manufacturing semiconductor device
CN101064296A (zh) 半导体装置及其制造方法
CN1957464A (zh) 半导体器件、配线基板及其制造方法
CN1601741A (zh) 半导体器件及其制造方法
CN1622321A (zh) 半导体器件及其制造方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1518093A (zh) 半导体器件及其制造方法
CN101043021A (zh) 具有镶嵌形成的配线的半导体器件及其制造方法
CN101047163A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication