CN1292469C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1292469C CN1292469C CN02126473.2A CN02126473A CN1292469C CN 1292469 C CN1292469 C CN 1292469C CN 02126473 A CN02126473 A CN 02126473A CN 1292469 C CN1292469 C CN 1292469C
- Authority
- CN
- China
- Prior art keywords
- film
- alignment mark
- deposit
- dielectric film
- mark groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 238000009933 burial Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 239000012528 membrane Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000004411 aluminium Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims 4
- 239000004568 cement Substances 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 2
- 238000009713 electroplating Methods 0.000 claims 2
- 229940090044 injection Drugs 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 238000007747 plating Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 47
- 239000011229 interlayer Substances 0.000 description 31
- 208000005189 Embolism Diseases 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 22
- 229910000838 Al alloy Inorganic materials 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000000203 mixture Substances 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000556 factor analysis Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002352 surface water Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
公开了一种能够准确识别对准标记的位置和最佳形成掩埋布线的半导体器件的制造方法。该方法包括：在半导体器件(11)上淀积绝缘膜(12)，然后刻蚀绝缘膜以便在绝缘膜中形成掩埋布线孔(13)和对准标记凹槽(14)。接着，在包括掩埋布线孔和对准标记凹槽的绝缘膜表面上淀积导电膜(15)。该导电膜被淀积成以使导电膜的厚度(T15)小于对准标记凹槽的深度(T12)并小于对准标记凹槽的最小开口宽度(Wa)的一半。
Description
技术领域
本发明涉及半导体器件及其制造方法，特别涉及形成用于对准多层布线中的叠加膜的对准标记的方法。
背景技术
近来半导体器件的更高度集成和小型化已经降低了在制造半导体器件时的光刻工艺中的曝光的焦深。这还降低了阶梯部分的容许深度。因此，化学机械抛光(CMP)工艺不仅用于以整体方式整平膜的表面，而且用于在绝缘膜中形成掩埋布线。连接多层布线中的层的栓塞可作为掩埋布线的一个例子。CMP工艺还广泛地适用于形成这种栓塞。
当形成多层布线时，必须精确地进行已经形成在衬底上的图形与在光刻工艺中被转录的标准图形的对准。
图1表示用于校正对准偏差以便在半导体衬底上高精度地进行对准的方法。
在现有技术中，采用预先制造产品的样品半导体衬底(试验晶片)计算偏移对准量(因素数据)。计算的偏移对准量被设定为原始值(步骤S81)。在将要进行曝光的制品的试验晶片上进行曝光-显影工艺(步骤S82)。然后，进行该试验晶片的对准测量，并分析通过对准测量获得的偏移量的因素(步骤S83)。通过因素分析得到的因素数据被认为是本批制品中其余晶片的因素数据并用做下一批制品的因素数据的原始值。接着，在本批制品的其余晶片上进行曝光-显影工艺(步骤S84)。日本特许公开专利公报No.11-54404介绍了这种校正对准偏移量的方法的现有技术例子。
为通过该现有技术方法校正对准偏移量，必须精确识别形成在半导体衬底上的对准标记的位置。图2和3表示了用于制造半导体器件的现有技术工艺。在半导体器件中，例如，多个金属氧化物半导体场效应晶体管(MOSFET)形成在硅衬底上，并且MOSFET借助多层布线互相连接。
[第一操作](图2A)
绝缘膜112加于其上要形成器件110的硅衬底111上。刻蚀绝缘膜112以形成孔113和对准标记(凹槽)114。孔113用于形成接触器件110的掩埋布线。
[第二操作](图2B)
在源自第一操作的表面上淀积被掩埋在孔113中的金属膜(掩埋膜)115，以便生长具有均匀厚度的金属膜115。
[第三操作](图2C)
对金属膜115的表面进行CMP处理，直到暴露绝缘膜112以形成栓塞116。栓塞116是通过在孔113中掩模金属膜115形成的掩埋布线。
[第四操作](图3A)
在被抛光的金属膜115和绝缘膜112的表面上淀积布线材料以形成布线层118。该布线材料用于形成连接到栓塞116的布线。
[第五操作](图3B)
进行光刻工艺以转录掩模图形119。在对准掩模图形119时参考对准标记114的位置。光刻胶层120被构图以刻蚀布线层118。
包括多层布线的半导体器件通常是通过进行第一至第五操作制造的。然而，根据每层的膜形成条件，凹槽或对准标记114可能完全被掩埋在金属膜115中(图2C)。在这种情况下，进行CMP处理之后的表面被完全整平。这消除了反映对准标记114的位置的阶梯部分。特别是，当在第四操作中淀积的布线材料例如是铝(Al)时，铝的不透明性妨碍了对准标记的识别。在这种情况下，即使在第三扫操作之后存在反映对准标记114的位置的轻微表面水平差，用于识别对准标记114的精度不高。
下面将参照图4和5讨论在过刻蚀对准标记和刻蚀深度超过层间绝缘膜的厚度时用于进行CMP处理以便形成栓塞的另一现有技术工艺。在该现有技术中，当形成绝缘膜的图形时，为完全刻蚀绝缘膜，例如，绝缘膜被过量刻蚀(过刻蚀)以吸收刻蚀速度的差别和保证该绝缘膜的构图。
当在绝缘膜中形成图形时，参见图4A，层间绝缘膜叠加在绝缘膜122和布线123的表面上。绝缘膜122形成在下层121的上表面上。布线123形成在绝缘膜122中。孔125和用于与孔125对准的对准标记凹槽126形成在层间绝缘膜124中。连接到栓塞128的布线123通常设置在其中形成栓塞128的孔25的底部。当过刻蚀层间绝缘膜124时，对准标记凹槽126延伸通过层间绝缘膜124并到达绝缘膜122。布线123用作层间绝缘膜124的刻蚀停止层。
然后，参见图4B，在包括孔125和对准标记凹槽126的表面上淀积用于形成栓塞128的金属膜(掩埋膜)127。
接着，参见图4C，进行CMP工艺以研磨金属膜127的表面，直到露出层间绝缘膜124的上表面为止。这就形成了栓塞128。金属膜127的淀积和抛光在对准标记凹槽126中形成阶梯部分129。该阶梯部分反映对准标记凹槽126的位置。
参见图5A，在包括阶梯部分129和下凹陷130的栓塞128和层间绝缘膜124的表面上淀积作为栓塞128的上布线层的Al合金膜131。在Al合金膜131的表面上淀积硬掩模132。在这个状态下，在下凹陷130上方形成上凹陷135。硬掩模132用于强化光刻胶层133并在Al合金膜131进行刻蚀时提高布线的制造精度。
然后，参见图5B和5C，通过参考用于对准的上凹陷135，进行光刻以形成上布线层(Al合金膜131)。即，在硬掩模132上淀积覆盖栓塞128的光刻胶层133。结果是，只留下被构图光刻胶层133覆盖的Al合金膜131的部分。
在现有技术方法中，下凹陷130形成在相对于层间绝缘膜124表面的深位置上。因此，如图5A所示，大部分Al合金膜131和硬掩模132突出于下凹陷130的阶梯部分之外。这样，即使过刻蚀Al合金膜131，刻蚀残余物134可保留在下凹陷130中，如图5C所示。
刻蚀残余物134可能干扰后面工艺中的对准标记的正常识别。此外，当刻蚀残余物134分散在膜的表面上时，分散的刻蚀残余物134可能引起图形的形成不正常。
发明内容
本发明的目的是提供制造半导体器件的方法，在对准期间可精确地识别对准标记，以便在采用用以形成掩埋布线的CMP工艺时按优选方式形成掩埋布线。
为实现上述目的，本发明提供制造半导体器件的方法。该方法包括以下步骤：在半导体器件上淀积绝缘膜，刻蚀绝缘膜以便在绝缘膜中形成掩埋布线孔和用于对准的对准标记凹槽，和在包括掩埋布线孔和对准标凹槽的绝缘膜表面上淀积导电膜。淀积导电膜的步骤包括淀积导电膜，以便导电膜的厚度比对准标记凹槽的深度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。该方法还包括整平淀积的导电膜的表面直到露出绝缘膜的表面为止而在对准标记凹槽中形成掩埋膜和在掩埋布线孔中形成掩埋布线。
本发明的又一目的是提供制造半导体器件的方法。该方法包括以下步骤：在半导体器件上淀积绝缘膜，刻蚀绝缘膜以便在绝缘膜中形成掩埋布线孔和用于对准的对准标记凹槽。该刻蚀步骤包括形成对准标记凹槽，以使对准标记凹槽的深度等于绝缘膜的厚度。该方法还包括在包括掩埋布线孔和对准标记凹槽的绝缘膜表面上淀积导电膜的步骤。淀积导电膜的步骤包括淀积导电膜，以使导电膜的厚度比绝缘膜的厚度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。该方法还包括在对准标记凹槽中形成掩埋膜，和在掩埋布线孔中形成掩埋布线以整平淀积的导电膜的表面直到露出绝缘膜的表面为止。
本发明的又一目的是提供一种半导体器件，包括半导体衬底、淀积在半导体衬底上的绝缘膜、形成在绝缘膜中以形成掩埋布线的掩埋布线孔、形成在绝缘膜中并用于对准的对准标记凹槽、和淀积在掩埋布线孔和对准标记凹槽中的导电膜。淀积在对准标记凹槽中的导电膜的厚度比对准标记凹槽的深度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。
本发明的又一目的是提供一种半导体器件，包括半导体衬底、淀积在半导体衬底上的绝缘膜、形成在绝缘膜中以形成掩埋布线的掩埋布线孔、形成在绝缘膜中并用于对准的对准标记凹槽。对准标记凹槽的深度等于绝缘膜的厚度。在掩埋布线孔和对准标记凹槽中淀积导电膜。淀积在对准标记凹槽中的导电膜的厚度比绝缘膜的厚度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。
通过下面结合附图的说明将使本发明的其它方案和优点更清楚，其中附图以举例形式示出了本发明的原理。
附图说明
通过参照结合附图对所示优选实施例的下列说明将最佳地理解本发明及其目的和优点，其中：
图1是表示在现有技术中用于进行光刻工艺的工序的流程图；
图2A-2C是表示在现有技术半导体器件制造方法中形成栓塞的工艺的截面图；
图3A和3B是表示在现有技术方法中用于构图布线层的工艺的截面图；
图4A-4C是表示在现有技术半导体器件制造方法的又一例子中用于形成栓塞的工艺的截面图；
图5A-5C是表示在图4A-4C的现有技术例子中用于构图布线层的工艺的截面图；
图6A-6C是表示在根据本发明的第一实施例的半导体器件制造方法中用于形成栓塞的工艺的截面图；
图7A和7B是表示在第一实施例中用于布线层构图的工艺的截面图；
图8A-8C是表示根据本发明的第二实施例的半导体器件制造方法中用于形成栓塞的工艺的面截图；
图9A-9C是表示在第二实施例中用于布线层构图的工艺的截面图；
图10是表示用于精确识别对准标记的条件的结果的实验的表；
图11A-11C是表示在第二实施例的改型中用于形成栓塞的工艺的截面图；和
图12A-12C是表示在图11A-11C的实施例中用于布线层构图的工艺的截面图。
具体实施方式
在附图中，相同的元件使用相同的标记。
下面参照图6和7介绍根据本发明的半导体器件制造方法。在第一实施例中，MOSFET 10以与现有技术中相同的方式形成在硅衬底1上。连接到MOSFET的栓塞16被掩埋在绝缘膜12中。
图6和7是表示通过第一至第五操作制造的半导体器件的例子的截面图。第一实施例的第一至第五操作基本上与图2和3中的第一至第五操作相同。下面将详细介绍不同于图2和3的操作的部件。
[第一操作](图6A)
绝缘膜12加在其上形成MOSFET的硅衬底11的上表面上。孔13和对准标记凹槽14形成在绝缘膜12中。凹槽14的深度等于其中掩埋栓塞16的绝缘膜12的厚度T12。当从上面观看时，对准标记凹槽14具有矩形形状。对准标记凹槽14的短边(最小开口宽度)的宽度Wa比绝缘膜12的厚度T12大两倍。包括有机旋涂玻璃(SOG)膜的绝缘膜12具有叠层结构。有机SOG膜便于形成厚绝缘膜。因此，即使在硅衬底11的上表面上存在显著的水平高度差，该水平高度差可被SOG膜吸收。
[第二操作](图6B)
在绝缘膜12上淀积金属膜(导电膜)15。这就将布线材料掩埋在孔13中。金属膜15被淀积成具有均匀的厚度。控制金属膜15的厚度T15以便不超过绝缘膜12的厚度T12。当淀积金属膜15时，金属膜15掩埋在圆柱状孔13中，该圆柱状孔的直径小于厚度T12。[第三操作](图6C)
进行CMP工艺以便抛光金属膜15的表面和在孔13中形成栓塞16。在对准标记凹槽14中形成精确地反映对准标记凹槽14的位置的阶梯部分17和包括阶梯部分17的下凹陷51。
[第四操作](图7A)
淀积布线材料以形成布线层18。布线层18的厚度明显小于下凹陷51的宽度。在下凹陷51上方的布线层18中形成上凹陷52以精确反映对准标记凹槽14的位置。
[第五操作](图7B)
进行光刻工艺，以便根据上凹陷52对准被转移到光刻胶层20的掩模图形。根据掩模图形19构图光刻胶层20，并根据被构图的光刻胶层20刻蚀布线层18。
甚至在淀积金属膜15和布线层18之后，通过刻蚀绝缘膜12形成的对准标记凹槽14的位置由凹陷51和52完成。相应地，不管布线层18是否是不透明的，可利用对准标记凹槽14精确地对准光刻胶层20并构图。
第一实施例具有的优点如下。
(1)当在绝缘膜12中形成栓塞16时，金属膜15淀积在包括通过刻蚀形成的凹槽的绝缘膜12的表面中。在这种状态下，其厚度小于绝缘膜12的厚度T.12的金属膜15淀积在对准标记凹槽14中，其中对准标记凹槽14的深度等于绝缘膜12的的厚度T12。这保证了反映对准标记凹槽14的位置的下凹陷51的形成。
(2)根据下凹陷51的位置准确地形成上层或布线层18的图形。此外，在布线层18中形成反映对准标记凹槽14的位置的上凹陷52。这样，即使布线层18是不透明的，也能根据上凹陷52的位置准确地构图用于刻蚀的光刻胶层20。
下面参照图8-10讨论根据本发明的第二实施例的用于制造半导体器件的方法。
参见图8A，在下层21上形成层间绝缘膜22和布线23。布线23形成在绝缘膜22中。在层间绝缘膜22和布线23的表面上叠加作为有机SOG膜的层间绝缘膜24。刻蚀层间绝缘膜24以形成孔25和用于与孔25对准的对准标记凹槽26。对准标记凹槽26是矩形的。布线23位于孔25的底部。
布线23用做在层间绝缘膜24中形成孔25和对准标记凹槽26时的刻蚀停止层。即，充分进行刻蚀之后，孔25的深度等于层间绝缘膜24的深度，如图8A所示。通过过刻蚀层间绝缘膜24形成的对准标记凹槽26与绝缘膜22相连。
在第二实施例中，如下述，控制随后淀积的金属膜27的厚度。
用作孔25的阻挡膜并具有10nm的厚度的氮化钛(TiN)膜(未示出)施加于孔25的壁和对准标记凹槽26的表面。然后，进行CVD工艺，以淀积0.5μm厚的钨(W)，并在钛膜上形成金属膜27，同时控制金属膜27的膜厚生长(图8B)。在淀积金属膜27期间，金属膜27的厚度T27设定为满足下列条件。
条件(A)：厚度T27小于对准标记凹槽26的短边宽度(最小开口宽度)Wb的一半。
条件(B)：厚度T27包含在由从对准标记凹槽26的深度减去“0.1μm-0.5μm”确定的范围内。
换言之，金属膜27的生长被控制成使得金属膜27的厚度T27满足下面两个条件：
T27≤(1/2)Wb；和
(D1-0.5μm)≤T27≤(D1-0.1μm)
然后，进行CMP工艺，以便抛光金属膜27的表面，直到露出层间绝缘膜24的上表面为止(图8C)。在这种状态下，栓塞28形成在层间绝缘膜24中，包括阶梯部分29的下凹陷30形成在对准标记凹槽26中。
设定条件(A)是为了在金属膜27被掩埋在对准标记凹槽26中并被抛光之后，在从对准标记凹槽26的侧壁生长金属膜27时防止凹槽26被覆盖。设定条件(B)以包括在“0.1μm-0.5μm”范围内的下凹陷30的深度D2(即(D1-T27))。在第二实施例中，短边宽度Wb充分大于深度D1。因此，下面将介绍条件(B)。
接下来，在包括下凹陷30的栓塞28和层间绝缘膜24上淀积栓塞28的上布线层，如图9A中所示。例如，淀积作为布线层的材料的Al合金，以便形成Al合金膜31。此外，在Al合金膜31上形成用于刻蚀Al合金膜31的硬掩模32。Al合金膜的厚度例如是“0.4μm”，并且硬掩模32的厚度为“0.05μm”。下凹陷30的宽度充分大于下凹陷30的深度D2。因此，当淀积每个膜时，甚至在淀积Al合金膜31和硬掩模32之后，在对准标记凹槽26中形成表示下凹陷30的位置上凹陷35。
随后，在包括上凹陷35的硬掩模32的表面上淀积光刻胶层33。参照用于对准的上凹陷35进行光刻，以便在光刻胶层33上转移掩模图形(布线图形)。根据被转移的布线图形构图光刻胶层33(图9B)。不包括被光刻胶层33覆盖的部分，刻蚀Al合金膜31和硬掩模32。之后，去掉光刻胶层33。这就形成了布线36。作为层间布线的布线36与栓塞28准确地对准(图9C)。
图10示出了由本发明人获得的实验结果，表示凹陷的识别和相对于下凹陷30的深度D2的刻蚀残余物的存在。更具体地说，图10示出了在构图光刻胶层33的光刻工艺中是否可以识别对准下凹陷30和在刻蚀Al合金膜31之后下凹陷30是否包含刻蚀残余物。
如图10中所示，通过实验证实了在下凹陷30的深度D2小于“0.1μm”时不能确认凹陷。此外，证实了在深度D2超过“0.5μm”时在刻蚀Al合金膜31之后下凹陷30包含刻蚀残余物。
在第二实施例中，金属膜27的厚度被控制以便凹陷的深度D2被包含在“0.1μm-0.5μm”的范围内。这样，利用上凹陷35或对准标记凹槽26准确地构图用于刻蚀Al合金膜31的光刻胶层33，并且完成刻蚀时在下凹陷30中没有留下刻蚀残余物。
除了第一实施例的优点之外，第二实施例具有以下讨论的优点。
(1)金属膜27被淀积成其厚度T27在由从对准标记凹槽26的深度D1减去“0.1μm-0.5μm”确定的范围内。因此，抛光金属膜27直到露出层间绝缘膜24的上表面之后，沿着对准标记凹槽26中的金属膜27的淀积形状形成下凹陷30。下凹陷30被形成得以反映对准标记凹槽26的位置，并且深度D2的值的范围在“0.1μm-0.5μm”之间调整。
(2)在层间绝缘膜24中淀积Al合金膜31和硬掩模32之后，相对于对准标记凹槽26的位置信息，上凹陷35接在下凹陷30之后形成，其中下凹陷30形成得具有深度D2。当进行光刻以对用于刻蚀Al合金膜31的光刻胶层33构图时，上凹陷35作对准参考。刻蚀淀积在下凹陷30中的Al合金膜31和硬掩模32，并在下凹陷30中不留下残余物的情况下去掉它们。这样，通过参考用于对准的下凹陷30，在布线36上形成准确图形。由于在下凹陷30中没有留下刻蚀残余物，因此在给布线36加膜时可防止由残余物引起的膜的不正常生长。
对于本领域技术人员来说，很显然，在不脱离本发明的精神或范围的情况下可以以很多种其它特殊形式体实现本发明。特别是，应该理解本发明可以以下列形式实施。
在第一实施例中，其中形成对准标记凹槽14的绝缘膜不限于加给硅衬底11的绝缘膜12。例如，该绝缘膜可以是作为加给下层的绝缘膜12的层间绝缘膜。
在第一实施例中，形成在硅衬底11上的晶体管10不必是MOSFET，而可以是其它类型的晶体管，如双极晶体管。
在第二实施例中，在淀积金属膜27之前形成的阻挡膜(氮化钛(TiN)膜)不是必须的。阻挡膜的材料可根据金属膜27所采用的材料而改变。
在第二实施例中，可以通过电镀或化学电镀淀积例如铜(Cu)而形成金属膜(掩埋膜)27。该金属膜不是必须由金属构成，只要它由导电布线材料构成即可。只要求布线材料能进行膜厚均匀的膜淀积，以便用于准确控制淀积膜的厚度。掩埋膜的布线材料可以是下列材料之一：例如，钨(W)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、硅(Si)和包含这些金属之一的合金。
在第二实施例中，金属膜27的厚度T27可设定为满足条件(A)和(B)的任何值。
在第二实施例中，例如，根据图11中所示的工艺刻蚀停止层41可设置在绝缘膜22a中。绝缘膜22a位于层间绝缘膜24下面。对准标记凹槽26a通过刻蚀形成在层间绝缘膜24中。布线23a是由与刻蚀停止层41相同的材料形成的，其中刻蚀停止层41形成在对应对准标记凹槽26a的位置上(图11A)。随后，在层间绝缘膜24中淀积金属膜27a，以使金属膜27a的厚度T27在由从层间绝缘膜24的厚度T24减去“0.1μm-0.5μm”确定的范围内(图11B)。进行CMP工艺以在对准标记凹槽26a中形成下凹陷30a。下凹陷30a形成得具有在“0.1μm-0.5μm”范围内的深度D3(图11C)。相应地，如图11A-11C中所示，通过参考下凹陷30a用于对准，在不留下任何外来材料的情况下在下凹陷30a上准确形成图形。对准标记凹槽26a的深度被形成得即使在层间绝缘膜24上进行过刻蚀，对准标记凹槽26a的深度也等于层间绝缘膜24的厚度T24。这样，通过只由层间绝缘膜24和金属膜27a的厚度限定的简单条件(T24-T27a)，可最佳地形成下凹陷30a。这还便于采用对准标记凹槽26a进行对准。刻蚀停止层41不必与布线23a同时形成。此外，刻蚀停止层41不必由与布线23a相同的金属构成，并且不必形成得具有与绝缘膜22a相同的厚度。只要求刻蚀停止层41用于阻止层间绝缘膜24的过刻蚀即可。此外，在形成具有准确深度的对准标记凹槽26a和通过CMP工艺抛光金属膜27a之后，形成的下凹陷30a的深度在“0.1μm-0.5μm”范围内。
在上述每个实施例中，对准标记凹槽可形成为任何形状，只要它能被识别为用于对准的参考即可。
在上述每个实施例中，被刻蚀以形成对准标记凹槽的绝缘膜可以是无机SOG膜。
在上述每个实施例中，用于形成对准标记凹槽的方法可适用于例如采用Cu作为掩埋布线在绝缘膜中形成镶嵌布线。
在上述每个实施例中，在淀积或抛光掩埋膜之前，可从绝缘膜表面离子注入硼。离子注入增加了掩埋膜和绝缘膜之间的界面的附着强度并减少了被包含在有机膜中的潮气的量。结果是，提高了半导体器件的制造效率和可靠性。此外，降低了布线之间的电容量和增加了半导体器件的电容。另外，通过在离子注入之后在衬底上进行热处理，增强了掩埋膜的再结晶和提高了布线的可靠性。
在上述每个实施例中，半导体衬底不必是硅衬底，可以是能形成半导体器件的任何类型的半导体衬底。
这些例子和实施例被认为是示意性的和非限制性的，本发明不限于这里给出的细节，而是在所述权利要求书的范围和等效性范围内可以修改的。
Claims (28)
1.一种制造半导体器件的方法，包括以下步骤：在半导体器件上淀积绝缘膜，刻蚀绝缘膜以便在绝缘膜中形成掩埋布线孔和用于对准的对准标记凹槽，在包括掩埋布线孔和对准标记凹槽的绝缘膜表面上淀积导电膜，以整平淀积的导电膜的表面直到露出绝缘膜的表面而在对准标记凹槽中形成掩埋膜和在掩埋布线孔中形成掩埋布线，该方法的特征在于，淀积导电膜的步骤包括淀积导电膜，以使导电膜的厚度比对准标记凹槽的深度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。
2.根据权利要求1的方法，其特征在于，淀积导电层的步骤包括淀积导电膜，以便在借助化学机械抛光整平之后，绝缘膜的表面和对准标记凹槽中的掩埋膜的表面之间的水平高度差为0.1μm至0.5μm。
3.根据权利要求1的方法，其特征在于，还包括以下步骤：
在通过化学机械抛光整平之后，在对准标记凹槽中的掩埋膜、掩埋布线和绝缘膜上淀积布线膜；
在布线膜上形成硬掩模，以便在对准标记凹槽上形成上凹陷；
通过进行光刻转录硬掩模上的布线图形，以便上凹陷用作对准标记；和
刻蚀除了其上被转录了布线图形的部分之外的布线膜；
其中淀积导电膜的步骤包括淀积导电膜，以便在绝缘膜表面和对准标记凹槽中的掩埋膜表面之间形成下凹陷，下凹陷的深度被设定成在刻蚀布线膜的步骤之后布线膜不留在下凹陷中。
4.根据权利要求3的方法，其特征在于，淀积导电膜的步骤包括淀积导电膜，以便下凹陷的深度为0.1μm至0.5μm。
5.根据权利要求3的方法，其特征在于，淀积布线膜的步骤包括使用包含铝的材料淀积布线膜。
6.根据权利要求1的方法，其特征在于，淀积绝缘膜的步骤包括淀积至少包含有机SOG膜的叠加绝缘膜。
7.根据权利要求1的方法，其特征在于，淀积导电膜的步骤包括使用包含下列之一的材料淀积导电膜：钨、铜、铝、钛、钽、硅和包含这些金属的至少一种的合金。
8.根据权利要求1的方法，其特征还在于，包括以下步骤：
在进行淀积导电膜的步骤之前，在绝缘膜的至少一部分中注入离子。
9.根据权利要求1的方法，其特征在于，形成掩埋膜和掩埋布线，包括平整淀积的导电膜表面，直到进行化学机械抛光使绝缘膜表面露出为止的步骤。
10.根据权利要求1的方法，其特征在于，淀积导电膜的步骤包括采用铜作为导电材料和借助电镀或化学镀淀积铜。
11.一种制造半导体器件的方法，包括以下步骤：在半导体器件上淀积绝缘膜，刻蚀绝缘膜以便在绝缘膜中形成掩埋布线孔和用于对准的对准标记凹槽，在包括掩埋布线孔和对准标记凹槽的绝缘膜表面上淀积导电膜，在对准标记凹槽中形成掩埋膜，和在掩埋布线孔中形成掩埋布线，以整平淀积的导电膜的表面直到露出绝缘膜的表面为止，该方法的特征在于，刻蚀步骤包括形成对准标记凹槽，以便对准标记凹槽的深度等于绝缘膜的厚度，并且其中淀积导电膜的步骤包括淀积导电膜，以使导电膜的厚度比绝缘膜厚度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。
12.根据权利要求11的方法，其特征还在于，包括以下步骤：
在形成绝缘膜之前，至少在形成对准标记凹槽的位置下面形成刻蚀停止层。
13.根据权利要求11的方法，其特征在于，淀积导电层的步骤包括淀积导电膜，以便在借助化学机械抛光整平之后，绝缘膜的表面和对准标记凹槽中的掩埋膜的表面之间的水平高度差为0.1μm至0.5μm。
14.根据权利要求11的方法，其特征还在于，包括以下步骤：
在通过化学机械抛光整平之后，在对准标记凹槽中的掩埋膜、掩埋布线和绝缘膜上淀积布线膜；
在布线膜的表面上形成硬掩模，以便在对准标记凹槽上形成上凹陷；
通过进行光刻转录硬掩模上的布线图形，以便上凹陷用作对准标记；和
刻蚀除了其上被转移了布线图形的部分之外的布线膜；
其中淀积导电膜的步骤包括淀积导电膜，以便在绝缘膜表面和对准标记凹槽中的掩埋膜表面之间形成下凹陷，下凹陷的深度被设定成在刻蚀布线膜的步骤之后布线膜不留在下凹陷中。
15.根据权利要求14的方法，其特征在于，淀积导电膜的步骤包括淀积导电膜，以便下凹陷的深度为0.1μm至0.5μm。
16.根据权利要求14的方法，其特征在于，淀积布线膜的步骤包括使用包含铝的材料淀积布线膜。
17.根据权利要求11的方法，其特征在于，淀积绝缘膜的步骤包括淀积至少包含有机SOG膜的叠加绝缘膜。
18.根据权利要求11的方法，其特征在于，淀积导电膜的步骤包括使用包含下列之一的材料淀积导电膜：钨、铜、铝、钛、钽、硅和包含这些金属的至少一种的合金。
19.根据权利要求11的方法，其特征还在于，包括以下步骤：
在进行淀积导电膜的步骤之前，在绝缘膜的至少一部分中注入离子。
20.根据权利要求11的方法，其特征在于，形成掩埋膜和掩埋布线的步骤，包括平整淀积的导电膜表面，到进行化学机械抛光露出绝缘膜表面为止。
21.根据权利要求11的方法，其特征在于，淀积导电膜的步骤包括采用铜作为导电材料和借助电镀或化学镀淀积铜。
22.一种半导体器件，包括半导体衬底、淀积在半导体衬底上的绝缘膜、形成在绝缘膜中以形成掩埋布线的掩埋布线孔、形成在绝缘膜中并用于对准的对准标记凹槽、和淀积在掩埋布线孔和对准标记凹槽中的导电膜，该半导体器件的特征在于淀积在对准标记凹槽中的导电膜的厚度比对准标记凹槽的深度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。
23.根据权利要求22的半导体器件，其特征在于，淀积在对准标记凹槽中的导电膜包括具有距离绝缘膜表面的预定深度的凹陷，并且该预定深度为0.1μm或以上和0.5μm或以下。
24.根据权利要求22的半导体器件，其特征在于，导电膜包括下列材料之一：钨、铜、铝、钛、钽、硅和包含这些金属的至少一种的合金。
25.一种半导体器件，包括半导体衬底、淀积在半导体衬底上的绝缘膜、形成在绝缘膜中以形成掩埋布线的掩埋布线孔、形成在绝缘膜中并用于对准的对准标记凹槽、和淀积在掩埋布线孔和对准标记凹槽中的导电膜，该半导体器件的特征在于对准标记凹槽的深度等于绝缘膜的厚度，并且，其中淀积在对准标记凹槽中的导电膜的厚度比绝缘膜的厚度小0.1μm至0.5μm，并小于对准标记凹槽的最小开口宽度的一半。
26.根据权利要求25的半导体器件，其特征还在于：
在形成对准标记凹槽的位置下面形成停止膜以防止绝缘膜被刻蚀。
27.根据权利要求25的半导体器件，其特征在于，淀积在对准标记凹槽中的导电膜包括具有距离绝缘膜表面的预定深度的凹陷，并且该预定深度为0.1μm或以上和0.5μm或以下。
28.根据权利要求25的半导体器件，其特征在于，导电膜包括下列材料之一：钨、铜、铝、钛、钽、硅和包含这些金属的至少一种的合金。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219173A JP3609761B2 (ja) | 2001-07-19 | 2001-07-19 | 半導体装置の製造方法 |
| JP2001219173 | 2001-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1399325A CN1399325A (zh) | 2003-02-26 |
| CN1292469C true CN1292469C (zh) | 2006-12-27 |
Family
ID=19053218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02126473.2A Expired - Fee Related CN1292469C (zh) | 2001-07-19 | 2002-07-18 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6916743B2 (zh) |
| JP (1) | JP3609761B2 (zh) |
| CN (1) | CN1292469C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102338988A (zh) * | 2010-07-19 | 2012-02-01 | 无锡职业技术学院 | 一种可提高套刻测试准确性的方法 |
| CN104752323A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979526B2 (en) * | 2002-06-03 | 2005-12-27 | Infineon Technologies Ag | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs |
| US6858441B2 (en) * | 2002-09-04 | 2005-02-22 | Infineon Technologies Ag | MRAM MTJ stack to conductive line alignment method |
| DE10258420B4 (de) | 2002-12-13 | 2007-03-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen |
| DE10324052B4 (de) * | 2003-05-27 | 2007-06-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen |
| JP2005268669A (ja) * | 2004-03-19 | 2005-09-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE102004014676B4 (de) * | 2004-03-25 | 2009-05-14 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
| US7223612B2 (en) * | 2004-07-26 | 2007-05-29 | Infineon Technologies Ag | Alignment of MTJ stack to conductive lines in the absence of topography |
| US7442624B2 (en) * | 2004-08-02 | 2008-10-28 | Infineon Technologies Ag | Deep alignment marks on edge chips for subsequent alignment of opaque layers |
| JP4627448B2 (ja) | 2005-03-11 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2007019307A (ja) * | 2005-07-08 | 2007-01-25 | Sharp Corp | 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法 |
| JP4630778B2 (ja) * | 2005-09-15 | 2011-02-09 | シャープ株式会社 | アライメントマークの形成方法 |
| JP4240044B2 (ja) * | 2006-03-22 | 2009-03-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR100850144B1 (ko) * | 2006-08-31 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 얼라인먼트 마크 보호 방법 |
| JP4847854B2 (ja) * | 2006-12-19 | 2011-12-28 | シャープ株式会社 | 半導体装置及びその製造方法 |
| KR100831267B1 (ko) * | 2006-12-29 | 2008-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
| JP4966719B2 (ja) | 2007-04-11 | 2012-07-04 | 株式会社日立ハイテクノロジーズ | 校正用標準部材及びその作製方法、並びにそれを用いた電子ビーム装置 |
| KR100859634B1 (ko) * | 2007-05-16 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치 및 이의 제조 방법 |
| KR100842494B1 (ko) | 2007-06-25 | 2008-07-01 | 주식회사 동부하이텍 | 반도체 소자의 정렬키 형성 방법 |
| KR100875175B1 (ko) * | 2007-08-31 | 2008-12-22 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| JP5064157B2 (ja) * | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP5088700B2 (ja) * | 2008-11-13 | 2012-12-05 | セイコーエプソン株式会社 | 強誘電体メモリおよび強誘電体メモリの製造方法 |
| JP4714777B2 (ja) * | 2009-01-28 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2011238652A (ja) * | 2010-05-06 | 2011-11-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP5560931B2 (ja) * | 2010-06-14 | 2014-07-30 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
| CN102543733B (zh) * | 2010-12-08 | 2016-03-02 | 无锡华润上华科技有限公司 | Dmos工艺流程中的对位标记方法 |
| CN102509696B (zh) * | 2011-10-28 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 对准标记的形成方法 |
| CN103165413B (zh) * | 2011-12-16 | 2016-03-30 | 北大方正集团有限公司 | 一种去除残胶的方法 |
| JP2014216377A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | 電子部品とその製造方法及び多層プリント配線板の製造方法 |
| JP2015032662A (ja) * | 2013-08-01 | 2015-02-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN104952849B (zh) * | 2014-03-31 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 用于硅通孔制作的对准结构及硅通孔的制作方法 |
| CN106597818B (zh) * | 2015-10-19 | 2018-09-14 | 无锡华润上华科技有限公司 | 对位标记、形成对位标记的方法及半导体器件 |
| KR102637015B1 (ko) * | 2016-06-08 | 2024-02-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 제조 방법 |
| CN116682724B (zh) * | 2023-06-08 | 2024-04-26 | 荣芯半导体(淮安)有限公司 | 一种半导体结构、形成方法及相关器件 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4337554A1 (de) | 1992-12-16 | 1994-06-23 | Heidelberger Druckmasch Ag | Lithographische Offsetdruckmaschine |
| JP3604487B2 (ja) | 1996-02-16 | 2004-12-22 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2822986B2 (ja) * | 1996-06-28 | 1998-11-11 | 日本電気株式会社 | Ｄｍａ内蔵シングルチップマイクロコンピュータ |
| JP3047863B2 (ja) | 1997-08-04 | 2000-06-05 | 日本電気株式会社 | アライメント方法 |
| JP4187808B2 (ja) | 1997-08-25 | 2008-11-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3107047B2 (ja) * | 1998-05-28 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100271769B1 (ko) | 1998-06-25 | 2001-02-01 | 윤종용 | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 |
| US6326300B1 (en) * | 1998-09-21 | 2001-12-04 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method |
| US6186068B1 (en) | 1999-05-18 | 2001-02-13 | Creo Srl | Method for holding printing sleeves in an imaging device |
| DE10021451A1 (de) | 2000-05-03 | 2001-11-08 | Heidelberger Druckmasch Ag | Gesteuerte Bebilderung und Löschung einer Druckform aus metallischem Titan |
| JP2002043201A (ja) | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6780775B2 (en) * | 2001-01-24 | 2004-08-24 | Infineon Technologies Ag | Design of lithography alignment and overlay measurement marks on CMP finished damascene surface |
-
2001
- 2001-07-19 JP JP2001219173A patent/JP3609761B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-18 US US10/197,575 patent/US6916743B2/en not_active Expired - Lifetime
- 2002-07-18 CN CN02126473.2A patent/CN1292469C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102338988A (zh) * | 2010-07-19 | 2012-02-01 | 无锡职业技术学院 | 一种可提高套刻测试准确性的方法 |
| CN104752323A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104752323B (zh) * | 2013-12-27 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6916743B2 (en) | 2005-07-12 |
| JP2003031484A (ja) | 2003-01-31 |
| JP3609761B2 (ja) | 2005-01-12 |
| CN1399325A (zh) | 2003-02-26 |
| US20030017707A1 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1292469C (zh) | 半导体器件及其制造方法 | |
| CN1139122C (zh) | 半导体器件及其制造方法 | |
| CN1293622C (zh) | 半导体器件及其制造方法 | |
| CN1144286C (zh) | 半导体器件及制造该半导体器件的方法 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| CN100346466C (zh) | 半导体器件及其制造方法 | |
| CN1551353A (zh) | 包括金属互连和金属电阻器的半导体器件及其制造方法 | |
| CN1614764A (zh) | 半导体器件的制造方法 | |
| CN1790702A (zh) | 改进的hdp氮化物基ild盖层 | |
| CN1638088A (zh) | 半导体器件的制造方法 | |
| CN1967800A (zh) | 半导体集成电路器件的制造方法 | |
| CN1968565A (zh) | 高密度印刷电路板及其制造方法 | |
| CN101064296A (zh) | 半导体装置及其制造方法 | |
| CN1790666A (zh) | 半导体装置及内连线的制造方法 | |
| CN1049069C (zh) | 半导体器件中多层互连的形成方法 | |
| CN1873944A (zh) | 半导体器件及其制造方法 | |
| CN1145208C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN101045820A (zh) | 形成绝缘膜的组合物以及制造半导体器件的方法 | |
| CN1444279A (zh) | 半导体器件及其制作方法 | |
| CN1639859A (zh) | 半导体装置的制造方法 | |
| CN1377082A (zh) | 半导体装置 | |
| CN1374699A (zh) | 半导体器件及其制造方法 | |
| CN1518093A (zh) | 半导体器件及其制造方法 | |
| CN1237787A (zh) | 半导体器件及其制造方法 | |
| CN1846296A (zh) | 具有电容器的集成电路装置及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061227 Termination date: 20170718 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |