JP4240044B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4240044B2 JP4240044B2 JP2006078255A JP2006078255A JP4240044B2 JP 4240044 B2 JP4240044 B2 JP 4240044B2 JP 2006078255 A JP2006078255 A JP 2006078255A JP 2006078255 A JP2006078255 A JP 2006078255A JP 4240044 B2 JP4240044 B2 JP 4240044B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- via hole
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体装置の製造方法及び合わせマークの形成方法、半導体装置に関し、特
に、合わせマークのサイズが大きい場合でもその異常酸化を防止できるようにした技術に
関する。
に、合わせマークのサイズが大きい場合でもその異常酸化を防止できるようにした技術に
関する。
半導体装置の製造工程では、ウエーハとフォトマスクとの位置合わせは必須の工程であ
り、その際に生じる誤差を最小限に抑えることが要求されている。このため、ウエーハ上
に設けられたパターンに、次に形成すべきパターンを正しく重ね合わせるため、合わせマ
ークが使用されている（例えば、特許文献１〜３参照。）。合わせマークの形状や大きさ
には様々なものがあるが、多くのものは平面視での形状が矩形であり、その一辺の長さは
下記Ａ〜Ｄマークで例示するように、数μｍから数十μｍ程度である。
り、その際に生じる誤差を最小限に抑えることが要求されている。このため、ウエーハ上
に設けられたパターンに、次に形成すべきパターンを正しく重ね合わせるため、合わせマ
ークが使用されている（例えば、特許文献１〜３参照。）。合わせマークの形状や大きさ
には様々なものがあるが、多くのものは平面視での形状が矩形であり、その一辺の長さは
下記Ａ〜Ｄマークで例示するように、数μｍから数十μｍ程度である。
Ａマーク：縦３μｍ×横４μｍ
Ｂマーク：縦４μｍ×横４μｍ
Ｃマーク：縦６μｍ×横７２μｍ
Ｄマーク：縦１５〜２５μｍ×横１５〜２５μｍ
特開２００２−３７３９７４号公報
特開２００５−１４２２５２号公報
特開２００４−３９７３１号公報
Ｂマーク：縦４μｍ×横４μｍ
Ｃマーク：縦６μｍ×横７２μｍ
Ｄマーク：縦１５〜２５μｍ×横１５〜２５μｍ
ところで、半導体基板上にプラグ電極を形成する場合には、層間絶縁膜にビアホール（
「コンタクトホール」とも呼ばれる。）を形成すると共に、ビアホールから離れた位置に
合わせマーク用の開口部を形成する。そして、層間絶縁膜上にタングステン（Ｗ）膜を形
成してビアホールを埋め込む。Ｗ膜の形成はＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄ
ｅｐｏｓｉｔｉｏｎ）法で行う。その後、半導体基板の上方全面にＣＭＰ（ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を施して層間絶縁膜上からＷ膜を取
り除き、プラグ電極と合わせマークとを完成させる。
「コンタクトホール」とも呼ばれる。）を形成すると共に、ビアホールから離れた位置に
合わせマーク用の開口部を形成する。そして、層間絶縁膜上にタングステン（Ｗ）膜を形
成してビアホールを埋め込む。Ｗ膜の形成はＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄ
ｅｐｏｓｉｔｉｏｎ）法で行う。その後、半導体基板の上方全面にＣＭＰ（ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を施して層間絶縁膜上からＷ膜を取
り除き、プラグ電極と合わせマークとを完成させる。
ここで、合わせマークは単位パターンが数μｍ角以上と、実際の回路で使用されるパタ
ーン（＜１μｍ）と比べて大きいため、合わせマークを構成するＷ膜表面には段差が生じ
る。つまり、ＣＶＤ法では、直径が小さい穴ほど早く埋め込まれる傾向があるため、Ｗ膜
によって開口部が完全に埋め込まれる前にビアホールの埋め込みが完了する。開口部を実
際に合わせマークとして使用する場合は、ある程度段差がないとマークとして認識できな
くなるので、開口部の埋め込みが不完全でも通常は特に問題とならない。
ーン（＜１μｍ）と比べて大きいため、合わせマークを構成するＷ膜表面には段差が生じ
る。つまり、ＣＶＤ法では、直径が小さい穴ほど早く埋め込まれる傾向があるため、Ｗ膜
によって開口部が完全に埋め込まれる前にビアホールの埋め込みが完了する。開口部を実
際に合わせマークとして使用する場合は、ある程度段差がないとマークとして認識できな
くなるので、開口部の埋め込みが不完全でも通常は特に問題とならない。
しかしながら、強誘電体メモリ（ＦｅＲＡＭ：ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）
の製造工程では、プラグ電極と合わせマークとを形成した後でその上に酸化バリア膜を敷
いて高温熱処理を施す。このとき、合わせマークの段差が深く（大きく）なり過ぎている
と、図３に示すように、開口部Ｈ´内で酸化バリア膜９１のカバレッジが低下してしまう
（即ち、図３の破線で囲んだ部分のように、酸化バリア膜９１に局所的に薄い部分ができ
てしまう。）。その結果、酸化バリア膜９１に求められるバリア性が損なわれ、開口部Ｈ
´内のＷ膜９３が異常に酸化してしまうという問題があった。
の製造工程では、プラグ電極と合わせマークとを形成した後でその上に酸化バリア膜を敷
いて高温熱処理を施す。このとき、合わせマークの段差が深く（大きく）なり過ぎている
と、図３に示すように、開口部Ｈ´内で酸化バリア膜９１のカバレッジが低下してしまう
（即ち、図３の破線で囲んだ部分のように、酸化バリア膜９１に局所的に薄い部分ができ
てしまう。）。その結果、酸化バリア膜９１に求められるバリア性が損なわれ、開口部Ｈ
´内のＷ膜９３が異常に酸化してしまうという問題があった。
Ｗ膜９３が異常酸化するとその体積が膨張してしまう（即ち、合わせマークが膨張して
しまう）ので、高温熱処理後の工程では、ウエーハとフォトマスクとの位置合わせ精度が
低下してしまうおそれがあった。また、膨張した酸化物がウエーハ面に散乱してパーティ
クルとなるおそれもあった。
そこで、この発明はこのような事情に鑑みてなされたものであって、合わせマークのサ
イズが大きい場合でもその異常酸化を防止できるようにした半導体装置の製造方法及び合
わせマークの形成方法、半導体装置の提供を目的とする。
しまう）ので、高温熱処理後の工程では、ウエーハとフォトマスクとの位置合わせ精度が
低下してしまうおそれがあった。また、膨張した酸化物がウエーハ面に散乱してパーティ
クルとなるおそれもあった。
そこで、この発明はこのような事情に鑑みてなされたものであって、合わせマークのサ
イズが大きい場合でもその異常酸化を防止できるようにした半導体装置の製造方法及び合
わせマークの形成方法、半導体装置の提供を目的とする。
〔発明１、２〕 上記目的を達成するために、発明１の半導体装置の製造方法は、基板上
に第１絶縁膜を形成する工程と、プラグ形成領域の前記第１絶縁膜をエッチングして第１
ビアホールを形成する工程と、前記第１ビアホール内に第１プラグ電極を形成する工程と
、前記第１プラグ電極が形成された前記第１絶縁膜上に導電膜を形成する工程と、前記導
電膜を選択的にエッチングして、前記第１プラグ電極上に局所配線を形成すると共に、所
定領域の前記第１絶縁膜上にパッド層を形成する工程と、前記第１絶縁膜上に第２絶縁膜
を形成して前記局所配線と前記パッド層とを覆う工程と、前記第２絶縁膜を選択的にエッ
チングして、当該第２絶縁膜に前記局所配線を底面とする第２ビアホールを形成すると共
に、当該第２絶縁膜に前記パッド層を底面とする開口部を形成する工程と、前記第２絶縁
膜上に金属膜を形成して前記第２ビアホールと前記開口部とを埋め込む工程と、前記金属
膜にＣＭＰ処理を施して前記第２絶縁膜上から当該金属膜を取り除くことによって、前記
第２ビアホール内に第２プラグ電極を形成すると共に、前記パッド層上に合わせマークを
完成させる工程と、を含むことを特徴とするものである。
に第１絶縁膜を形成する工程と、プラグ形成領域の前記第１絶縁膜をエッチングして第１
ビアホールを形成する工程と、前記第１ビアホール内に第１プラグ電極を形成する工程と
、前記第１プラグ電極が形成された前記第１絶縁膜上に導電膜を形成する工程と、前記導
電膜を選択的にエッチングして、前記第１プラグ電極上に局所配線を形成すると共に、所
定領域の前記第１絶縁膜上にパッド層を形成する工程と、前記第１絶縁膜上に第２絶縁膜
を形成して前記局所配線と前記パッド層とを覆う工程と、前記第２絶縁膜を選択的にエッ
チングして、当該第２絶縁膜に前記局所配線を底面とする第２ビアホールを形成すると共
に、当該第２絶縁膜に前記パッド層を底面とする開口部を形成する工程と、前記第２絶縁
膜上に金属膜を形成して前記第２ビアホールと前記開口部とを埋め込む工程と、前記金属
膜にＣＭＰ処理を施して前記第２絶縁膜上から当該金属膜を取り除くことによって、前記
第２ビアホール内に第２プラグ電極を形成すると共に、前記パッド層上に合わせマークを
完成させる工程と、を含むことを特徴とするものである。
発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記合わ
せマークを完成させた後で、前記第２絶縁膜上に酸化バリア膜を形成する工程と、前記酸
化バリア膜を形成した後で前記基板全体に高温熱処理を施す工程と、を含むことを特徴と
するものである。
せマークを完成させた後で、前記第２絶縁膜上に酸化バリア膜を形成する工程と、前記酸
化バリア膜を形成した後で前記基板全体に高温熱処理を施す工程と、を含むことを特徴と
するものである。
ここで、「高温熱処理」とは、例えば、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）、ＰＺＴ（Ｐｂ
ＺｒxＴｉ1-x）等の強誘電体膜を形成するときに行う酸素雰囲気中での熱処理のことであ
る。強誘電体膜を有する半導体装置（例えば、ＦｅＲＡＭ）の製造工程では、強誘電体膜
の材料を結晶化させたり、スパッタリングやエッチングによって強誘電体膜が受けたプロ
セスダメージを回復させたりするために、酸素雰囲気中で高温の熱処理を行う必要がある
。この熱処理の温度は、例えば６００℃から８００℃程度である。
ＺｒxＴｉ1-x）等の強誘電体膜を形成するときに行う酸素雰囲気中での熱処理のことであ
る。強誘電体膜を有する半導体装置（例えば、ＦｅＲＡＭ）の製造工程では、強誘電体膜
の材料を結晶化させたり、スパッタリングやエッチングによって強誘電体膜が受けたプロ
セスダメージを回復させたりするために、酸素雰囲気中で高温の熱処理を行う必要がある
。この熱処理の温度は、例えば６００℃から８００℃程度である。
発明１、２の半導体装置の製造方法によれば、選択的エッチングによって第２絶縁膜に
第２ビアホールと開口部とを形成する際に、局所配線とパッド層とをエッチングストッパ
に使用することができるので、第１絶縁膜までエッチングが進行してしまうことを防ぐこ
とができ、開口部を浅く形成することができる。
従って、開口部内を金属膜で埋め込むことが容易であり、ＣＭＰ処理後の開口部内での
金属膜（即ち、合わせマーク）表面の段差を小さくすることができる。これにより、合わ
せマークの表面に酸化バリア膜をカバレッジ性高く形成することができるので、酸化バリ
ア膜形成後の高温熱処理工程で合わせマークの異常酸化を防止することができる。
第２ビアホールと開口部とを形成する際に、局所配線とパッド層とをエッチングストッパ
に使用することができるので、第１絶縁膜までエッチングが進行してしまうことを防ぐこ
とができ、開口部を浅く形成することができる。
従って、開口部内を金属膜で埋め込むことが容易であり、ＣＭＰ処理後の開口部内での
金属膜（即ち、合わせマーク）表面の段差を小さくすることができる。これにより、合わ
せマークの表面に酸化バリア膜をカバレッジ性高く形成することができるので、酸化バリ
ア膜形成後の高温熱処理工程で合わせマークの異常酸化を防止することができる。
以下、本発明の実施の形態を図面を参照しながら説明する。
図１（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す工
程図である。この実施の形態では、半導体基板から層間絶縁膜の上面に至るプラグ電極を
第１プラグ電極と第２プラグ電極とに分け、第１プラグ電極と第２プラグ電極とをローカ
ルインターコネクト（以下、「ＬＩ層という。」）で繋ぐと共に、合わせマークの下にも
ＬＩ層を敷くことについて説明する。
図１（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す工
程図である。この実施の形態では、半導体基板から層間絶縁膜の上面に至るプラグ電極を
第１プラグ電極と第２プラグ電極とに分け、第１プラグ電極と第２プラグ電極とをローカ
ルインターコネクト（以下、「ＬＩ層という。」）で繋ぐと共に、合わせマークの下にも
ＬＩ層を敷くことについて説明する。
図１（Ａ）に示すように、まず始めに、半導体基板（ウエーハ）１上に第１層間絶縁膜
を形成する。半導体基板１は例えばシリコン（Ｓｉ）基板であり、例えば図示しないＭＯ
Ｓトランジスタ等が形成されている。また、第１層間絶縁膜３は例えばシリコン酸化膜で
あり、その厚さは例えば１０００ｎｍ程度である。
次に、フォトリソグラフィ技術及びエッチング技術を用いて第１層間絶縁膜３を選択的
にエッチングし、半導体基板１に形成された不純物拡散層２上に第１ビアホールｈ１を形
成する。不純物拡散層２は、例えば図示しないＭＯＳトランジスタのソース又はドレイン
である。
を形成する。半導体基板１は例えばシリコン（Ｓｉ）基板であり、例えば図示しないＭＯ
Ｓトランジスタ等が形成されている。また、第１層間絶縁膜３は例えばシリコン酸化膜で
あり、その厚さは例えば１０００ｎｍ程度である。
次に、フォトリソグラフィ技術及びエッチング技術を用いて第１層間絶縁膜３を選択的
にエッチングし、半導体基板１に形成された不純物拡散層２上に第１ビアホールｈ１を形
成する。不純物拡散層２は、例えば図示しないＭＯＳトランジスタのソース又はドレイン
である。
次に、第１ビアホールｈ１が形成された第１層間絶縁膜３上にタングステン（Ｗ）膜を
形成して、第１ビアホールｈ１を埋め込む。Ｗ膜の形成は例えばＣＶＤ法で行う。そして
、このＷ膜上にＣＭＰ処理を施して第１層間絶縁膜３上からＷ膜を取り除く。これにより
、図１（Ａ）に示すように、第１ビアホールｈ１内に第１プラグ電極５を形成する。
次に、図１（Ａ）に示すように、第１プラグ電極５が形成された第１層間絶縁膜３上に
導電膜７を形成する。ここで、導電膜７は例えば、下層が窒化チタン（ＴｉＮ）で上層が
チタン（Ｔｉ）で構成される膜（即ち、Ｔｉ／ＴｉＮからなる積層構造の膜）である。Ｔ
ｉ膜の膜厚は例えば２０ｎｍであり、ＴｉＮの膜厚は例えば１８０ｎｍである。このよう
な導電膜７の形成は、例えばスパッタリング法によって行う。
形成して、第１ビアホールｈ１を埋め込む。Ｗ膜の形成は例えばＣＶＤ法で行う。そして
、このＷ膜上にＣＭＰ処理を施して第１層間絶縁膜３上からＷ膜を取り除く。これにより
、図１（Ａ）に示すように、第１ビアホールｈ１内に第１プラグ電極５を形成する。
次に、図１（Ａ）に示すように、第１プラグ電極５が形成された第１層間絶縁膜３上に
導電膜７を形成する。ここで、導電膜７は例えば、下層が窒化チタン（ＴｉＮ）で上層が
チタン（Ｔｉ）で構成される膜（即ち、Ｔｉ／ＴｉＮからなる積層構造の膜）である。Ｔ
ｉ膜の膜厚は例えば２０ｎｍであり、ＴｉＮの膜厚は例えば１８０ｎｍである。このよう
な導電膜７の形成は、例えばスパッタリング法によって行う。
次に、フォトリソグラフィ技術及びエッチング技術を用いて導電膜７を選択的にエッチ
ングし、図１（Ｂ）に示すように、第１プラグ電極５上に例えばＴｉ／ＴｉＮからなるＬ
Ｉ層７ａを形成すると共に、合わせマーク形成領域の第１層間絶縁膜３上に例えばＴｉ／
ＴｉＮからなるＬＩ層７ｂを形成する。Ｌｉ層７ａとＬｉ層７ｂは図示しない部分で繋が
っていても良いし、繋がっていなくても（即ち、電気的に接続していなくても）良い。
次に、図１（Ｃ）に示すように、第１層間絶縁膜３上に第２層間絶縁膜９を形成して、
Ｌｉ層７ａとＬｉ層７ｂとを覆う。第２層間絶縁膜９は例えばシリコン酸化膜であり、そ
の厚さは例えば８００ｎｍ程度である。
ングし、図１（Ｂ）に示すように、第１プラグ電極５上に例えばＴｉ／ＴｉＮからなるＬ
Ｉ層７ａを形成すると共に、合わせマーク形成領域の第１層間絶縁膜３上に例えばＴｉ／
ＴｉＮからなるＬＩ層７ｂを形成する。Ｌｉ層７ａとＬｉ層７ｂは図示しない部分で繋が
っていても良いし、繋がっていなくても（即ち、電気的に接続していなくても）良い。
次に、図１（Ｃ）に示すように、第１層間絶縁膜３上に第２層間絶縁膜９を形成して、
Ｌｉ層７ａとＬｉ層７ｂとを覆う。第２層間絶縁膜９は例えばシリコン酸化膜であり、そ
の厚さは例えば８００ｎｍ程度である。
次に、図１（Ｄ）に示すように、フォトリソグラフィ技術及びエッチング技術を用いて
第２層間絶縁膜９を選択的にエッチングし、第２層間絶縁膜９にＬＩ層７ａを底面とする
第２ビアホールｈ２を形成すると共に、第２層間絶縁膜９にＬＩ層７ｂを底面とする開口
部Ｈを形成する。図示しないが、第１、第２ビアホールｈ１、ｈ２の平面視での形状は例
えば円形であり、その直径は例えば０．１〜１μｍ程度である。また、開口部Ｈの平面視
での形状は例えば矩形で、その一辺の長さは例えば２〜３０μｍ程度である。
第２層間絶縁膜９を選択的にエッチングし、第２層間絶縁膜９にＬＩ層７ａを底面とする
第２ビアホールｈ２を形成すると共に、第２層間絶縁膜９にＬＩ層７ｂを底面とする開口
部Ｈを形成する。図示しないが、第１、第２ビアホールｈ１、ｈ２の平面視での形状は例
えば円形であり、その直径は例えば０．１〜１μｍ程度である。また、開口部Ｈの平面視
での形状は例えば矩形で、その一辺の長さは例えば２〜３０μｍ程度である。
次に、図２（Ａ）に示すように、第２ビアホールｈ２と開口部Ｈとが形成された第２層
間絶縁膜９上にＷ膜１１を形成して、第２ビアホールｈ２と開口部Ｈとを埋め込む。Ｗ膜
１１の形成は例えばＣＶＤ法で行う。そして、このＷ膜１１上にＣＭＰ処理を施して第２
層間絶縁膜９上からＷ膜１１を取り除く。これにより、図２（Ｂ）に示すように、第２ビ
アホールｈ２内に第２プラグ電極１３を形成すると共に、ＬＩ層７ｂ上に合わせマーク１
５を完成させる。なお、ＣＭＰ処理ではディッシングによって、合わせマーク１５の表面
が多少凹んだ形状に形成される。
間絶縁膜９上にＷ膜１１を形成して、第２ビアホールｈ２と開口部Ｈとを埋め込む。Ｗ膜
１１の形成は例えばＣＶＤ法で行う。そして、このＷ膜１１上にＣＭＰ処理を施して第２
層間絶縁膜９上からＷ膜１１を取り除く。これにより、図２（Ｂ）に示すように、第２ビ
アホールｈ２内に第２プラグ電極１３を形成すると共に、ＬＩ層７ｂ上に合わせマーク１
５を完成させる。なお、ＣＭＰ処理ではディッシングによって、合わせマーク１５の表面
が多少凹んだ形状に形成される。
次に、図２（Ｃ）に示すように、第２層間絶縁膜９上に酸化バリア膜１７を形成する。
開口部Ｈ内のＷ膜（即ち、合わせマーク１５）の表面は、従来例と比べて段差少なく形成
されているので、酸化バリア膜１７をカバレッジ性高く形成することができる。酸化バリ
ア膜１７は、例えば、ＴｉＡｌＮ（下層）／Ｉｒ（中層）／ＩｒＯｘ（上層）からなる積
層構造の膜である。ＴｉＡｌＮの厚さは例えば１００ｎｍ、Ｉｒの厚さは例えば５０ｎｍ
、ＩｒＯｘの厚さは例えば１００ｎｍである。
開口部Ｈ内のＷ膜（即ち、合わせマーク１５）の表面は、従来例と比べて段差少なく形成
されているので、酸化バリア膜１７をカバレッジ性高く形成することができる。酸化バリ
ア膜１７は、例えば、ＴｉＡｌＮ（下層）／Ｉｒ（中層）／ＩｒＯｘ（上層）からなる積
層構造の膜である。ＴｉＡｌＮの厚さは例えば１００ｎｍ、Ｉｒの厚さは例えば５０ｎｍ
、ＩｒＯｘの厚さは例えば１００ｎｍである。
その後、第２層間絶縁膜９上に、ＳＢＴ、ＰＺＴ等の強誘電体膜（図示せず）を形成す
る。そして、強誘電体膜が形成された半導体基板１全体を酸素雰囲気中で高温熱処理する
。熱処理の温度は例えば６００℃から８００℃程度である。このとき、Ｗ膜からなる合わ
せマーク１５はその上面が酸化バリア膜１７によってカバレッジ性高く覆われているので
、その異常酸化を防止することができる。
このように、本発明の実施の形態によれば、選択的エッチングによって第２層間絶縁膜
９に第２ビアホールｈ２と開口部Ｈとを形成する際に、ＬＩ層７ａ、７ｂをエッチングス
トッパに使用することができるので、第１層間絶縁膜３までエッチングが進行してしまう
ことを防ぐことができ、開口部Ｈを浅く形成することができる。
る。そして、強誘電体膜が形成された半導体基板１全体を酸素雰囲気中で高温熱処理する
。熱処理の温度は例えば６００℃から８００℃程度である。このとき、Ｗ膜からなる合わ
せマーク１５はその上面が酸化バリア膜１７によってカバレッジ性高く覆われているので
、その異常酸化を防止することができる。
このように、本発明の実施の形態によれば、選択的エッチングによって第２層間絶縁膜
９に第２ビアホールｈ２と開口部Ｈとを形成する際に、ＬＩ層７ａ、７ｂをエッチングス
トッパに使用することができるので、第１層間絶縁膜３までエッチングが進行してしまう
ことを防ぐことができ、開口部Ｈを浅く形成することができる。
従って、開口部Ｈ内をＷ膜で埋め込むことが容易であり、合わせマーク１５の表面の段
差を小さくすることができる。これにより、合わせマーク１５の表面に酸化バリア膜１７
をカバレッジ性高く形成することができるので、酸化バリア膜１７形成後の高温熱処理工
程で合わせマーク１５の異常酸化を防止することができる。それゆえ、高温熱処理工程以
降の工程への悪影響（例えば、合わせマークの膨張による位置合わせ精度の低下や、合わ
せマークからのパーティクル発生）を防止することができる。
差を小さくすることができる。これにより、合わせマーク１５の表面に酸化バリア膜１７
をカバレッジ性高く形成することができるので、酸化バリア膜１７形成後の高温熱処理工
程で合わせマーク１５の異常酸化を防止することができる。それゆえ、高温熱処理工程以
降の工程への悪影響（例えば、合わせマークの膨張による位置合わせ精度の低下や、合わ
せマークからのパーティクル発生）を防止することができる。
この実施の形態では、半導体基板１が本発明の「基板」に対応し、第１層間絶縁膜３が
本発明の「第１絶縁膜」に対応し、第２層間絶縁膜９が本発明の「第２絶縁膜」に対応し
ている。また、ＬＩ層７ａが本発明の「局所配線」に対応し、ＬＩ層７ｂが本発明の「パ
ッド層」に対応している。さらに、Ｗ膜１１が本発明の「金属膜」に対応している。
なお、この実施の形態では、第１層間絶縁膜３を例えば１０００ｎｍの厚さに形成し、
第２層間絶縁膜９を例えば８００ｎｍの厚さに形成することについて説明したが、これら
の数値はあくまで一例である。合わせマーク１５の表面の段差を小さくするためには、合
わせマーク１５のサイズが大きい場合ほど、第１層間絶縁膜３を厚く形成し、第２層間絶
縁膜９を薄く形成することが好ましい。
本発明の「第１絶縁膜」に対応し、第２層間絶縁膜９が本発明の「第２絶縁膜」に対応し
ている。また、ＬＩ層７ａが本発明の「局所配線」に対応し、ＬＩ層７ｂが本発明の「パ
ッド層」に対応している。さらに、Ｗ膜１１が本発明の「金属膜」に対応している。
なお、この実施の形態では、第１層間絶縁膜３を例えば１０００ｎｍの厚さに形成し、
第２層間絶縁膜９を例えば８００ｎｍの厚さに形成することについて説明したが、これら
の数値はあくまで一例である。合わせマーク１５の表面の段差を小さくするためには、合
わせマーク１５のサイズが大きい場合ほど、第１層間絶縁膜３を厚く形成し、第２層間絶
縁膜９を薄く形成することが好ましい。
また、この実施の形態では、ＴｉＡｌＮ／Ｉｒ／ＩｒＯｘからなる積層構造の膜を酸化
バリア膜１７として使用する場合について説明したが、その材質は上記に限られることは
ない。酸化バリア膜１７として例えば、ＴｉＮや、ＴｉＡｌＮ、Ａｌ２Ｏ３、ＴｉとＴｉ
Ｎの積層体等を使用することも可能である。
なお、この実施の形態で説明した合わせマーク１５は、露光機用アライメントマークの
ほか、ＢＯＸ ｍａｒｋ／ Ｖｅｒｎｉｅｒ ｍａｒｋ（合わせ検査マーク）、Ｌ ｍａ
ｒｋ（マスクメーカが使用する挿入精度測定マーク）、レイヤーに挿入された文字、記号
等として使用することも可能である。
バリア膜１７として使用する場合について説明したが、その材質は上記に限られることは
ない。酸化バリア膜１７として例えば、ＴｉＮや、ＴｉＡｌＮ、Ａｌ２Ｏ３、ＴｉとＴｉ
Ｎの積層体等を使用することも可能である。
なお、この実施の形態で説明した合わせマーク１５は、露光機用アライメントマークの
ほか、ＢＯＸ ｍａｒｋ／ Ｖｅｒｎｉｅｒ ｍａｒｋ（合わせ検査マーク）、Ｌ ｍａ
ｒｋ（マスクメーカが使用する挿入精度測定マーク）、レイヤーに挿入された文字、記号
等として使用することも可能である。
１ 半導体基板、３ 第１層間絶縁膜、５ 第１プラグ電極、７ 導電膜、７ａ、７ｂ
ＬＩ層、９ 第２層間絶縁膜、１１ Ｗ膜、１３ 第２プラグ電極、１５ 合わせマー
ク、１７ 酸化バリア膜
ＬＩ層、９ 第２層間絶縁膜、１１ Ｗ膜、１３ 第２プラグ電極、１５ 合わせマー
ク、１７ 酸化バリア膜
Claims (2)
- 基板上に第１絶縁膜を形成する工程と、
プラグ形成領域の前記第１絶縁膜をエッチングして第１ビアホールを形成する工程と、
前記第１ビアホール内に第１プラグ電極を形成する工程と、
前記第１プラグ電極が形成された前記第１絶縁膜上に導電膜を形成する工程と、
前記導電膜を選択的にエッチングして、前記第１プラグ電極上に局所配線を形成すると共に、所定領域の前記第１絶縁膜上にパッド層を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成して前記局所配線と前記パッド層とを覆う工程と、
前記第２絶縁膜を選択的にエッチングして、当該第２絶縁膜に前記局所配線を底面とする第２ビアホールを形成すると共に、当該第２絶縁膜に前記パッド層を底面とする開口部を形成する工程と、
前記第２絶縁膜上に金属膜を形成して前記第２ビアホールと前記開口部とを埋め込む工程と、
前記金属膜にＣＭＰ処理を施して前記第２絶縁膜上から当該金属膜を取り除くことによって、前記第２ビアホール内に第２プラグ電極を形成すると共に、前記パッド層上に合わせマークを完成させる工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記合わせマークを完成させた後で、
前記第２絶縁膜上に酸化バリア膜を形成する工程と、
前記酸化バリア膜を形成した後で前記基板全体に高温熱処理を施す工程と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006078255A JP4240044B2 (ja) | 2006-03-22 | 2006-03-22 | 半導体装置の製造方法 |
| US11/689,108 US7601605B2 (en) | 2006-03-22 | 2007-03-21 | Method for manufacturing semiconductor device, method for forming alignment mark, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006078255A JP4240044B2 (ja) | 2006-03-22 | 2006-03-22 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008290708A Division JP5088700B2 (ja) | 2008-11-13 | 2008-11-13 | 強誘電体メモリおよび強誘電体メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007258309A JP2007258309A (ja) | 2007-10-04 |
| JP4240044B2 true JP4240044B2 (ja) | 2009-03-18 |
Family
ID=38534033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006078255A Expired - Fee Related JP4240044B2 (ja) | 2006-03-22 | 2006-03-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7601605B2 (ja) |
| JP (1) | JP4240044B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026920A (ja) * | 2007-07-19 | 2009-02-05 | Seiko Epson Corp | 半導体装置の製造方法及び合わせマークの形成方法、半導体装置 |
| US20110284990A1 (en) * | 2010-04-30 | 2011-11-24 | Silterra Malaysia Sdn Bhd | Process for making an alignment structure in the fabrication of a semiconductor device |
| TWI445225B (zh) * | 2011-11-07 | 2014-07-11 | Voltafield Technology Corp | 磁阻元件結構形成方法 |
| TWI756023B (zh) * | 2021-01-15 | 2022-02-21 | 力晶積成電子製造股份有限公司 | 對位結構及其形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10000759C1 (de) * | 2000-01-11 | 2001-05-23 | Infineon Technologies Ag | Verfahren zur Erzeugung von Justiermarken |
| JP4504515B2 (ja) | 2000-06-13 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100399072B1 (ko) | 2001-05-03 | 2003-09-26 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| JP3609761B2 (ja) * | 2001-07-19 | 2005-01-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6596547B2 (en) * | 2001-12-21 | 2003-07-22 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
| JP3519721B2 (ja) | 2002-07-01 | 2004-04-19 | 沖電気工業株式会社 | 半導体装置の合わせマーク |
| JP3894554B2 (ja) * | 2002-08-07 | 2007-03-22 | 松下電器産業株式会社 | 容量素子及びその製造方法 |
| US6903002B1 (en) * | 2002-09-11 | 2005-06-07 | Cypress Semiconductor Corporation | Low-k dielectric layer with air gaps |
| JP2005142252A (ja) | 2003-11-05 | 2005-06-02 | Sony Corp | アライメントマークの形成方法および半導体装置の製造方法および半導体装置 |
| US7009694B2 (en) * | 2004-05-28 | 2006-03-07 | International Business Machines Corporation | Indirect switching and sensing of phase change memory cells |
-
2006
- 2006-03-22 JP JP2006078255A patent/JP4240044B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-21 US US11/689,108 patent/US7601605B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7601605B2 (en) | 2009-10-13 |
| US20070224797A1 (en) | 2007-09-27 |
| JP2007258309A (ja) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101129919B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| JP5141550B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006202848A (ja) | 半導体装置とその製造方法 | |
| JP4240044B2 (ja) | 半導体装置の製造方法 | |
| JP2006005234A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3519721B2 (ja) | 半導体装置の合わせマーク | |
| JP2007266306A (ja) | 半導体装置及びその製造方法 | |
| JP2006352016A (ja) | 強誘電体素子の製造方法 | |
| JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006032919A (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
| JP2005142481A (ja) | 半導体装置の製造方法 | |
| JP5088700B2 (ja) | 強誘電体メモリおよび強誘電体メモリの製造方法 | |
| KR20010006752A (ko) | 강유전성 메모리 셀 제조방법 | |
| JP4894843B2 (ja) | 半導体装置及びその製造方法 | |
| JP5533398B2 (ja) | 半導体装置の製造方法 | |
| JP2009277964A (ja) | 半導体装置及びその製造方法 | |
| JP4798979B2 (ja) | 強誘電体メモリの製造方法 | |
| JP6308067B2 (ja) | 半導体装置の製造方法 | |
| JP2009026920A (ja) | 半導体装置の製造方法及び合わせマークの形成方法、半導体装置 | |
| JP2007073750A (ja) | 半導体装置およびその製造方法 | |
| KR100755053B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
| KR100528123B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070055243A (ko) | 반도체 소자의 오버레이 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4240044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |