JP2006032919A - 半導体素子のストレージノードコンタクトの形成方法 - Google Patents

半導体素子のストレージノードコンタクトの形成方法 Download PDF

Info

Publication number
JP2006032919A
JP2006032919A JP2005170396A JP2005170396A JP2006032919A JP 2006032919 A JP2006032919 A JP 2006032919A JP 2005170396 A JP2005170396 A JP 2005170396A JP 2005170396 A JP2005170396 A JP 2005170396A JP 2006032919 A JP2006032919 A JP 2006032919A
Authority
JP
Japan
Prior art keywords
storage node
forming
landing plug
node contact
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005170396A
Other languages
English (en)
Other versions
JP4791768B2 (ja
Inventor
Hyun Ahn
▲玄▼ 安
Ju Hee Lee
周 ▲喜▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006032919A publication Critical patent/JP2006032919A/ja
Application granted granted Critical
Publication of JP4791768B2 publication Critical patent/JP4791768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

【課題】ランディングプラグコンタクトとストレージノードコンタクトとの間の不整合を防止し、接触抵抗を改善することができる半導体素子のストレージノードコンタクトの形成方法を提供すること。
【解決手段】複数のゲート２３とソース／ドレーン領域２５が形成された半導体基板２１のゲート間に酸化膜２６とランディングプラグコンタクトを形成するステップと、ランディングプラグコンタクト及びゲートを含んだ半導体基板の全面上に層間絶縁膜２９を形成するステップと、層間絶縁膜をエッチングしてランディングプラグコンタクトを露出させる第１ストレージノードコンタクトホールを形成するステップと、露出されたランディングプラグコンタクトと酸化膜を除去し、第２ストレージノードコンタクトホールを形成するステップと、第２ストレージノードコンタクトホール内にポリシリコンを埋め込んでストレージノードコンタクト３０を形成するステップとを含む。
【選択図】図２Ｅ

Description

本発明は半導体素子の製造方法に関し、より詳細には、ランディングプラグコンタクトとストレージノードコンタクトとの間の不整合を防止し、接触抵抗を改善することができるストレージノードコンタクトの形成方法に関する。
近年の半導体素子の高集積化により、パターン形成面積が減少し、ゲート段差が増大するのに伴い、ストレージノードと基板との間の接点に用いるコンタクトを形成することが技術的に困難となってきている。そのため、高いゲート段差に起因する製造工程の困難さを解決するため、即ち、ストレージノードと基板との間の接触マージンを確保するために、ストレージノードの形成前にストレージノードと基板とを接続するストレージノードコンタクトを形成する技術が一般化してきている。
以下、従来のストレージノードコンタクトの形成方法を、図１Ａ〜図１Ｄを参照して説明する。
図１Ａ〜図１Ｄは、従来のストレージノードコンタクトの形成方法を説明するための断面図である。
先ず、図１Ａに示すように、素子分離膜１２が形成された半導体基板１１上に、ゲート絶縁膜１３ａ、ゲート導電膜１３ｂ及びハードマスク窒化膜１３ｃを順次形成し、これらをパターニングしてゲート１３を形成する。その後、各ゲート１３の両側壁にスペーサ１４を形成し、スペーサ１４を含むゲート１３間の基板表面に不純物をイオン注入してソース／ドレーン領域１５を形成する。
次に、ゲート１３を含む基板の全面上に蒸着によって第１層間絶縁膜１７を形成した後にその表面を平坦化し、表面が平坦化された第１層間絶縁膜１７をエッチングして複数のゲート１３及びゲート１３間の基板表面を同時に露出させるランディングプラグコンタクト（Ｌａｎｄｉｎｇ Ｐｌｕｇ Ｃｏｎｔａｃｔ）ホール（図示せず）を形成する。その後、ランディングプラグコンタクトホールを埋め込むように第１層間絶縁膜１７上に蒸着によってポリシリコン膜（図示せず）を形成する。そして、ゲート１３のハードマスク窒化膜１３ｃが露出するまで、ポリシリコン膜と第１層間絶縁膜１７とに化学機械研磨（ＣＭＰ）を行い、ゲート１３間の基板表面上にランディングプラグコンタクト１８を形成する。
次に、図１Ｂに示すように、ランディングプラグコンタクト１８及びゲート１３を含む基板の全面上に、特定のランディングプラグコンタクトと接続するビットライン（図示せず）を形成する。その後、公知の方法により、ランディングプラグコンタクト１８及びゲート１３を含む基板上の全面に、蒸着によってビットラインを覆うように第２層間絶縁膜１９を形成する。そして、第２層間絶縁膜１９の表面を平坦化する。
次に、図１Ｃに示すように、公知の方法により、第２層間絶縁膜１９をエッチングしてランディングプラグコンタクト１８を露出させるストレージノードコンタクトホールＨを形成する。
最後に、図１Ｄに示すように、ストレージノードコンタクトホールＨ内にポリシリコンを埋め込んでストレージノードコンタクト２０を形成する。
しかしながら、上述した従来のストレージノードコンタクトの形成方法は、半導体素子の高集積化による接触面積の減少により、ランディングプラグコンタクト１８とストレージノードコンタクト２０との間の整合が困難であるという問題点を有する。また、ランディングプラグコンタクト１８とストレージノードコンタクト２０との間の接触抵抗が大きいという問題もある。
本発明は、上記従来技術の問題を解決するためになされたものであり、その目的は、ランディングプラグコンタクトとストレージノードコンタクトとの間の不整合を防止し、接触抵抗を改善することができる半導体素子のストレージノードコンタクトの形成方法を提供することにある。
上記目的を達成するために、本発明に係る半導体素子のストレージノードコンタクトの形成方法は、複数のゲートとソース／ドレーン領域が形成された半導体基板において、前記ゲート間にランディングプラグコンタクトを形成する第１ステップと、前記ランディングプラグコンタクト及び前記ゲートを含んだ前記半導体基板の全面上に層間絶縁膜を形成する第２ステップと、前記層間絶縁膜をエッチングして前記ランディングプラグコンタクトを露出させる第１ストレージノードコンタクトホールを形成する第３ステップと、前記第１ストレージノードコンタクトホールにより露出された前記ランディングプラグコンタクトを除去し、第２ストレージノードコンタクトホールを形成する第４ステップと、前記ランディングプラグコンタクトを除去して形成した前記第２ストレージノードコンタクトホール内にポリシリコンを埋め込む第５ステップとを含むことを特徴としている。
また、前記ランディングプラグコンタクトを除去する前記第４ステップは、前記ゲートの損傷を最小限に抑えるために低いバイアス特性を有する高選択ポリシリコンエッチングを行うことができる。
また、前記高選択ポリシリコンエッチングを、誘導結合プラズマを用いて行うことができる。
また、前記高選択ポリシリコンエッチングを、Ｃｌ２及びＨＢｒガスを用いて行っても良い。
また、前記ランディングプラグコンタクトを形成する前記第１ステップの前に、前記ゲート間の前記半導体基板の表面に酸化膜を形成して、前記高選択ポリシリコンエッチングの間、前記半導体基板のエッチングを防止することができる。
また、前記ランディングプラグコンタクトを除去する前記第４ステップの後、前記ポリシリコンを埋め込む前記第５ステップの前に、前記ゲートの側壁に窒化膜スペーサを形成する第６ステップと、前記窒化膜スペーサが形成された前記半導体基板の表面を洗浄する第７ステップとを更に含むことができる。
また、前記窒化膜スペーサを１０ｎｍ以下の厚さに形成することができる。
本発明によると、基板からストレージノードコンタクトまでを一体に形成することにより、従来生じていた不整合の発生を防止し、境界面での接触抵抗を減少させることができる。これにより、半導体素子の電気的特性を安定化することができる。
以下、添付の図面を参照して本発明の好ましい実施の形態を詳細に説明する。
図２Ａ〜図２Ｅは、本発明の実施の形態に係る半導体素子のストレージノードコンタクトの形成方法を説明するための断面図である。
尚、以下の説明において、半導体基板に対して種々の処理を行うが、各処理後の半導体基板及びその付加物をあわせて「基板」と称する。
先ず、図２Ａに示すように、素子分離膜２２が形成された半導体基板２１上に、ゲート絶縁膜２３ａ、ゲート導電膜２３ｂ及びハードマスク窒化膜２３ｃを順次形成し、これらをパターニングしてゲート２３を形成する。その後、基板上の全面に蒸着によって絶縁膜を形成し、これをブランケットエッチングして各ゲート２３の両側壁にスペーサ２４を形成する。そして、スペーサ２４を含むゲート２３間の半導体基板２１の表面に不純物をイオン注入してソース／ドレーン領域２５を形成する。
次に、スペーサ２４間の空間を埋め込むように、ゲート２３を含む基板上の全面に蒸着によって第１層間絶縁膜２７を形成した後にその表面を平坦化し、表面が平坦化された第１層間絶縁膜２７をエッチングして複数のゲート２３及びゲート２３間の基板表面を同時に露出させるランディングプラグコンタクトホール（図示せず）を形成する。次に、ランディングプラグコンタクトホールが形成された半導体基板２１の表面を酸化処理して酸化膜２６を形成する。次に、ランディングプラグコンタクトホールを埋め込むように第１層間絶縁膜２７上に蒸着によってポリシリコン膜（図示せず）を形成する。そして、ゲート２３のハードマスク窒化膜２３ｃが露出するまで、ポリシリコン膜と第１層間絶縁膜２７とに化学機械研磨（ＣＭＰ）を行い、ゲート２３間の酸化膜２６の表面上にポリシリコンのランディングプラグコンタクト２８を形成する。
このように、ランディングプラグコンタクト２８を形成する前に、ゲート２３間の半導体基板２１の表面に酸化膜２６を形成するのは、後述する高選択ポリシリコンエッチングを行う時に半導体基板２１がエッチングされるのを防止するためである。
次に、図２Ｂに示すように、ランディングプラグコンタクト２８及びゲート２３を含む基板上の全面に蒸着によって第２層間絶縁膜２９を形成する。そして、第２層間絶縁膜２９の表面を平坦化する。
次に、図２Ｃに示すように、公知の方法により、第２層間絶縁膜２９をエッチングしてランディングプラグコンタクト２８を露出させる第１ストレージノードコンタクトホールＨ１を形成する。
次に、図２Ｄに示すように、第１ストレージノードコンタクトホールＨ１の形成により露出したランディングプラグコンタクト２８を除去して、第１ストレージノードコンタクトホールＨ１を含む第２ストレージノードコンタクトホールＨ２を形成する。ここで、ゲート２３の損傷を最小限に抑えるために、低いバイアス特性を有する高選択ポリシリコンエッチングによってランディングプラグコンタクト２８の除去を行う。高選択ポリシリコンエッチングは、エッチングガスとしてＣｌ２及びＨＢｒガスを用い、誘導結合プラズマエッチングにより行う。
最後に、図２Ｅに示すように、ランディングプラグコンタクト２８を除去した空間及びその上方の第１ストレージノードコンタクトホールＨ１を含む第２ストレージノードコンタクトホールＨ２内にポリシリコンを埋め込んで、ストレージノードコンタクト３０を形成する。ここで、ランディングプラグコンタクト２８の除去後、ポリシリコンの埋め込みによるストレージノードコンタクト３０の形成前に、ゲート２３の側壁に窒化膜スペーサ（図示せず）を形成し、窒化膜スペーサを形成した基板の表面を洗浄しておく。このとき、窒化膜スペーサを１０ｎｍ以下の厚さで形成する。
このように、ストレージノードコンタクト３０を形成する際に、ランディングプラグコンタクト２８を全て除去し、シリコンの半導体基板２１の表面が露出するようにエッチングした後で蒸着によってポリシリコンを形成すると、従来は別々に形成していたランディングプラグコンタクト１８とストレージノードコンタクト２０とを一体に、即ち、半導体基板２１からストレージノードコンタクト３０までをシリコンで一体に形成することができる。これにより、不整合の発生を防止することができ、接触抵抗を改善し、半導体素子の電気的特性を安定化することができる。
このストレージノードコンタクト３０を一体に形成するために解決しなければならない技術的問題点は、ランディングプラグコンタクト２８を除去する際に、ゲート２３を保護している窒化膜及び酸化膜並びに半導体基板２１の損傷を最小限に抑えながら、ポリシリコンのランディングプラグコンタクト２８のエッチングを行うことである。
この問題点を解決するために、ランディングプラグコンタクト２８の除去に低いバイアス特性を有する高選択ポリシリコンエッチングを行う。
また、この高選択ポリシリコンエッチングを行う間に起こる半導体基板２１のエッチングによる損傷を防止するために、後にエッチングによって除去するランディングプラグコンタクト２８を形成する前にあらかじめ半導体基板２１のシリコンの表面を酸化処理して酸化膜２６を形成しておく。即ち、酸化膜２６は、高選択ポリシリコンエッチングを行う間に、半導体基板２１のエッチングによる損傷を防止し、ランディングプラグコンタクト２８のオーバエッチングを可能にするストッパーとしての役割をする。
また、ストレージノードコンタクト３０をポリシリコンで一体に形成する前に行う基板表面の洗浄処理の影響を最小限に抑えるために、薄い窒化膜スペーサをゲート２３の側壁に保護膜として形成して、洗浄処理でのオーバエッチングに対するストッパーとして用いる。
以上、本発明によれば、基板からストレージノードコンタクトまでを一体に形成することにより不整合の発生を防止し、境界面での接触抵抗を減少させることができる。これにより、半導体素子の電気的特性を安定化することができる。
尚、本発明は上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更が可能であり、それらも本発明の技術的範囲に属する。
従来のストレージノードコンタクトの形成方法を説明するための断面図である。 従来のストレージノードコンタクトの形成方法を説明するための断面図である。 従来のストレージノードコンタクトの形成方法を説明するための断面図である。 従来のストレージノードコンタクトの形成方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のストレージノードコンタクトの形成方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のストレージノードコンタクトの形成方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のストレージノードコンタクトの形成方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のストレージノードコンタクトの形成方法を説明するための断面図である。 本発明の実施の形態に係る半導体素子のストレージノードコンタクトの形成方法を説明するための断面図である。
符号の説明
２１ 半導体基板
２２ 素子分離膜
２３ａ ゲート絶縁膜
２３ｂ ゲート導電膜
２３ｃ ハードマスク窒化膜
２３ ゲート
２４ スペーサ
２５ ソース／ドレーン領域
２６ 酸化膜
２７ 第１層間絶縁膜
２８ ランディングプラグコンタクト
２９ 第２層間絶縁膜
３０ ストレージノードコンタクト

Claims (7)

  1. 複数のゲートとソース／ドレーン領域が形成された半導体基板において、前記ゲート間にランディングプラグコンタクトを形成する第１ステップと、
    前記ランディングプラグコンタクト及び前記ゲートを含んだ前記半導体基板の全面上に層間絶縁膜を形成する第２ステップと、
    前記層間絶縁膜をエッチングして前記ランディングプラグコンタクトを露出させる第１ストレージノードコンタクトホールを形成する第３ステップと、
    前記第１ストレージノードコンタクトホールにより露出された前記ランディングプラグコンタクトを除去し、第２ストレージノードコンタクトホールを形成する第４ステップと、
    前記ランディングプラグコンタクトを除去して形成した前記第２ストレージノードコンタクトホール内にポリシリコンを埋め込む第５ステップとを含むことを特徴とする半導体素子のストレージノードコンタクトの形成方法。
  2. 前記ランディングプラグコンタクトを除去する前記第４ステップは、前記ゲートの損傷を最小限に抑えるために低いバイアス特性を有する高選択ポリシリコンエッチングを行うことを特徴とする請求項１に記載の半導体素子のストレージノードコンタクトの形成方法。
  3. 前記高選択ポリシリコンエッチングを、誘導結合プラズマを用いて行うことを特徴とする請求項２に記載の半導体素子のストレージノードコンタクトの形成方法。
  4. 前記高選択ポリシリコンエッチングを、Ｃｌ２及びＨＢｒガスを用いて行うことを特徴とする請求項２に記載の半導体素子のストレージノードコンタクトの形成方法。
  5. 前記ランディングプラグコンタクトを形成する前記第１ステップの前に、前記ゲート間の前記半導体基板の表面に酸化膜を形成して、前記高選択ポリシリコンエッチングの間、前記半導体基板のエッチングを防止することを特徴とする請求項１に記載の半導体素子のストレージノードコンタクトの形成方法。
  6. 前記ランディングプラグコンタクトを除去する前記第４ステップの後、前記ポリシリコンを埋め込む前記第５ステップの前に、
    前記ゲートの側壁に窒化膜スペーサを形成する第６ステップと、
    前記窒化膜スペーサが形成された前記半導体基板の表面を洗浄する第７ステップとを更に含むことを特徴とする請求項１に記載の半導体素子のストレージノードコンタクトの形成方法。
  7. 前記窒化膜スペーサを１０ｎｍ以下の厚さに形成することを特徴とする請求項６に記載の半導体素子のストレージノードコンタクトの形成方法。
JP2005170396A 2004-07-21 2005-06-10 半導体素子のストレージノードコンタクトの形成方法 Expired - Fee Related JP4791768B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040056757A KR100680948B1 (ko) 2004-07-21 2004-07-21 반도체 소자의 스토리지 노드 콘택 형성방법
KR10-2004-0056757 2004-07-21

Publications (2)

Publication Number Publication Date
JP2006032919A true JP2006032919A (ja) 2006-02-02
JP4791768B2 JP4791768B2 (ja) 2011-10-12

Family

ID=35657796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005170396A Expired - Fee Related JP4791768B2 (ja) 2004-07-21 2005-06-10 半導体素子のストレージノードコンタクトの形成方法

Country Status (3)

Country Link
US (1) US7384823B2 (ja)
JP (1) JP4791768B2 (ja)
KR (1) KR100680948B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212180A (ja) * 2008-03-03 2009-09-17 Toshiba Corp 三次元構造体の製造方法および三次元構造体

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876758B1 (ko) * 2006-12-26 2009-01-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100959448B1 (ko) * 2007-12-04 2010-05-26 주식회사 동부하이텍 반도체소자 및 그 제조방법
KR101164974B1 (ko) 2010-12-15 2012-07-12 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 제조방법
KR101156060B1 (ko) * 2010-12-15 2012-06-20 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070191A (ja) * 1996-06-19 1998-03-10 Toshiba Corp 半導体装置とその製造方法
JP2002299472A (ja) * 2001-03-28 2002-10-11 Hynix Semiconductor Inc 半導体素子の製造方法
JP2003124309A (ja) * 2001-10-09 2003-04-25 Macronix Internatl Co Ltd 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
US6686288B1 (en) * 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
KR100200713B1 (ko) * 1996-06-25 1999-06-15 윤종용 반도체 장치의 제조 방법
US5888906A (en) * 1996-09-16 1999-03-30 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
US6376879B2 (en) * 1998-06-08 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device having MISFETs
KR100281692B1 (ko) * 1998-10-17 2001-03-02 윤종용 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
JP3287322B2 (ja) * 1998-12-28 2002-06-04 日本電気株式会社 半導体装置の製造方法
JP3430091B2 (ja) * 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US6350665B1 (en) * 2000-04-28 2002-02-26 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device
JP4771607B2 (ja) * 2001-03-30 2011-09-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100414731B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
US6531382B1 (en) * 2002-05-08 2003-03-11 Taiwan Semiconductor Manufacturing Company Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
JP3891087B2 (ja) * 2002-09-27 2007-03-07 ヤマハ株式会社 ポリシリコンエッチング方法
KR100670706B1 (ko) * 2004-06-08 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US20060105569A1 (en) * 2004-11-15 2006-05-18 Hynix Semiconductor Inc. Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070191A (ja) * 1996-06-19 1998-03-10 Toshiba Corp 半導体装置とその製造方法
JP2002299472A (ja) * 2001-03-28 2002-10-11 Hynix Semiconductor Inc 半導体素子の製造方法
JP2003124309A (ja) * 2001-10-09 2003-04-25 Macronix Internatl Co Ltd 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212180A (ja) * 2008-03-03 2009-09-17 Toshiba Corp 三次元構造体の製造方法および三次元構造体

Also Published As

Publication number Publication date
KR100680948B1 (ko) 2007-02-08
US7384823B2 (en) 2008-06-10
JP4791768B2 (ja) 2011-10-12
US20060019489A1 (en) 2006-01-26
KR20060007692A (ko) 2006-01-26

Similar Documents

Publication Publication Date Title
JP4953740B2 (ja) 半導体素子のストレージノードコンタクトプラグの形成方法
JP2007013074A (ja) 半導体素子の製造方法
JP4791768B2 (ja) 半導体素子のストレージノードコンタクトの形成方法
JP2005175420A (ja) Ｎａｎｄフラッシュ素子の製造方法
JP2008166695A (ja) 半導体素子の製造方法
KR100449320B1 (ko) 반도체 소자의 소자 분리막 형성방법
JP4891864B2 (ja) ビット線コンタクトプラグを形成する方法
JP2007110077A (ja) 半導体素子のコンタクトホール形成方法
JP2007081347A (ja) 半導体装置の製造方法
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
JP2005183916A (ja) フラッシュ素子の製造方法
WO2022057380A1 (zh) 半导体结构的形成方法及半导体结构
CN108807267B (zh) 半导体装置及其制造方法
KR100853477B1 (ko) 반도체 소자 제조방법
JP2006108423A (ja) 素子分離構造部の製造方法
KR100548562B1 (ko) 스토리지노드 플러그 형성 방법
KR20110008477A (ko) 반도체 소자의 제조방법
KR100642920B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100950753B1 (ko) 반도체 소자의 제조방법
KR100783637B1 (ko) 반도체장치의 제조 방법
KR20050002479A (ko) 랜딩플러그 형성 방법
JP2010050203A (ja) 半導体装置の製造方法
KR20080062011A (ko) 반도체 소자의 제조방법
KR20090021962A (ko) 게이트패턴 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees