TWI445225B - 磁阻元件結構形成方法 - Google Patents

Description

磁阻元件結構形成方法

本案係為一種磁阻元件結構形成方法，尤指可應用於積體電路製程中之磁阻元件結構形成方法。

磁阻元件之主要功能是可因應空間中磁場之變化而改變其電阻值，因此可廣泛應用於許多電子產品，如磁阻式隨機存取記憶體(MRAM)及磁感測器(magnetometer)上。但磁阻元件需要配合週邊電路才能使其功能完整發揮，因此如何將其順利地整合至積體電路製程中，進而能與週邊電路一併完成於基板上，一直是製造商所欲達成目標。但目前之技術手段仍存在有許多問題，而如何改進習用手段之缺失，便是發展本案之主要目的。

本案主要提出一種磁阻元件結構形成方法，透過該方法可將圖形化磁阻單元與積體電路巧妙地整合在一起，其包含下列步驟：提供基板；於該基板上方形成積體電路結構層，該積體電路結構層包含有金屬接線墊、邏輯電路元件、記憶體元件、靜電保護元件(ESD)及其他習知技藝之元件結構；於該積體電路結構層上方形成介電層結構；於該介電層結構中形成至少一凹槽，利用該至少一凹槽形成金屬鑲嵌結構，而其所產生之表面高低差可作為一對準標記；於具有該至少一凹槽之該介電層結構上方形成磁阻材料層；以及利用該對準標記來對該磁阻材料層進行圖案定 義而形成圖案化磁阻元件單元。

根據上述構想，本案所述之磁阻元件結構形成方法，不但可將積體電路與磁阻材料整合在一起，達到體積極小化，且可將對準之標記與製程巧妙結合，節省光罩之層數。

請參見圖1A至圖1D，其係本案所發展出之磁阻元件製造流程示意圖，首先，提供基板1並於其上完成積體電路結構10，該積體電路結構10可包含有至少一金屬內連接結構、邏輯電路元件、記憶體元件、靜電保護元件(ESD)及其他習知技藝之元件結構(圖中未能示出)；其中該金屬內連接結構可為多層金屬內連接結構，用以完成設定/重置(set/reset)及補償(offset)等電路裝置(圖中未能示出)，該金屬內連接結構中當然也包含有金屬接線墊100。接著於積體電路結構10上方形成介電層結構11，例如以氧化矽110、氮化矽111及氧化矽112構成之三層結構完成之介電層結構11。並可於介電層結構11中型成金屬鑲嵌結構113值得一提的是，圖中所示之介電層結構11之結構僅為一實施例，習知此技藝者均可依實際之需求設計其為單層或多層介電層結構。金屬鑲嵌結構113主要是提供後續完成之磁阻材料結構間之電性連接。其形成方法為：先在介電層結構11表面形成凹槽狀之金屬鑲嵌圖案凹槽，再將金屬層覆蓋於介電層結構11表面並填滿該凹槽，最後利用化學機械研磨製程將介電層結構11表面之金屬層移除只留下圖案凹槽內之金屬層。該金屬層較佳為鎢或銅。由於完成金屬鑲嵌結構113時皆會進行平坦化製程，因此完成平坦化製程後之介電層結構11與金屬鑲嵌結構113的頂面皆相當平坦。但是。過度平坦之表面將造成後續磁阻材料層進行圖形化製程時的困擾，而 為能改善此一問題，本案係進行下列步驟。

請參見圖1B，其係主要是在介電層結構11中之特定位置上，利用光罩微影製程先定義出凹槽114a、114b。凹槽結構之主要目的之一是可用來定義出後續微影製程所須的對準圖形，因此可設置在不影響元件特性的區域，例如，凹槽114a可設於切割道區域上。另外，凹槽114b也可設於金屬接線墊100之上方，其凹槽深度可設定於僅蝕刻掉部分的介電層結構或蝕刻掉金屬接線墊上全部的介電層，甚至蝕刻掉金屬接線墊100以上全部的介電層後再向下蝕刻，使得該凹槽深度大於該介電層結構11之厚度。

再則，凹槽結構也可設置於磁阻單元陣列區內(圖未表示出)，利用凹槽結構定義出特殊設計的磁阻元件。

再參見圖1B，接著可於完成有凹槽114a、114b之介電層結構11表面上再形成一磁阻材料層(即未圖案化而形成磁阻單元115的磁阻材料層)，該磁阻材料層可為單層或多層結構，但因磁阻材料層通常皆不透光，因此，原本以圖案方式定義之對準標記被磁阻材料層覆蓋後，將無法有效發揮功能。但是，本案凹槽114a便可改善此一問題，因為凹槽114a在填入磁阻材料層後，將造成磁阻材料層表面仍會有高低落差的現象，使得光線反射的角度產生變化。因此，曝光機台仍可利用高低落差所產生之光影線條來進行光罩的對準，進而順利定義出磁阻單元115的形狀。如圖1C之所示，該磁阻單元115可與金屬鑲嵌結構113完成電性連接。

然後再於該磁阻單元115表面形成一保護層116，用以防止磁阻單元115遭到外界的污染或破壞。而該保護層116可利用低熱預算(low thermal budget)製程所形成的多層結構或單層氮化矽來完成，例如圖1D中以氮化矽1160、氧化矽1161及氮化矽1162構成之三層結構。而此時位於金屬接線墊100之上方之凹槽114b 則可發揮另一功效，即後續製程要將金屬接線墊100完全打開時，僅需除去金屬接線墊100上方部份且已厚度縮減的介電層與保護層116，便可完成打線開口117而露出金屬接線墊100，如此將可減少蝕刻製程之時間而降低對對元件的不良影響。同理在此保護層116之結構僅為一實施例，習知此技藝者均可依實際之需求設計其為單層或多層保護層結構。

至於上述實施例中所提到之基板1可以是矽基板，或是覆蓋有介電材料或是矽化鍺、砷化鎵、碳化矽等材料之矽基板，而該基板1上可完成有特定用途積體電路(ASIC)、類比積體電路、邏輯積體電路以及混合型積體電路等等。至於磁阻單元115則可以是異向磁阻(Anisotropic Magnetoresistance，AMR)、巨磁阻(Giant Magnetoresistance，GMR)、穿隧磁阻(Tunneling Magnetoresistance，TMR)及龐磁電阻(CMR，Colossal Magnetoresistance)等磁阻元件。

綜上所述，在本發明對技術進行改良後，已可有效改善習用手段的問題。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧基板

10‧‧‧積體電路結構

100‧‧‧金屬接線墊

11‧‧‧介電層結構

110‧‧‧氧化矽

111‧‧‧氮化矽

112‧‧‧氧化矽

113‧‧‧金屬鑲嵌結構

114a、114b‧‧‧凹槽

115‧‧‧磁阻單元

116‧‧‧保護層

1160‧‧‧氮化矽

1161‧‧‧氧化矽

1162‧‧‧氮化矽

117‧‧‧打線開口

圖1A至圖1D，其係本案所發展出之磁阻元件製造流程示意圖。

1‧‧‧基板

10‧‧‧積體電路結構

100‧‧‧金屬接線墊

11‧‧‧介電層結構

110‧‧‧氧化矽

111‧‧‧氮化矽

112‧‧‧氧化矽

113‧‧‧金屬鑲嵌結構

114a、114b‧‧‧凹槽

Claims (10)

1. 一種磁阻元件結構形成方法，其包含下列步驟：提供一基板；於該基板上方形成具有一金屬內連線結構的一電路結構層，其中該金屬內連線結構包含一金屬接線墊；於該電路結構層上方形成一介電層結構；於該介電層結構中形成一金屬鑲嵌結構；以及於該金屬鑲嵌結構上方形成一圖案化磁阻單元與該金屬鑲嵌結構電性聯結。
2. 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中更包含下列步驟：於該圖案化磁阻單元表面形成一保護層；以及除去部份保護層以形成一打線開口而露出該金屬接線墊。
3. 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中形成該圖案化磁阻單元的步驟，更包含下列步驟：於該介電層結構中形成至少一凹槽；於介電層結構上方形成一磁阻材料層覆蓋該凹槽；以及圖案化該磁阻材料層。
4. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中形成該介電層結構之方法包含有下列步驟：形成一氧化矽層；於該氧化矽層表面形成一氮化矽層；以及於該氮化矽層表面再形成另一氧化矽層。
5. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中該 凹槽設於該基板中之切割道區域上。
6. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中該凹槽設於該金屬接線墊之上方。
7. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中該凹槽設於該基材中之一磁阻單元陣列區中。
8. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中該圖案化磁阻單元，有一部分形成於該介電層結構上方。
9. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中全部的該圖案化磁阻單元都形成於該介電層結構上方。
10. 如申請專利範圍第3項所述之磁阻元件結構形成方法，其中該圖案化磁阻單元係利用一對準標記來對該磁阻材料層進行圖案定義而形成。